CN113364446B - 一种突发耦合电路 - Google Patents

Abstract

本发明涉及一种突发耦合电路，包括直流耦合及共模消除模块、高频放大模块、快速射频整流模块和信号输出模块；直流耦合及共模消除模块包括射频三极管Q3和低通滤波电路，Q3的基极与TIA的RD‑输出引脚连接，Q3的集电极同时与低通滤波电路的输入端及LA的IN+输入引脚连接，低通滤波电路的输出端与LA的IN‑输入引脚连接；高频放大模块与TIA的RD+输出引脚连接；快速射频整流模块设于高频放大模块与信号输出模块之间；信号输出模块产生SET信号控制低通滤波电路和快速射频整流模块进行快速复位。有益效果是，实现TIA与LA之间的直流耦合，解决了突发数据包在交流耦合时前导码的丢失问题，实现了突发RX‑SD信号的快速输出。

Description

一种突发耦合电路

技术领域

本发明涉及光通信技术领域，尤其涉及一种突发耦合电路。

背景技术

突发的光模块主要是用于光纤接入网的PON（Passive Optical Network，无源光纤网络）***中，例如EPON和GPON。突发也分ONU（Optical Network Unit，光网络单元）的突发发射和OLT（Optical Line Terminal，光线路终端）的突发接收。概念都是在尽量短的时间内开启或恢复出正常的信号，这个时间的要求GPON要比EPON严格很多，GPON是12.8nS，EPON协议的要求是512ns。

在以太无源光网络EPON和吉比特无源光网GPON到10GPON的发展历程中，随着视觉增强/虚拟现实AR/VR和5G技术的加速发展，现有的10GPON技术将难以满足未来的驻地接入和移动前传/回传的带宽需求，因此下一代更高速率的PON技术正逐步成为业界研究热点。

PON***上行采用突发机制，不同ONU占用不同时隙突发发射，OLT接收机需要突发TIA（Trans-Impedance Amplifier，跨阻放大器）快速建立工作电平，在从千兆PON模块到10G PON模块的升级过程中，只需采用开关切换交流耦合时间常数的方式，就能实现良好的TIA到LA（Limiting Amplifie，限幅放大器）的耦合，但当速率上升到25G时，业界内还没有专用的适合突发交流耦合的LA。

因此，有必要提供一种适合25G PON模块的突发耦合电路。

发明内容

（一）要解决的技术问题

鉴于现有技术的上述缺点、不足，本发明提供一种突发耦合电路，其解决了现有技术中没有专用的适合25G PON模块的突发交流耦合的LA的技术问题。

（二）技术方案

为了达到上述目的，本发明采用的主要技术方案包括：

第一方面，本发明实施例提供一种突发耦合电路，适用于PON模块的TIA到LA的突发耦合，所述突发耦合电路包括：直流耦合及共模消除模块、高频放大模块、快速射频整流模块和信号输出模块；

所述直流耦合及共模消除模块包括射频三极管Q3和低通滤波电路，其中所述射频三极管Q3的基极与TIA输出级的RD-输出引脚连接，所述射频三极管Q3的集电极同时与所述低通滤波电路的输入端及LA输入级的IN+输入引脚连接，所述低通滤波电路的输出端与所述LA输入级的IN-输入引脚连接；

所述高频放大模块包括射频三极管Q6和稳压电路，所述射频三极管Q6的基极与所述TIA输出级的RD+输出引脚连接，集电极与所述稳压电路及电容C7连接；

所述快速射频整流模块一端与所述电容C7连接，另一端与所述信号输出模块连接；

所述信号输出模块用于根据光模块的RESET信号产生SET信号，所述SET信号用于控制所述低通滤波电路和所述快速射频整流模块进行快速复位。

可选的，所述低通滤波电路包括两个LC并联电路、多个电感、电容及一个电子开关LS1：

所述两个LC并联电路串联后一端与所述射频三极管Q3的集电极连接，另一端与电感F2的输出端连接，所述电感F2与电感L2、电感L3依次串联在一起，并且所述电感L3的输出端与所述LA的IN-输入引脚连接；

所述电子开关LS1的输入端与所述电感F2的输出端连接，所述电子开关LS1的输出端与所述电感L3的输出端连接，并且，所述电子开关LS1在接收到所述SET信号时快速复位所述低通滤波电路；

所述电感L3的输入端和输出端还分别与电容C4、电容C5连接，所述电容C4和所述电容C5均接地。

可选的，所述直流耦合及共模消除模块还设有第一静态工作点设定电路；

所述第一静态工作点设定电路包括第一RC并联电路，所述第一RC并联电路包括电容C1、C10和电阻R3、R4，其中，所述电容C1与所述电阻R3串联后与电阻R4、电容C10并联，所述第一RC并联电路的输入端与射频三极管Q3的发射极连接，输出端接地。

可选的，所述高频放大模块的稳压电路包括电感F2’、电感L8、电阻R10和电容C9；

所述电感L8与所述电感F2’串联后与所述电阻R10并联构成RL并联电路，所述RL并联电路的输入端与所述射频三极管Q6的集电极连接，输出端与电源电压及所述电容C9连接，其中电容C9的输出端接地。

可选的，所述高频放大模块还设有第二静态工作点设定电路；

所述第二静态工作点设定电路包括第二RC并联电路，所述第二RC并联电路的电容C12及电阻R3’串联后与电阻R4’、电容C10’并联，所述第二RC并联电路的输入端与射频三极管Q6的发射极连接，所述第二RC并联电路的输出端接地。

可选的，所述电容7为耦合电容。

可选的，所述快速射频整流模块包括三个二极管、多个电阻、电容及电子开关S1：

电子开关S1和电阻R15串联后与电阻R12并联构成第一并联结构，二极管D3的负极与电阻R16串联后与电容C2、电阻R6并联构成第二并联结构；

所述第一并联结构的输入端与所述电容C7及所述二极管D1的正极连接，输出端与电阻R13、电容C3’及二极管D2的正极连接，其中，所述电阻R13与电源电压连接，所述电容C3’接地；

所述二极管D1的负极与所述第二并联电路的输入端及所述信号输出模块连接；

所述第二并联电路的输出端接地。

可选的，所述二极管D1、二极管D2均采用射频二极管，所述二极管D3采用快速肖特基二极管。

可选的，所述信号输出模块包括比较器和D寄存器；

所述比较器用于对所述快速射频整流模块输出的电平做快速的比较，实现快速RX_SD的输出，其中，所述比较器的正引脚与所述二极管D1的负极连接，负引脚输入电压由光模块MCU的DAC设定，输出引脚与所述D寄存器的SD信号输入引脚连接；

其中，所述D寄存器用于根据所述RESET信号产生所述SET信号。

可选的，所述比较器为高速比较器。

（三）有益效果

本发明的有益效果是：本发明的突发耦合电路，由于采用高速三极管做单端电平转移的方式来实现直流耦合，同时将TIA输出级的RD+也通过高速三极管信号放大和射频整流之后实现突发RX_SD，相对于现有技术而言，其可以有效降低突发数据包在直流耦合时前导码的丢失率，实现了突发RX-SD信号的快速输出，能够广泛应用到所有25G突发上行的OLT光模块产品中。

附图说明

图1为本发明的一个实施例的适用于25G PON OLT模块的TIA到LA的突发耦合电路的模块示意图；

图2为图1中直流耦合及共模消除模块的电路示意图；

图3为图1中高频放大模块的电路示意图；

图4为图1中快速射频整流模块的电路示意图。

具体实施方式

为了更好的解释本发明，以便于理解，下面结合附图，通过具体实施方式，对本发明作详细描述。

由于现有技术的25G LA都集成了阻抗匹配电阻，外挂的电子开关由于PIN脚分布电容的缘故，无法直接接入突发TIA到LA的高速信号链路中。因此，本发明采用高速三极管做单端电平转移的方式来实现直流耦合，同时将TIA输出级的RD+也通过高速三极管信号放大和射频整流之实现做突发RX_SD。

本发明实施例提出的突发耦合电路，包括直流耦合及共模消除模块、高频放大模块、快速射频整流模块和信号输出模块：

直流耦合及共模消除模块包括射频三极管Q3和低通滤波电路，其中该射频三极管Q3的基极与TIA输出级的RD-输出引脚连接，该射频三极管Q3的集电极同时与该低通滤波电路的输入端及LA的IN+输入引脚连接，该低通滤波电路的输出端与该LA的IN-输入引脚连接；

该高频放大模块包括射频三极管Q6和稳压电路，该射频三极管Q6的基极与该TIA输出级的RD+输出引脚连接，集电极与该稳压电路及电容C7连接；

该快速射频整流模块一端与该电容C7连接，另一端与该信号输出模块连接；

该信号输出模块用于根据光模块的RESET信号产生SET信号，该SET信号用于控制该低通滤波电路和该快速射频整流模块进行快速复位。

本发明提出的突发耦合电路，通过使用射频三极管Q3单端连接突发TIA的RD-输出和LA之间实现直流耦合，不仅降低了突发数据包在直流耦合时前导码的丢失问题的，而且通过对TIA的RD+输出的放大和快速整流实现了突发RX-SD信号的快速输出。

为了更好的理解上述技术方案，下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的示例性实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更清楚、透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。

具体实施例描述部分

请参阅图1至图4，适用于25G PON OLT模块的TIA到LA的突发耦合电路包括直流耦合及共模消除模块、高频放大模块、快速射频整流模块和信号输出模块。

本实施例中本实施例中，TIA输出级采用了CML（Current Mode Logic，电流模式逻辑）结构，内部集成了两个50欧姆的电阻R1、R2，构成差分100欧姆的输出阻抗，因为其静态电位较高，所以适合直接直流耦合至射频三级管Q3的基极。

LA输入级也采用了CML结构，其结构与TIA输出级相似，内部也集成了两个50欧姆的电阻R1、R2，构成差分100欧姆的输入阻抗。

请同时参阅图2，该直流耦合及共模消除模块包括射频三极管Q3、低通滤波电路和第一静态工作点设定电路。

射频三极管Q3的基极与TIA输出级的RD-输出引脚（对应Q1的集电极）连接；集电极同时与该低通滤波电路的输入端及LA输入级的IN+输入引脚（对应Q4的基极）连接；射频三极管Q3的发射极与第一静态工作点设定电路连接。

实际应用中，射频三极管Q3的基极还可同时与电容电阻的串联电路连接，如图1中所示电容C3和电阻R3＂，其中电容C3和电阻R3＂串联，射频三极管Q3的基极与电容C3连接，电阻R3＂接地。

该低通滤波电路包括两个LC并联电路（参见图2中两个虚线框中的电路）、多个电感、电容及一个电子开关LS1。具体的，其中一个LC并联电路的输入端与射频三极管Q3的集电极连接，输出端与另一个LC并联电路的输入端连接，该另一个LC并联电路的输出端与电感F2的输入端连接，电感F2、电感L2和电感L3依次串联在一起，该电感L3的输出端与该LA输入级的IN-输入引脚（对应Q5的基极）连接，该电感L3的输入端和输出端还分别与电容C4、电容C5连接，其中电容C4接地，电容C5接地。电子开关LS1的输入端与该电感F2的输出端连接，该电子开关LS1的输出端与该电感L3的输出端连接。

实际应用中，LC并联电路包括一个电感和电容并联而成，其中，电感的电感参数为0.15n，电容的电容参数为1p。

第一静态工作点设定电路包括第一RC并联电路。该第一RC并联电路包括电容C1、C10和电阻R3、R4，其中，电容C1与电阻R3串联后与电阻R4、电容C10并联，该第一RC并联电路的输入端与射频三极管Q3的发射极连接，输出端接地。该静态工作点设定电路通过发射极到地的电阻和电容的组合，设定了射频三极管Q3的静态工作点。

实际应用中，静态工作点设定电路中的电容和电阻可根据射频三极管的参数和/或特性进行选择。

实际应用中，从TIA的RD-输出引脚输出的RD-级直流耦合至射频三极管Q3的基极；再通过射频三极管Q3的发射极到第一静态工作点设定电路设定射频三极管Q3的静态工作点。Q3的集电极的输出分成两路，一路直接连接到LA输入级的IN+输入引脚，利用LA输入级内部集成的CML上拉电阻R1、R2作为Q3的集电极输出电阻，另外一路通过低通滤波电路连接到LA输入级的IN-输入引脚，因此，IN+输入引脚输入高频信号，IN-输入引脚输入低频信号，直流耦合及共模消除模块在LA输入级的两个引脚之间形成了一个差分放大电路。在稳定接收状态下，LA输入级的两个输入脚将建立起相同的直流电位，并且只有IN+输入引脚上存在调制信号。当不同调制幅度的数据包切换时，TIA输出级的输出共模电平的变化会导致射频三级管Q3集电极电流的变化，此时电子开关LS1在SET信号（SET信号的产生将在后续进行说明）作用下导通，快速复位低通滤波电路，使得射频三级管Q3的静态集电极电流快速地平均分配到LA输入级的集成输入电阻R1、R2上，使得电阻R1、R2下端的直流电平相等，从而实现了LA输入级输入共模电平的快速平衡，有效的解决了突发数据包在直流耦合时因共模突变不对称导致的前导码的丢失问题。

参阅图3，高频放大模块包括射频三极管Q6、稳压电路和第二静态工作点设定电路。

该射频三极管Q6的基极与该TIA输出级的输出引脚RD+（对应射频三极管Q2的集电极）连接，Q6的集电极的输出分成两路，一路与该稳压电路的输入端连接，另一路通过电容C7与该快速射频整流模块连接；Q6的发射极与第二静态工作点设定电路连接。其中，电容C7为耦合电容。

该稳压电路包括电感F2’、L8、电阻R10和电容C9。该电感L8与电感F2’串联后与电阻R10并联构成RL并联电路，该RL并联电路的输入端与该射频三极管Q6的集电极连接，输出端与电源电压（3.3V）及电容C9连接，其中电容C9的输出端接地。

该第二静态工作点设定电路包括第二RC并联电路，该第二RC并联电路的电容C12与电阻R3’串联后与电阻R4’、电容C10’并联，该第二RC并联电路的输入端与射频三极管Q6的发射极连接，输出端接地。

实际应用中，射频三极管Q3的基极还可同时与电容电阻的串联电路连接，如图3中所示电容C8和电阻R5串联后接地，其中，Q6的基极与R3连接，电容C8接地。

参阅图4，快速射频整流模块包括三个二极管、多个电阻、电容及电子开关S1：

电子开关S1和电阻R15串联后与电阻R12并联构成第一并联结构；二极管D3的负极和电阻R16串联后与电容C2、电阻R6并联构成第二并联结构；

第一并联结构的输入端与电容C7及二极管D1的正极连接；第一并联结构的输出端与电阻R13、电容C3’及二极管D2的正极连接；其中，电容C3’接地，电阻R13接电源电压。

二极管D1的负极与第二并联结构的输入端以及比较器的正极引脚连接，第二并联结构的输出端接地。

实际应中，该二极管D1、二极管D2可以采用射频二极管，该二极管D3可以采用快速肖特基二极管。

继续参阅图1，信号输出模块用于根据光模块的RESET信号产生SET信号，该SET信号用于控制该低通滤波电路和该快速射频整流模块进行复位。

信号输出模块包括比较器和D寄存器。该比较器用于对所述快速射频整流模块输出的电平做快速比较，实现快速RX_SD的输出。其中，该比较器的正引脚与该快速射频整流模块的二极管D1的负极连接，负引脚输入电压由光模块MCU（Microcontroller Unit，微控单元）的DAC（Digital to Analog Converter，数模转换器）设定，输出引脚与该D寄存器的SD信号输入引脚连接。

实际应用中，D寄存器收到***MAC（Medium/Media Access Control，媒体访问控制）在突发数据包到来之前发送的高脉冲RESET之后，便输出高脉冲SET信号，该SET信号用于切换直流耦合电路和快速射频整流模块的耦合时间常速，SET高电平期间，耦合时间常数较小，从而实现突发信号在后级电路快速建立起响应电平。

实际应中，比较器可以采用高速比较器。

实际应用中，TIA输出级的RD+输出引脚输出的RD+直流耦合至高频放大模块的射频三极管Q6的基极，再通过Q6发射极到第二静态工作点设定电路设定Q6的静态工作点；Q6的集电极负载采用了电感和电阻的并联结构作为稳压电路，把Q6的集电极的直流电平稳定在电源电压上，这样当突发数据包到来时，便可实现Q6集电极的共模电平的稳定，避免了高频放大模块和快速射频整流模块之间的电容C7的充放电，从而减少了前导码的失真问题。

该快速射频整流模块的二极管D2对D1构成预偏置，维持整流二极管的微导通，从而实现小信号整流，二极管D3采用快速肖特基二极管，其较低的导通电压和串联电路能压缩整流输出信号的动态范围，降低RX_SD信号的输出响应和去响应时间随接收光功率变化而变化的程度。其中，电子开关S1在SET信号的作用下导通，从而快速复位二极管D1的正向电压并减小电容C7到快速射频整流模块的输入的时间常数，使信号输出模块的高速比较器对快速射频整流模块输出的电平做快速的比较，实现快速RX_SD信号的输出。

信号输出模块的高速比较器的负引脚输入电压由光模块MCU的DAC设定，其DAC_SET信号可以调节RX_SD信号响应的阈值；正引脚输入快速射频整流模块的输出电压，当快速射频整流模块的输出电压高于高速比较器的负引脚参考电压时，高速比较器输出的RX_SD高电平指示突发信号强度的超出判决门限。

需要说明的是，图中GND1-GND7表示接地，SRC1表示电源。

本实施例的突发耦合电路，通过使用射频三极管Q3单端连接突发TIA的RD-输出和LA之间实现直流耦合，能有效解决目前25G突发TIA与25G LA无法直接直流耦合的问题，不仅降低了突发数据包在直流耦合时前导码的丢失率，而且通过对TIA的RD+输出的放大和快速整流实现了突发RX-SD信号的快速输出，能广泛应用到所有25G突发上行的OLT光模块产品中，具有很好的推广价值。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连；可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征 “上”或“下”，可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”，可以是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”，可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度低于第二特征。

在本说明书的描述中，术语“一个实施例”、“一些实施例”、“实施例”、“示例”、“具体示例”或“一些示例”等的描述，是指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行改动、修改、替换和变型。

Claims (10)

1.一种突发耦合电路，适用于无源光纤网络的OLT模块的TIA到LA的突发耦合，其特征在于，所述突发耦合电路包括：直流耦合及共模消除模块、高频放大模块、快速射频整流模块和信号输出模块；

所述直流耦合及共模消除模块包括射频三极管Q3和低通滤波电路，其中，所述射频三极管Q3的基极与TIA输出级的RD-输出引脚连接，所述射频三极管Q3的集电极同时与所述低通滤波电路的输入端及LA输入级的IN+输入引脚连接，所述低通滤波电路的输出端与所述LA输入级的IN-输入引脚连接；

所述高频放大模块包括射频三极管Q6和稳压电路，所述射频三极管Q6的基极与所述TIA输出级的RD+输出引脚连接，集电极与所述稳压电路及电容C7的输入端连接；

所述快速射频整流模块一端与所述电容C7的输出端连接，所述快速射频整流模块的另一端与所述信号输出模块连接；

所述信号输出模块用于根据光模块的RESET信号产生SET信号，所述SET信号用于控制所述低通滤波电路和所述快速射频整流模块进行快速复位。

2.如权利要求1所述的突发耦合电路，其特征在于，所述低通滤波电路包括两个LC并联电路、多个电感、电容及一个电子开关LS1：

所述两个LC并联电路串联后一端与所述射频三极管Q3的集电极连接，另一端与电感F2的输出端连接，所述电感F2与电感L2、电感L3依次串联在一起，并且所述电感L3的输出端与所述LA输入级的IN-输入引脚连接；

所述电子开关LS1的输入端与所述电感F2的输出端连接，所述电子开关LS1的输出端与所述电感L3的输出端连接，并且，所述电子开关LS1在接收到所述SET信号时快速复位所述低通滤波电路；

所述电感L3的输入端还与电容C4的输入端连接，所述电感L3的输出端还与电容C5的输入端连接，所述电容C4和所述电容C5均接地。

3.如权利要求2所述的突发耦合电路，其特征在于，所述直流耦合及共模消除模块还设有第一静态工作点设定电路；

所述第一静态工作点设定电路包括第一RC并联电路，所述第一RC并联电路包括电容C1、C10和电阻R3、R4，其中，所述电容C1与所述电阻R3串联后与电阻R4、电容C10并联，所述第一RC并联电路的输入端与所述射频三极管Q3的发射极连接，输出端接地。

4.如权利要求1所述的突发耦合电路，其特征在于，所述高频放大模块的稳压电路包括电感F2’、电感L8、电阻R10和电容C9；

所述电感L8与所述电感F2’串联后与所述电阻R10并联构成RL并联电路，所述RL并联电路的输入端与所述射频三极管Q6的集电极连接，输出端与电源电压及所述电容C9连接，其中电容C9的输出端接地。

5.如权利要求4所述的突发耦合电路，其特征在于，所述高频放大模块还设有第二静态工作点设定电路；

所述第二静态工作点设定电路包括第二RC并联电路，所述第二RC并联电路的电容C12及电阻R3’串联后与电阻R4’、电容C10’并联，所述第二RC并联电路的输入端与射频三极管Q6的发射极连接，所述第二RC并联电路的输出端接地。

6.如权利要求4所述的突发耦合电路，其特征在于，所述电容C7为耦合电容。

7.如权利要求1所述的突发耦合电路，其特征在于，所述快速射频整流模块包括三个二极管、多个电阻、电容及电子开关S1：

电子开关S1和电阻R15串联后与电阻R12并联构成第一并联结构，二极管D3的负极与电阻R16串联后与电容C2、电阻R6并联构成第二并联结构；

所述第一并联结构的输入端与所述电容C7的输出端及二极管D1的正极连接，输出端与电阻R13的输入端、电容C3’的输入端及二极管D2的正极连接，其中，所述电阻R13的输出端与电源电压连接，所述电容C3’的输出端接地；

所述二极管D1的负极与所述第二并联结构的输入端及所述信号输出模块连接；

所述第二并联结构的输出端接地。

8.如权利要求7所述的突发耦合电路，其特征在于，所述二极管D1、二极管D2均采用射频二极管，所述二极管D3采用快速肖特基二极管。

9.如权利要求7所述的突发耦合电路，其特征在于，所述信号输出模块包括比较器和D寄存器；

所述比较器用于对所述快速射频整流模块输出的电平做快速的比较，实现快速RX_SD的输出，其中，所述比较器的正引脚与所述二极管D1的负极连接，负引脚输入电压由光模块MCU的DAC设定，输出引脚与所述D寄存器的SD信号输入引脚连接；

其中，所述D寄存器用于根据所述RESET信号产生所述SET信号。

10.如权利要求9所述的突发耦合电路，其特征在于，所述比较器为高速比较器。

Images