CN113363322A - N沟道的沟槽型vdmos和沟槽型igbt - Google Patents
N沟道的沟槽型vdmos和沟槽型igbt Download PDFInfo
- Publication number
- CN113363322A CN113363322A CN202010148527.4A CN202010148527A CN113363322A CN 113363322 A CN113363322 A CN 113363322A CN 202010148527 A CN202010148527 A CN 202010148527A CN 113363322 A CN113363322 A CN 113363322A
- Authority
- CN
- China
- Prior art keywords
- channel
- islands
- island
- type
- vdmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种N沟道的沟槽型VDMOS和沟槽型IGBT,其中,N沟道的沟槽型VDMOS包括p base区,所述p base区的沟道内埋有至少一个n岛,所述n岛为n型区,所述n型区采用n型半导体元素形成。本发明提供的N沟道的沟槽型VDMOS和沟槽型IGBT,通过在器件的p base区的沟道内埋设n岛,能够有效调整器件的Vth的范围并且一致性更好。n岛的数量取决于具体的应用需求,相对而言,埋入的n岛的数量越多,器件的Vth值越低。
Description
技术领域
本发明属于集成电路技术领域,特别涉及一种N沟道的沟槽(Trench)型VDMOS(vertical double-diffused metal oxide semiconductor field effect transistor,垂直双扩散金属氧化物半导体场效应晶体管)和沟槽型IGBT(Insulated Gate BipolarTransistor,绝缘栅双极型晶体管)。
背景技术
图1为现有技术中N沟道的沟槽型VDMOS的元胞结构的切面示意图,包括polysilicon gate(多晶硅栅)、Source(源级)、Drain(漏极)。另外,还包括从下至上处于Drain的金属层之上的n区、n drift(n型漂移区)、n drift之上中间位置沿polysilicongate的两侧及底侧形成的gate oxide(栅氧化层)、n drift之上位于gate oxide两侧对称设置的p base(p基区)、每个p base的上层与gate oxide相邻之处设置的n+源区、每个pbase的上层与n+源区相邻之处设置的p+体区以及处于Source的金属层和polysilicongate之间的ILD(绝缘层)。
图2为现有技术中N沟道的沟槽型IGBT的元胞结构的切面示意图,包括polysilicon gate、Cathode(阴极)、Anode(阳极)。另外,还包括从下至上处于Anode的金属层之上的p区、n drift、n drift之上中间位置沿polysilicon gate的两侧及底侧形成的gate oxide、n drift之上位于gate oxide两侧对称设置的p base、每个p base的上层与gate oxide相邻之处设置的n+阴极区、每个p base的上层与n+阴极区相邻之处设置的p+体区以及处于Cathode的金属层和polysilicon gate之间的ILD。
Vth(开启电压)是VDMOS器件和IGBT器件的一个重要参数,当栅源电压大于Vth时,栅极下面的p base表面的电子浓度会高于空穴浓度,使得P型半导体反型为N型而形成反型层,从而进一步形成N沟道。如何调节器件的Vth的大小及一致性一直是业界关注的问题。
现有技术中调控Vth大小多从p base的浓度和栅氧厚度着手。从p base的浓度调整,其Vth的可调范围受限于LATCH UP(抗闩锁)能力;而从栅氧厚度调节的方式其Vth的可调范围受限于栅氧工艺技术。如何有效调整N沟道的沟槽型VDMOS和沟槽型IGBT的Vth的可控范围以及一致性是急需解决的问题。
发明内容
本发明要解决的技术问题是为了克服现有技术中调整N沟道的沟槽型VDMOS和沟槽型IGBT的Vth的可控范围以及一致性有待提高的缺陷,提供一种能够有效调整器件的Vth的范围并且一致性更好的N沟道的沟槽型VDMOS和沟槽型IGBT。
本发明是通过下述技术方案来解决上述技术问题:
本发明第一方面提供了一种N沟道的沟槽型VDMOS,包括p base区,所述p base区的沟道内埋有至少一个n岛,所述n岛为n型区,所述n型区采用n型半导体元素形成。
本方案中,通过在p base区的沟道内埋设n岛,能够有效调整器件的Vth的范围并且一致性更好。可以利用器件的不同层的光刻板在适当层制作时形成n岛,也就是说,本方案对n岛的具体制作步骤不作限定,只要最终生成的n岛的位置处于p base区的沟道内即可。n岛的数量取决于具体的应用需求,相对而言,埋入的n岛的数量越多,N沟道的沟槽型VDMOS的Vth值越低。一致性一方面体现在同一个晶圆上的N沟道的沟槽型VDMOS的Vth趋于一致,另外一方面体现在加入n岛的N沟道的沟槽型VDMOS的Vth值更加符合预期值。
较佳地,所述n型半导体元素包括氢元素、五族元素中的至少一种。
本方案中,n型半导体元素可以为五族元素,如磷、砷等;也可以为氢元素。
较佳地,所述p base区的沟道内埋有多个所述n岛,多个所述n岛间隔设置。
本方案中,n岛的数量有多个,多个n岛成间隔设置。通过调节n岛之间的间距、元素的剂量以及结深实现对需要的Vth的值的范围及一致性的调节。
较佳地,每个所述n岛采用氢元素、五族元素中的至少一种形成。
本方案中,多个n岛中每个采用的元素可以相同,也可以不相同。
本发明第二方面提供了一种N沟道的沟槽型IGBT,包括p base区,所述p base区的沟道内埋有至少一个n岛,所述n岛为n型区,所述n型区采用n型半导体元素形成。
本方案中,通过在p base区的沟道内埋设n岛,能够有效调整器件的Vth的范围并且一致性更好。可以利用器件的不同层的光刻板在适当层制作时形成n岛,也就是说,本方案对n岛的具体制作步骤不作限定,只要最终生成的n岛的位置处于p base区的沟道内即可。n岛的数量取决于具体的应用需求,相对而言,埋入的n岛的数量越多,N沟道的沟槽型IGBT的Vth值越低。一致性一方面体现在同一个晶圆上的N沟道的沟槽型IGBT的Vth趋于一致,另外一方面体现在加入n岛的N沟道的沟槽型IGBT的Vth值更加符合预期值。
较佳地,所述n型半导体元素包括氢元素、五族元素中的至少一种。
本方案中,n型半导体元素可以为五族元素,如磷、砷等;也可以为氢元素。
较佳地,所述p base区的沟道内埋有多个所述n岛,多个所述n岛间隔设置。
本方案中,n岛的数量有多个,多个n岛成间隔设置。通过调节n岛之间的间距、元素的剂量以及结深实现对需要的Vth的值的范围及一致性的调节。
较佳地,每个所述n岛采用氢元素、五族元素中的至少一种形成。
本方案中,多个n岛中每个采用的元素可以相同,也可以不相同。
本发明的积极进步效果在于:
本发明提供的N沟道的沟槽型VDMOS和沟槽型IGBT,通过在器件的p base区的沟道内埋设n岛,能够有效调整器件的Vth的范围并且一致性更好。n岛的数量取决于具体的应用需求,相对而言,埋入的n岛的数量越多,器件的Vth值越低。
附图说明
图1为现有技术中N沟道的沟槽型VDMOS的元胞结构的切面示意图。
图2为现有技术中N沟道的沟槽型IGBT的元胞结构的切面示意图。
图3为本发明实施例1的N沟道的沟槽型VDMOS的元胞结构的切面示意图。
图4为本发明实施例2的N沟道的沟槽型IGBT的元胞结构的切面示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供了一种N沟道的沟槽型VDMOS,图3为该N沟道的沟槽型VDMOS的元胞结构的切面示意图,包括polysilicon gate、Source、Drain。另外,还包括从下至上处于Drain的金属层之上的n区1、n drift、n drift之上中间位置沿polysilicon gate的两侧及底侧形成的gate oxide、n drift之上位于gate oxide两侧对称设置的p base、每个p base的上层与gate oxide相邻之处设置的n+源区3、每个p base的上层与n+源区3相邻之处设置的p+体区2以及处于Source的金属层和polysilicon gate之间的ILD。本实施例中,p base区的沟道内埋有至少一个n岛4,n岛4为n型区,n型区采用n型半导体元素形成。其中,n型半导体元素包括氢元素、五族元素中的至少一种。
本实施例中,n型半导体元素可以为五族元素,如磷、砷等;也可以为氢元素。
本实施例中,p base区的沟道内埋有多个n岛4,多个n岛4间隔设置。每个n岛4采用氢元素、五族元素中的至少一种形成。通过调节n岛4之间的间距、元素的剂量以及结深实现对需要的Vth的值的范围及一致性的调节。本实施例中,多个n岛4中每个采用的元素可以相同,也可以不相同。
本实施例中,通过在p base区的沟道内埋设n岛4,能够有效调整器件的Vth的范围并且一致性更好。可以利用器件的不同层的光刻板在适当层制作时形成n岛4,也就是说,本实施例对n岛4的具体制作步骤不作限定,只要最终生成的n岛4的位置处于p base区的沟道内即可。n岛4的数量取决于具体的应用需求,相对而言,埋入的n岛4的数量越多,N沟道的沟槽型VDMOS的Vth值越低。一致性一方面体现在同一个晶圆上的N沟道的沟槽型VDMOS的Vth趋于一致,另外一方面体现在加入n岛4的N沟道的沟槽型VDMOS的Vth值更加符合预期值。
实施例2
本实施例提供了一种N沟道的沟槽型IGBT,图4为该N沟道的沟槽型IGBT的元胞结构的切面示意图,包括polysilicon gate、Cathode、Anode。另外,还包括从下至上处于Anode的金属层之上的p区5、n drift、n drift之上中间位置沿polysilicon gate的两侧及底侧形成的gate oxide、n drift之上位于gate oxide两侧对称设置的p base、每个p base的上层与gate oxide相邻之处设置的n+阴极区7、每个p base的上层与n+阴极区7相邻之处设置的p+体区6以及处于Cathode的金属层和polysilicon gate之间的ILD。本实施例中,pbase区的沟道内埋有至少一个n岛8,n岛8为n型区,n型区采用n型半导体元素形成。其中,n型半导体元素包括氢元素、五族元素中的至少一种。
本实施例中,n型半导体元素可以为五族元素,如磷、砷等;也可以为氢元素。
本实施例中,p base区的沟道内埋有多个n岛8,多个n岛8间隔设置。每个n岛8采用氢元素、五族元素中的至少一种形成。通过调节n岛8之间的间距、元素的剂量以及结深实现对需要的Vth的值的范围及一致性的调节。本实施例中,多个n岛8中每个采用的元素可以相同,也可以不相同。
本实施例中,通过在p base区的沟道内埋设n岛8,能够有效调整器件的Vth的范围并且一致性更好。可以利用器件的不同层的光刻板在适当层制作时形成n岛8,也就是说,本实施例对n岛8的具体制作步骤不作限定,只要最终生成的n岛8的位置处于p base区的沟道内即可。n岛8的数量取决于具体的应用需求,相对而言,埋入的n岛8的数量越多,N沟道的沟槽型IGBT的Vth值越低。一致性一方面体现在同一个晶圆上的N沟道的沟槽型IGBT的Vth趋于一致,另外一方面体现在加入n岛8的N沟道的沟槽型IGBT的Vth值更加符合预期值。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (8)
1.一种N沟道的沟槽型VDMOS,包括p base区,其特征在于,所述p base区的沟道内埋有至少一个n岛,所述n岛为n型区,所述n型区采用n型半导体元素形成。
2.如权利要求1所述的N沟道的沟槽型VDMOS,其特征在于,所述n型半导体元素包括氢元素、五族元素中的至少一种。
3.如权利要求1所述的N沟道的沟槽型VDMOS,其特征在于,所述p base区的沟道内埋有多个所述n岛,多个所述n岛间隔设置。
4.如权利要求3所述的N沟道的沟槽型VDMOS,其特征在于,每个所述n岛采用氢元素、五族元素中的至少一种形成。
5.一种N沟道的沟槽型IGBT,包括p base区,其特征在于,所述p base区的沟道内埋有至少一个n岛,所述n岛为n型区,所述n型区采用n型半导体元素形成。
6.如权利要求5所述的N沟道的沟槽型IGBT,其特征在于,所述n型半导体元素包括氢元素、五族元素中的至少一种。
7.如权利要求5所述的N沟道的沟槽型IGBT,其特征在于,所述p base区的沟道内埋有多个所述n岛,多个所述n岛间隔设置。
8.如权利要求7所述的N沟道的沟槽型IGBT,其特征在于,每个所述n岛采用氢元素、五族元素中的至少一种形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010148527.4A CN113363322B (zh) | 2020-03-05 | 2020-03-05 | N沟道的沟槽型vdmos和沟槽型igbt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010148527.4A CN113363322B (zh) | 2020-03-05 | 2020-03-05 | N沟道的沟槽型vdmos和沟槽型igbt |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113363322A true CN113363322A (zh) | 2021-09-07 |
CN113363322B CN113363322B (zh) | 2023-12-08 |
Family
ID=77523740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010148527.4A Active CN113363322B (zh) | 2020-03-05 | 2020-03-05 | N沟道的沟槽型vdmos和沟槽型igbt |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113363322B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114628496A (zh) * | 2022-05-13 | 2022-06-14 | 江苏游隼微电子有限公司 | 一种多沟槽功率mosfet结构及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0452817A1 (en) * | 1990-04-20 | 1991-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device with MOS-transistors and method of manufacturing the same |
JP2000156498A (ja) * | 1998-11-20 | 2000-06-06 | Naoto Matsuo | 電界効果型半導体装置およびその製造方法 |
US20090283823A1 (en) * | 2007-08-10 | 2009-11-19 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
-
2020
- 2020-03-05 CN CN202010148527.4A patent/CN113363322B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0452817A1 (en) * | 1990-04-20 | 1991-10-23 | Kabushiki Kaisha Toshiba | Semiconductor device with MOS-transistors and method of manufacturing the same |
JP2000156498A (ja) * | 1998-11-20 | 2000-06-06 | Naoto Matsuo | 電界効果型半導体装置およびその製造方法 |
US20090283823A1 (en) * | 2007-08-10 | 2009-11-19 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
CN109728097A (zh) * | 2018-12-29 | 2019-05-07 | 中山汉臣电子科技有限公司 | 一种功率半导体mos器件及其制备方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114628496A (zh) * | 2022-05-13 | 2022-06-14 | 江苏游隼微电子有限公司 | 一种多沟槽功率mosfet结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113363322B (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372100B2 (en) | Semiconductor device | |
JP4132102B2 (ja) | 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型mosfet | |
TWI459562B (zh) | 交錯柱超接面 | |
KR100929714B1 (ko) | 감소된 밀러 용량을 갖는 모스 게이트 트랜지스터 | |
US10020388B2 (en) | Insulated gate bipolar transistor including charge injection regions | |
US20070034941A1 (en) | Deep N diffusion for trench IGBT | |
US6768170B2 (en) | Superjunction device with improved avalanche capability and breakdown voltage | |
JP2005505921A (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
US20090273031A1 (en) | Semiconductor device | |
CN102194818B (zh) | 一种基于p型外延层的bcd集成器件及其制造方法 | |
KR100317458B1 (ko) | 선형 전류-전압특성을 가진 반도체 소자 | |
US9123549B2 (en) | Semiconductor device | |
US20100102381A1 (en) | Power semiconductor device | |
CN102751332A (zh) | 耗尽型功率半导体器件及其制造方法 | |
US20070063269A1 (en) | Trench IGBT with increased short circuit capability | |
CN109065623A (zh) | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 | |
CN115274816A (zh) | 一种高阻衬底tsv接地的超结ldmos器件及其制作方法 | |
CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
US20210083061A1 (en) | High Density Power Device with Selectively Shielded Recessed Field Plate | |
CN113363322B (zh) | N沟道的沟槽型vdmos和沟槽型igbt | |
CN111697058B (zh) | 半导体器件 | |
CN113363308B (zh) | P沟道的沟槽型vdmos和沟槽型igbt | |
KR100638992B1 (ko) | 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터 | |
CN113363318B (zh) | N沟道的平面型vdmos和平面型igbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20211110 Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: GTA Semiconductor Co.,Ltd. Address before: 200233 No. 385, Hongcao Road, Xuhui District, Shanghai Applicant before: SHANGHAI ADVANCED SEMICONDUCTO |
|
GR01 | Patent grant | ||
GR01 | Patent grant |