CN113346899B - 一种基于级联型滤波器的三相并网软件锁相环 - Google Patents

一种基于级联型滤波器的三相并网软件锁相环 Download PDF

Info

Publication number
CN113346899B
CN113346899B CN202110575515.4A CN202110575515A CN113346899B CN 113346899 B CN113346899 B CN 113346899B CN 202110575515 A CN202110575515 A CN 202110575515A CN 113346899 B CN113346899 B CN 113346899B
Authority
CN
China
Prior art keywords
phase
voltage
grid
locked loop
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110575515.4A
Other languages
English (en)
Other versions
CN113346899A (zh
Inventor
回楠木
韩晓微
吴宝举
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang University
Original Assignee
Shenyang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang University filed Critical Shenyang University
Priority to CN202110575515.4A priority Critical patent/CN113346899B/zh
Publication of CN113346899A publication Critical patent/CN113346899A/zh
Application granted granted Critical
Publication of CN113346899B publication Critical patent/CN113346899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于级联型滤波器的三相并网软件锁相环，属于电网电压相位信号检测提取相关技术领域。本发明针对三相电网谐波分量可能导致传统软件锁相环准确度降低，进而影响并网设备控制性能的问题，对传统的三相并网软件锁相环进行改进，引入可同时消除三相电压直流偏移电压分量和主要次谐波电压分量的级联型滤波器，从而使本发明具有锁相精度高、动态收敛性能好、谐波滤除能力强等优点。本发明主要用于电网电压混入直流偏移电压及谐波电压情况下的相位检测。

Description

一种基于级联型滤波器的三相并网软件锁相环
技术领域
本发明涉及电网电压相位检测和谐波抑制技术领域，特别涉及一种基于级联型滤波器的三相并网软件锁相环。
背景技术
电网同步在并网逆变器中起着重要作用，其通常由锁相环实现完成。精确的锁相结果不仅可以降低总谐波失真，还可以提高电网电流的波形质量，从而确保电网电流与电网电压同相，从而提高并网***的稳定性。但是，软件锁相环性能会受到并网***中主要的电能质量问题的困扰，例如电压波形失真，谐波，电压频率变化等。因此，近年来在非理想电网电压条件下实现精确锁相已成为并网同步技术研究的热点，具有一定的理论价值与实际意义。
同步参考坐标系软件锁相环(SRF-PLL)由于其结构简单，动态响应和软件实现简易而广泛用于电网并网***。但是，如果电网电压在存在不平衡或谐波，则SRF-PLL的结果将产生误差，从而不能精确地跟踪电网电压的基本正序分量，甚至影响电网并网***的稳定性。为了克服非理想电压条件下SRF-PLL的这种缺点，有的学者提出了双分离的SRF-PLL(DDSRF-PLL)并进行研究。DDSRF-PLL可以通过电网电压提取正、负序列分量，从而通过使用解耦网络来获得PLL的更好结果用以消除相位估计中的振荡误差。然而，DDSRF-PLL中使用的低通滤波器引入了减缓动态响应的时间延迟；此外，控制算法与实现相当复杂。与DDSRF-PLL相比，部分学者提出的二阶广义积分器锁相环(SOGI-PLL)不仅具有更简单的结构，而且也可以有效地实现了即使在非理想电网电压条件下也能有效地实现精确的相位锁定，同时消除了低通滤波器产生的延迟。由于其优越性，SOGI-PLL已经非常广泛地研究与应用。然而，当电网电压包含直流偏移量时，SOGI-PLL将在提取电压电压基波正序分量的提取中会产生误差，导致锁相环的锁相结果不准确。
此外，电网电压中谐波电压的存在会导致锁相环估计的相位和频率值中含有波形振荡进而影响锁相精度，因此有效滤除电网电压中的谐波电压也是锁相环研究的热点。有的学者提出采用级联型延迟信号消除运算器(DSC)以消除电网中的各次谐波电压，但是级联的DSC数量较多会影响锁相环的动态响应速度。有的学者提出滑动平均滤波器(MAF)用于消除PLL输入中的各次谐波分量，但是单纯的MAF方法消除电网电压基波负序分量的同时也会导致动态收敛时间过慢等缺点。
发明内容
本发明目的是为了解决上述技术的不足，提供一种基于级联型滤波器的三相并网软件锁相环。
为了达到上述目的，本发明所提供的技术方案是：
本发明提出了一种基于级联型滤波器的三相并网软件锁相环，该基于级联型滤波器的三相并网软件锁相环由三相电网电压的坐标变换单元、级联型滤波器、反正切运算单元、比例控制器kp、积分环节1/s组成。
三相电网电压vabc接入坐标变换单元的输入端，坐标变换单元的输出端与级联型滤波器的输入端相连，级联型滤波器的输出端与反正切运算单元的输入端相连，反正切运算单元的输出端连接在比例控制器kp的输入端，比例控制器kp的输出信号与固有频率ωff相加后输入积分环节1/s的输入端，积分环节1/s的输出端输出相位估计值积分环节1/s的输出端与坐标变换单元的输入端相连，积分环节1/s的输出端与反正切运算单元的输出端相加输出锁相结果/>
所述级联型滤波器，由具有直流偏移消除功能的双高阶广义积分器(DHOGI)和滑动平均滤波器(MAF)组成；DHOGI和MAF采用级联方式连接，其中DHOGI负责滤除电网电压中基波负序电压和直流偏移电压并可完整提取基波正序电压，MAF负责滤除电网电压中的各次谐波电压。
所述的具有直流偏移消除功能的双高阶广义积分器(DHOGI)，是由传统αβ坐标系下双高阶广义积分器(DHOGI)的传递函数经过αβ-dq坐标系变换后得到，其dq坐标系下DHOGI(dqDHOGI)的s域传递函数为
式中电网频率的估计值为50Hz，ξ为0.707，DHOGI具有可滤除电网电压在dq坐标系下-50Hz频率上对应的直流偏移电压的功能。
所述双高阶广义积分器(DHOGI)由两个高阶广义积分器(HOGI)构成，高阶广义积分器(HOGI)的结构是由四个积分器、四个加法器、四个乘法器和两个常数比例控制器组成，其结构具有可消除直流偏移电压的能力，其传递函数公式为
和
式中，u为多阶广义积分器的输入，va和vb分别为多阶广义积分器的两个输出；
所述级联型滤波器的s域传递函数为
所述级联型滤波器可以在三相电网发生谐波及直流偏移电压混入的电网条件下消除直流偏移及-5，+7，-11，+13…等阶次的各主要谐波电压，从而实现三相并网软件锁相环的准确锁相功能。
本发明提出的一种基于级联型滤波器的三相并网软件锁相环，对传统的软件锁相环进行了改进，增加了为可滤除直流偏移电压的双高阶广义积分器DHOGI，引入滑动平均滤波器MAF，将DHOGI与MAF滤波器级联形成新的级联型滤波器，使基于级联型滤波器的三相并网软件锁相环的抗谐波及直流偏移电压能力显著提高。
本发明主要适用于三相电网电压畸变混入谐波和直流偏移电压时的相位及频率检测，通过本发明可在三相电网电压处于非理想的工况条件下，准确快速的获取三相电网电压的相位值，提高锁相环的锁相精度，并进一步提升了软件锁相环的抗谐波干扰的能力。
附图说明
图1为本发明所提供的高阶广义积分器(HOGI)结构图；
图2为本发明所提供的双高阶广义积分器(DHOGI)结构图；
图3为本发明所提供的双高阶广义积分器(DHOGI)传递函数波特图；
图4为本发明所提供的dq坐标下双高阶广义积分器(dqDHOGI)传递函数波特图；
图5为本发明所提供的基于级联型滤波器的三相并网软件锁相环结构图；
图6为本发明所提供的级联型滤波器传递函数波特图；
图7为本发明实施例中电网电压注入直流偏移分量并发生40°相位跳变时频率估计波形图；
图8为本发明实施例中电网电压注入直流偏移分量并发生40°相位跳变时相位估计波形图；
图9为本发明实施例中电网电压加入谐波电压并发生+5Hz频率跳变时的的频率估计波形图；
图10为本发明实施例中电网电压加入谐波电压并发生+5Hz频率跳变时的相位估计波形图。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
针对三相并网软件锁相环在电网电压混入谐波和直流偏移的工况下滤波器抗干扰能力不足且对无法准确锁相的问题，本发明提供一种基于级联滤波器的三相并网软件锁相环。
本发明的实现原理：
一种基于级联滤波器的三相并网软件锁相环，其特征在于：三相电网电压vabc接入坐标变换单元的输入端，坐标变换单元的输出端与级联型滤波器的输入端相连，级联型滤波器的输出端的与反正切运算单元的输入端相连，反正切运算单元的输出端连接在比例控制的输入端，比例控制器kp的输出信号与固有频率ωff相加后输入积分环节1/s的输入端，积分环节1/s的输出端输出相位估计值积分环节1/s的输出端与坐标变换单元的输入端相连，积分环节1/s的输出端与反正切运算单元的输出端相加输出锁相结果/>
为改善传统软件锁相环的滤波性能并提升动态响应速度，需要对其滤波器进行改进，引入由双高阶广义积分器(DHOGI)和MAF组成的级联型滤波器，充分利用两种滤波器的特点，达到电网电压发生畸变并混入直流偏移时准确获取电网电压相位、频率等关键信息的目的，具体实现步骤如下：
(1)高阶广义积分器(HOGI)实现
为了在电网受干扰时准确地得到电网基波正序分量的幅值和频率信息，需要解决基波负序电压和直流偏移电压对软件锁相环的影响。为此，本发明提出了可同时滤除基频负序电压分量和直流偏移分量的高阶广义积分器(HOGI)，其结构如图1所示。
图1中u和ue分别为输入信号和差值信号，va、vb、vc分别为两路输出信号和一路过程信号，为频率估计信号。
由图1可得到如下表达式：：
u(s)-va(s)＝ue(s) (1)
根据公式(1)-公式(3)可知HOGI的传递函数如下：
观察公式(4)和公式(5)，Ga(s)和Gb(s)的传递函数的分子分别存在一个零点和两个零点，所以Ga(s)和Gb(s)可以有效滤除电网电压中直流偏移分量。因此，HOGI可以有效减轻直流偏移分量对锁相环的消极影响，进而改善软件锁相环的性能。
(2)双高阶广义积分器(DHOGI)实现
由于电网电压基波负序电压会影响软件锁相环的相位估计，进而造成锁相精度变差，因而需要准确提取基波正序电压的同时滤除基波负序电压。为达到这一目的，采用2个HOGI组成DHOGI，其结构如图2所示。
则DHOGI的数学关系式如下：
其中vα，vβ分别为输入信号的α轴分量和β轴分量，和/>分别为含有基波正序电压分量的输出信号的α轴分量和β轴分量。
DNHOGI的实部和虚部的数学表达式可采用复变滤波器理论得到，即
因此，αβ坐标系下DHOGI(αβDHOGI)的传递函数数学表达式为
式中ξ取0.7时，DHOGI(s)的波特图如图4所示。
为了进一步在dq坐标系下分析DHOGI滤波器，需要将DHOGI从αβ坐标系变换到dq坐标系。通常采用代替αβDMNGI(s)中的s来完成这一转换，进而得到dqDHOGI的传递函数数学表达式
dqDHOGI的波特图如图4所示，当电网频率选择在50Hz时，基波正序分量在dq坐标系下通常体现在0Hz处，基波负序分量在dq坐标系下通常体现在-100Hz处，直流偏移分量在dq坐标系下通常体现在-50Hz处。因而可以从dqDHOGI放大倍数图中得到，dq坐标系下dqDHOGI(s)的在0Hz处的值为0，-100Hz和-50Hz处值为-∞，因此dqDHOGI可以在准确提取基波正序分量的同事有效滤除基波负序分量和直流偏移分量。
(3)基于级联型滤波器的三相并网软件锁相环实现
为了抑制电网电压中谐波对软件锁相环的影响，引入MAF滤波器，并将其与提出的dqDHOGI级联形成级联型滤波器，然后将该级联型滤波应用SRF-PLL的内环，将PI控制器换成P控制器以加快***的响应速度，进而设计出新的三相并网软件锁相环，其结构如图5所示。
图5中级联型滤波器采用的MAF传递函数为
其中Tω＝T/6，T为电网周期20ms
进而，级联型滤波器的传递函数数学表达式为
图6为本发明所提出的级联型滤波器的波特图。当电网频率选择在50Hz时，-5,+7,-11,+13…等谐波分量在dq坐标系下通常体现在±300Hz，±600Hz等…处，因而可以从级联型滤波器的放大倍数图中得到，dq坐标系下H(s)的在0Hz处的值为0，-50Hz，-100Hz，±300Hz和±600Hz…处值为-∞，因此本发明提出的基于级联型滤波器的三相并网软件锁相环可以在准确提取基波正序分量的同时有效滤除基波负序分量、直流偏移分量及各次谐波分量。
至此，完成基于级联型滤波器的三相并网软件锁相环的设计。
以下为具体实施案例：
为了验证本发明所提出的软件锁相环在并网应用中的有效性，采用Matlab/Simulink搭建不同电网故障环境下的锁相环仿真模型，并引入本发明所提出的软件锁相环(其比例控制器kp取320)及两种传统软件锁相环方法(MAF-PLL)和(dqDSC-PLL)进行性能对比。仿真中电网频率为50Hz，三相电压幅度归一化为1p.u，采样频率为10kHz。
具体实施效果为：
图7和图8分别是本发明实施例中电网电压注入直流偏移分量并发生40°相位跳变时的相位估计和频率估计图，注入的直流偏移量分别为0.2p.u.，0.1p.u.和-0.1p.u.。从图中可以看出，由于三种方法都具有直流偏移消除功能，因此直流偏移分量没有对他们的波形产生影响，当电网发生相位跳变时，本发明所提出的软件锁相环的动态响应时间短，而另外两种软件锁相环的动态响应时间长。
图9和图10分别是本发明实施例中电网电压加入谐波电压并发生+5Hz频率跳变时的相位估计和频率估计图。从图中可以看出，由于本发明提出的软件锁相环和MAF-PLL都具有谐波消除功能，因此谐波分量没有对他们的波形产生影响，而dqDSC-PLL不具有谐波消除能力，因此它的波形产生了纹波。当电网发生频率跳变时，本发明所提出的软件锁相环的动态响应时间短，而另外两种软件锁相环的动态响应时间长。
通过图8-图10的对比，可以看出本发明提出的基于级联型滤波器的三相并网软件锁相环对比传统滤波方法的软件锁相环在抗干扰能力和动态调整时间等方面都具有优势，能够在非理想电网条件下快速准确地实现锁相功能，完全适用于各类污染电网工况下的并网同步应用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (3)

1.一种基于级联型滤波器的三相并网软件锁相环，其特征在于：该基于级联型滤波器的三相并网软件锁相环由三相电网电压的坐标变换单元、级联型滤波器、反正切运算单元、比例控制器kp、积分环节1/s组成；
三相电网电压vabc接入坐标变换单元的输入端，坐标变换单元的输出端与级联型滤波器的输入端相连，级联型滤波器的输出端与反正切运算单元的输入端相连，反正切运算单元的输出端连接在比例控制器kp的输入端，比例控制器kp的输出信号与固有频率ωff相加后输入积分环节1/s的输入端，积分环节1/s的输出端输出相位估计值积分环节1/s的输出端与坐标变换单元的输入端相连，积分环节1/s的输出端与反正切运算单元的输出端相加输出锁相结果/>
所述级联型滤波器，由具有直流偏移消除功能的双高阶广义积分器(DHOGI)和滑动平均滤波器(MAF)组成；DHOGI和MAF采用级联方式连接，其中DHOGI负责滤除电网电压中基波负序电压和直流偏移电压并可完整提取基波正序电压，MAF负责滤除电网电压中的各次谐波电压；
所述级联型滤波器的s域传递函数为:
式中dqDHOGI(s)表示dq坐标系下双高阶广义积分器(DHOGI)的s域表达式，其可消除dq坐标系下-50Hz频率上对应的直流偏移电压；MAF(s)表示滑动平均滤波器(MAF)的s域表达式，其可消除dq坐标系下-5，+7，-11，+13…等阶次谐波；电网频率的估计值为50Hz，ξ为0.707，时间窗参数Tω取值为0.0033s；
所述级联型滤波器可以在三相电网发生谐波及直流偏移电压混入的电网条件下消除直流偏移及-5，+7，-11，+13…等阶次的各主要谐波电压，从而实现三相并网软件锁相环的准确锁相功能。
2.根据权利要求1所述的基于级联型滤波器的三相并网软件锁相环，其特征在于:
所述的具有直流偏移消除功能的双高阶广义积分器(DHOGI)，是由传统αβ坐标系下双高阶广义积分器(DHOGI)的传递函数经过αβ-dq坐标系变换后得到，其dq坐标系下DHOGI(dqDHOGI)的s域传递函数为
式中电网频率的估计值为50Hz，ξ为0.707，dqDHOGI具有可滤除电网电压在dq坐标系下-50Hz频率上对应的直流偏移电压的功能。
3.根据权利要求2所述的基于级联型滤波器的三相并网软件锁相环，其特征在于:
所述双高阶广义积分器(DHOGI)由两个高阶广义积分器(HOGI)构成，高阶广义积分器(HOGI)的结构是由四个积分器、四个加法器、四个乘法器和两个常数比例控制器组成，其结构具有可消除直流偏移电压的能力，其传递函数公式为
和
式中，u为多阶广义积分器的输入，va和vb分别为多阶广义积分器的两个输出。
CN202110575515.4A 2021-05-26 2021-05-26 一种基于级联型滤波器的三相并网软件锁相环 Active CN113346899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110575515.4A CN113346899B (zh) 2021-05-26 2021-05-26 一种基于级联型滤波器的三相并网软件锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110575515.4A CN113346899B (zh) 2021-05-26 2021-05-26 一种基于级联型滤波器的三相并网软件锁相环

Publications (2)

Publication Number Publication Date
CN113346899A CN113346899A (zh) 2021-09-03
CN113346899B true CN113346899B (zh) 2024-03-22

Family

ID=77471419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110575515.4A Active CN113346899B (zh) 2021-05-26 2021-05-26 一种基于级联型滤波器的三相并网软件锁相环

Country Status (1)

Country Link
CN (1) CN113346899B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117614020B (zh) * 2024-01-24 2024-03-29 浙江日风电气股份有限公司 一种软件锁相环的方法、装置以及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931114A (zh) * 2009-09-08 2010-12-29 北京邮电大学 非对称dgs结构级联型滤波器
KR20110118915A (ko) * 2010-04-26 2011-11-02 전남대학교산학협력단 피엘엘 제어의 기본파 성분 획득방법 및 그 방법을 이용하는 피엘엘 제어기
CN106655276A (zh) * 2016-11-03 2017-05-10 燕山大学 一种适用于三相电网电压的新型锁相方法
CN108365617A (zh) * 2017-12-16 2018-08-03 西安翌飞核能装备股份有限公司 一种应用于电网电压不平衡及畸变条件下的锁相方法
CN109861227A (zh) * 2019-02-18 2019-06-07 国网山西省电力公司长治供电公司 一种用于低次谐波消除的锁相环电路
CN111460752A (zh) * 2020-03-31 2020-07-28 南通大学 一种基于多模谐振器的滤波功分器的设计方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931114A (zh) * 2009-09-08 2010-12-29 北京邮电大学 非对称dgs结构级联型滤波器
KR20110118915A (ko) * 2010-04-26 2011-11-02 전남대학교산학협력단 피엘엘 제어의 기본파 성분 획득방법 및 그 방법을 이용하는 피엘엘 제어기
CN106655276A (zh) * 2016-11-03 2017-05-10 燕山大学 一种适用于三相电网电压的新型锁相方法
CN108365617A (zh) * 2017-12-16 2018-08-03 西安翌飞核能装备股份有限公司 一种应用于电网电压不平衡及畸变条件下的锁相方法
CN109861227A (zh) * 2019-02-18 2019-06-07 国网山西省电力公司长治供电公司 一种用于低次谐波消除的锁相环电路
CN111460752A (zh) * 2020-03-31 2020-07-28 南通大学 一种基于多模谐振器的滤波功分器的设计方法

Also Published As

Publication number Publication date
CN113346899A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN102305886B (zh) 电网电压谐波畸变及不平衡时基波电压同步信号检测方法
CN105790758B (zh) 一种基于混合坐标系下延时滤波器的改进锁相环算法
CN107632200B (zh) 基于离散傅里叶变换的谐波检测方法
CN111693813B (zh) 一种基于复合广义积分的fbd谐波检测方法
CN112595891B (zh) 一种电力***高次谐波检测的方法
CN113014250B (zh) 一种可消除直流偏移电压的锁相环及其锁相控制方法
CN113346899B (zh) 一种基于级联型滤波器的三相并网软件锁相环
CN108809301B (zh) 一种基于滑动dft滤波原理的三相软件锁相方法
CN109327048B (zh) 一种并网变流器鲁棒锁相***及方法
CN112202200B (zh) 一种快速相位跟踪补偿的控制方法和电路
CN109659983A (zh) 基于idft的软件锁相环实现方法及装置
CN116260457A (zh) 一种改进型正交信号发生器及新型强抗扰锁相环结构
Sridharan et al. An improved grid synchronization method of grid-interactive power converter system during distorted grid conditions
CN115912489A (zh) 一种适用于非理想电网的lms-sogi三相锁相环设计方法及***
CN113049880A (zh) 一种基于混合滤波单元的并网同步锁相环
CN113472346B (zh) 一种基于复合型滤波器的电网同步软件锁相环
CN116781068A (zh) 一种适用于复杂电网环境的电网同步软件锁相环
Guo et al. A new method of double fundamental frequency phase-locked loop based on two integrators
CN118174721A (zh) 一种基于双重新型广义积分滤波器的电网同步锁频环
Guo et al. Improved park inverse transform algorithm for positive and negative sequence separation of grid voltage under unbalanced grid conditions
CN114124085B (zh) 基于二阶滤波环节的多同步旋转坐标系锁相环的构造方法
CN112260310B (zh) 一种不平衡电网下基于能量算子的三相逆变器同步控制方法
Li et al. Grid Voltage Synchronization Method Based on Adaptive Filter in Weak Grid Condition
Li et al. Research on phase-locked loop of photo voltaic grid-connected inverter in weak grid
Guo et al. An Improved Phase Locked Loop Detection Method based on a Novel Dual Second-order Generalized Integrator under Unbalanced Grid Conditions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant