CN113346872A - 插值滤波电路、插值滤波器、控制方法、装置及存储介质 - Google Patents

Abstract

本申请实施例提供了一种插值滤波电路、插值滤波器、控制方法、装置及存储介质。该插值滤波电路，包括：数据预处理单元，用于根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；数据滤波单元，与数据预处理单元电连接，用于根据与插值处理模式相对应的滤波阶数，对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。本申请实施例能够根据不同的通信协议进行插值处理和滤波处理，从而达到不同的滤波效果，实现了多种协议模式下对于带外的最优抑制，同时优化了资源消耗和功耗，降低了设备成本。

Description

插值滤波电路、插值滤波器、控制方法、装置及存储介质

技术领域

本申请涉及数字滤波器技术领域，具体而言，本申请涉及一种插值滤波电路、插值滤波器、控制方法、装置及存储介质。

背景技术

数字滤波器的设计与实现在无线通信数字信号领域有着广泛的应用。因其具有成本小、灵活、稳定等优点，目前已经得到了广泛的运用，已经成为现代无线通信，特别是wifi***中经常使用的器件。

现有的数字滤波器在单一的通信协议下能够达到比较好的滤波器抑制效果。因此，在不同的通信协议下，就需要设计对应的多种不同的数字滤波器进行滤波处理，从而增大了的资源消耗和设备成本。

发明内容

本申请针对现有方式的缺点，提出一种插值滤波电路、插值滤波器、控制方法、装置及存储介质，用以解决现有技术存在的不同的通信协议需要匹配不同的数字滤波器进行滤波处理，而带来的增大了的资源消耗和设备成本的技术问题。

第一方面，本申请实施例提供一种插值滤波电路，包括：

数据预处理单元，用于根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；

数据滤波单元，与数据预处理单元电连接，用于根据与插值处理模式相对应的滤波阶数，对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一个可能的实现方式中，数据预处理单元包括插值处理模块和第一模式选择模块；

插值处理模块，包括至少两个插值处理子模块，用于根据插值处理子模块对应的插值处理模式对原始数据进行插值处理；插值处理是对原始数据的相邻的数据之间***L-1个***数据，形成预处理数据；L≥2，且L为整数；

第一模式选择模块，用于与各插值处理子模块均电连接，根据指定的通信协议与对应的插值处理子模块电连接。

在一个可能的实现方式中，至少两个插值处理子模块包括第一插值处理子模块和第二插值处理子模块；

第一插值处理子模块和第二插值处理子模块的第一端均用于接收原始数据；

第一插值处理子模块和第二插值处理子模块的第二端，分别与所第一模式选择模块的第一端、第二端电连接；

第一插值处理子模块，用于对原始数据的相邻的数据之间***L-1个第一***数据，使得数据传输速率提升L倍；第一***数据与前一个数据相同；

第二插值处理子模块，用于对原始数据的相邻的数据之间***L-1个第二***数据，使得数据传输速率提升L倍；第二***数据为预定数值。

在一个可能的实现方式中，第二插值处理子模块包括相位选择模块，用于确定对原始数据***预定数值的位置。

在一个可能的实现方式中，数据滤波单元包括多个依次电连接的延时寄存模块，第一个延时寄存模块与数据预处理单元电连接；

延时寄存模块，用于依次抽取预处理数据的部分数据。

在一个可能的实现方式中，数据滤波单元还包括多个乘法模块；

各乘法模块的第一输入端对应与一个延时寄存模块的输出端电连接，第二输入端用于接收对应的系数值，对应的系数值根据与乘法模块电连接的延时寄存模块确定。

在一个可能的实现方式中，数据滤波单元还包括多个加法模块和多个乘法模块；

第N个延时寄存模块的输出端和第M+1-N个延时寄存模块的输出端分别与一个加法模块的第一输入端、第二输入端电连接；延时寄存模块的数量为M，M≥2，N≥1，且M和N均为整数；

若第N个延时寄存模块和第M+1-N个延时寄存模块为同一个延时寄存模块，则将该延时寄存模块的输出端与一个乘法模块的第一输入端电连接，其余乘法模块的第一输入端对应与一个加法模块的输出端电连接；

乘法模块的第二输入端用于接收对应的系数值，对应的系数值根据与乘法模块电连接的延时寄存模块确定。

在一个可能的实现方式中，数据滤波单元还包括求和模块；

求和模块的输入端与各乘法模块的输出端电连接，用于将各乘法模块输出的数据相加，形成待处理数据。

在一个可能的实现方式中，数据滤波单元还包括饱和截位模块和第二模式选择模块；

饱和截位模块，包括至少两个饱和截位子模块，均与求和模块的输出端电连接，用于根据饱和截位子模块对应的饱和截位模式对待处理数据进行饱和截位处理，得到第一待发射信号；饱和截位处理用于根据设计的数据位宽对待处理数据进行数据截取；

第二模式选择模块，与各饱和截位子模块均电连接，用于根据指定的通信协议与对应的饱和截位子模块电连接，并将第一待发射信号输出。

第二方面，本申请实施例提供一种插值滤波器，包括控制单元和第一方面的插值滤波电路；

控制单元，与数据预处理单元和数据滤波单元均电连接，用于将原始数据和指定的通信协议向数据预处理单元输出，确定指定的通信协议对应的插值处理模式的滤波阶数，控制数据滤波单元根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一个可能的实现方式中，控制单元，与各延时寄存模块电连接，用于选择使用与滤波阶数对应的延时寄存模块，使得数据滤波单元对预处理数据进行滤波，得到与通信协议对应的第一待发射信号；数据滤波单元包括多个依次电连接的延时寄存模块，第一个延时寄存模块与数据预处理单元电连接。

在一个可能的实现方式中，控制单元，与数据滤波单元的各乘法模块电连接，用于向各乘法模块的第二输入端输出对应的系数值，对应的系数值根据与乘法模块电连接的延时寄存模块确定。

第三方面，本申请实施例提供一种信号发射***，包括：第二方面的插值滤波器、数模转化单元和天线；

数模转化单元，与插值滤波器电连接，用于将插值滤波器输出的第一待发射信号对应转换为模拟信号的第二待发射信号；第一待发射信号为数字信号；

天线，与数模转化单元电连接，用于发射第二待发射信号。

第四方面，本申请实施例提供一种插值滤波的控制方法，应用于如第一方面的插值滤波电路，包括：

将原始数据和指定的通信协议向数据预处理单元输出，使得数据预处理单元根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；

确定指定的通信协议对应的插值处理模式的滤波阶数；

控制数据滤波单元根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一个可能的实现方式中，控制数据滤波单元根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号，包括：

选择使用与滤波阶数对应的延时寄存模块，使得数据滤波单元对预处理数据进行滤波，得到与通信协议对应的第一待发射信号；数据滤波单元包括多个依次电连接的延时寄存模块，第一个延时寄存模块与数据预处理单元电连接。

在一个可能的实现方式中，控制数据滤波单元根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号，还包括：

向数据滤波单元的各乘法模块的第二输入端输出对应的系数值，使得乘法模块将从其第一输入端接收的数据与从其第二输入端接收的系数值相乘；对应的系数值根据与乘法模块电连接的延时寄存模块确定。

第五方面，本申请实施例提供一种插值滤波的控制装置，包括：

输出模块，用于将原始数据和指定的通信协议向数据预处理单元输出，使得数据预处理单元根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；

确定模块，用于确定指定的通信协议对应的插值处理模式的滤波阶数；

控制模块，用于控制数据滤波单元根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

第六方面，本申请实施例提供一种计算机可读存储介质，计算机存储介质用于存储计算机指令，当计算机指令在电子设备上运行时，实现如上述第四方面的插值滤波的控制方法。

本申请实施例提供的技术方案带来的有益技术效果包括：

本申请实施例的插值滤波电路的数据预处理单元能够根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据，可以灵活支持至少两种通信协议的数据预处理的切换；数据滤波单元再根据与插值处理模式相对应的滤波阶数，对预处理数据进行滤波，得到与通信协议对应的第一待发射信号，对应实现不同阶数滤波器的滤波。因此，本申请实施例能够根据不同的通信协议进行插值处理和滤波处理，从而达到不同的滤波效果，本申请实施例的插值滤波电路能够支持对至少两种通信协议信号的处理，实现了插值滤波电路的统一化或标准化，增强了统一的插值滤波电路的应用范围。而且本申请实施例的插值滤波电路在多种协议模式下对于带外的抑制的优化，同时降低了资源消耗和功耗，降低了设备成本。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种插值滤波电路的结构示意图；

图2为本申请实施例提供的另一种插值滤波电路的结构示意图；

图3为本申请实施例提供的又一种插值滤波电路的结构示意图；

图4为本申请实施例提供的再一种插值滤波电路的结构示意图；

图5为本申请实施例提供的一种插值滤波电路的进行插值处理和滤波处理的示意图；

图6为本申请实施例提供的一种插值滤波器的结构示意图；

图7为本申请实施例提供的一种信号发射***的结构示意图；

图8为本申请实施例提供的一种插值滤波的控制方法的流程图；

图9为本申请实施例提供的一种插值滤波的控制装置的结构示意图。

附图标记：

1-插值滤波器；

10-插值滤波电路；

100-数据预处理单元，110-插值处理模块，111-第一插值处理子模块，112-第二插值处理子模块，1121-相位选择模块，120-第一模式选择模块；

200-数据滤波单元，210-延时寄存模块，220-加法模块，230-乘法模块，240-求和模块，250-饱和截位模块，251-第一饱和截位子模块，252-第二饱和截位子模块，260-第二模式选择模块；

1000-信号发射***；

20-控制单元；

30-数模转化单元；

40-天线；

900-插值滤波的控制装置，910-输出模块，920-确定模块，930-控制模块。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本申请的发明人进行研究发现，目前wifi技术发展迅速，协议版本已经更新多代，通常最新的wifi器件也要支持老的协议版本，不同的协议对于数字处理链路需求不同，为了达到最好的抑制效果需要针对不同的通信协议，在数字信号处理链路中使用不同的滤波器。

目前的多模wifi实现技术中，对于插值滤波器通常是使用单一模式滤波器，其抑制能力在不同协议版本中很难达到最优，或者需要多个并行滤波器根据模式进行选择，这样就增加实现逻辑以及器件的成本和功耗。

本申请提供的一种插值滤波电路、插值滤波器、控制方法、装置及存储介质，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供一种插值滤波电路，参见图1所示，该插值滤波电路10包括：数据预处理单元100和数据滤波单元200。

数据预处理单元100用于根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据。

数据滤波单元200与数据预处理单元100电连接，用于根据与插值处理模式相对应的滤波阶数，对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

本申请实施例的插值滤波电路10能够根据不同的通信协议进行插值处理和滤波处理，灵活支持至少两种通信协议的数据预处理的切换，对应实现不同阶数滤波器的滤波，从而达到不同的滤波效果，实现了多种协议模式下对于带外的抑制的优化，同时降低了资源消耗和功耗，降低了设备成本。

本申请实施例的插值滤波电路10可以针对不同wifi协议选择使用插值处理模式的插值滤波实现电路结构，最大化的提高滤波器性能。

可选地，通信协议可以灵活支持11B、11G、11N等，可以根据不同的通信协议选择对应的插值处理模式，并可通过软件配置，实现不同阶数的滤波器器件，从而达到不同的滤波效果，实现了多种协议模式下对于带外的最优抑制，同时优化了资源消耗和功耗，降低了产品的成本。

在一些实施例中，参见图2所示，数据预处理单元100包括插值处理模块110和第一模式选择模块120。

插值处理模块110，包括至少两个插值处理子模块，用于根据插值处理子模块对应的插值处理模式对原始数据进行插值处理；插值处理是对原始数据的相邻的数据之间***L-1个***数据，形成预处理数据；L≥2，且L为整数。

第一模式选择模块120，用于与各插值处理子模块均电连接，根据指定的通信协议与对应的插值处理子模块电连接。

可选地，插值处理是在保持信号频谱内容不变的情况下提高信号采样率。插值处理的第一步是在每个有效的输入采样之间***L-1个采样点，从而把采样率提高L倍。为了匹配DAC器件，在数字链路上需要对信号进行上采样及成型滤波。本申请实施例的插值滤波电路10包含了上采样及成型滤波两部分。

在一些实施例中，参见图2所示，至少两个插值处理子模块包括第一插值处理子模块111和第二插值处理子模块112。

第一插值处理子模块111和第二插值处理子模块112的第一端均用于接收原始数据。

第一插值处理子模块111和第二插值处理子模块112的第二端，分别与所第一模式选择模块120的第一端、第二端电连接。

第一插值处理子模块111，用于对原始数据的相邻的数据之间***L-1个第一***数据，使得数据传输速率提升L倍；第一***数据与前一个数据相同。

第二插值处理子模块112，用于对原始数据的相邻的数据之间***L-1个第二***数据，使得数据传输速率提升L倍；第二***数据为预定数值。

可选地，预定数值可为0。

可选地，第一插值处理子模块111为插值处理模式为复制模式，第二插值处理子模块112的插值处理模式为插零模式。

本申请实施例以两倍插值为例，插零模式即在原始数据之间***数据0；复制模式则是把前一个原数据进行复制，再***到原数据后，提高了数据的采样率。信号x(t)的抽样间隔变成T/L(T为周期，L为插值倍数)，即抽样率变成Lfs(L为插值倍数，fs为频率)，插值后的数据再通过低通滤波器，滤除重复镜像。

在一些实施例中，参见图2所示，第二插值处理子模块112包括相位选择模块1121，用于确定对原始数据***预定数值的位置。

可选地，本申请实施例的插值滤波电路10可以实现在第二插值处理子模块112使用时，不同相位的选择切换，从而可以实现在相邻的数据之间***L-1个第一***数据。

在一些实施例中，参见图3所示，数据滤波单元200包括多个依次电连接的延时寄存模块210，第一个延时寄存模块210与数据预处理单元100电连接。

延时寄存模块210，用于依次抽取预处理数据的部分数据。

可选地，延时寄存模块210为寄存器。

本申请实施例的插值滤波电路10可以复用同一套延时寄存模块210，根据软件配置在不同通信协议的情况下，灵活选取对应的插值处理模式，可配置为不同阶数及不同相位的插值滤波器1的设计，提高灵活性的同时也节省了硬件资源及降低功耗。

在一些实施例中，参见图3所示，数据滤波单元200还包括多个乘法模块230。

各乘法模块230的第一输入端对应与一个延时寄存模块210的输出端电连接，第二输入端用于接收对应的系数值，对应的系数值根据与乘法模块230电连接的延时寄存模块210确定。

可选地，乘法模块230为乘法器，将第一输入端接受的数据与第二输入端接收的系数值相乘。

可选地，插值滤波电路10的延时寄存模块210的设计，所需的延时寄存模块210的使用个数取决于复制模式和插零模式下插值滤波器1的最高阶数，按照最高所需阶数高的插值滤波器1的模型进行设计，滤波器系数可配，软件通过配置滤波器系数来控制滤波器最终设计。比如在复制模式下滤波器是10阶，则系数全部使用，配置系数值为：coeff1、coeff2、……、coeff6、……、coeff10、coeff11。在插零模式下滤波器为8阶，不使用全部系数，无用系数值配置为0，配置系数值为：0、coeff2、……、coeff6、……、coeff10、0。

本申请的发明人进一步研究发现，复制模式和插零模式的滤波器系数均为对称设计，所以在实现时采取先对延时寄存模块210求和，再做乘法的操作，可以节省n/2个乘法模块230的使用。

基于上述分析，在一些实施例中，参见图4所示，数据滤波单元200还包括多个加法模块220和多个乘法模块230。

第N个延时寄存模块210的输出端和第M+1-N个延时寄存模块210的输出端分别与一个加法模块220的第一输入端、第二输入端电连接；延时寄存模块210的数量为M，M≥2，N≥1，且M和N均为整数。

若第N个延时寄存模块210和第M+1-N个延时寄存模块210为同一个延时寄存模块210，则将该延时寄存模块210的输出端与一个乘法模块230的第一输入端电连接，其余乘法模块230的第一输入端对应与一个加法模块220的输出端电连接。

乘法模块230的第二输入端用于接收对应的系数值，对应的系数值根据与乘法模块230电连接的延时寄存模块210确定。

在一些实施例中，参见图3和图4所示，数据滤波单元200还包括求和模块240。

求和模块240的输入端与各乘法模块230的输出端电连接，用于将各乘法模块230输出的数据相加，形成待处理数据。

可选地，作为一种示例参见图5所示，采用附图4所示的数据滤波单元200的结构在延时寄存模块210选用寄存器reg，有11个寄存器，分别为reg1至reg11，复制模式和插零模式的滤波器系数均为对称设计，可以对两个寄存器reg相加后乘以系数值，c1至c6分别表示coeff1、coeff2、coeff3、coeff4、coeff5和coeff6，计算公式如下：(reg1+reg11)*c1+(reg2+reg10)*c2+(reg3+reg9)*c3+(reg4+reg8)*c4+(reg5+reg7)*c5+reg6*c6。

在一些实施例中，参见图3和图4所示，数据滤波单元200还包括饱和截位模块250和第二模式选择模块260。

饱和截位模块250，包括至少两个饱和截位子模块，均与求和模块240的输出端电连接，用于根据饱和截位子模块对应的饱和截位模式对待处理数据进行饱和截位处理，得到第一待发射信号；饱和截位处理用于根据设计的数据位宽对待处理数据进行数据截取。

第二模式选择模块260，与各饱和截位子模块均电连接，用于根据指定的通信协议与对应的饱和截位子模块电连接，并将第一待发射信号输出。

可选地，参见图3和图4所示，至少两个饱和截位子模块包括第一饱和截位子模块251和第二饱和截位子模块252。

第一饱和截位子模块251对应第二插值处理子模块112，采用插零模式，第二饱和截位子模块252对应第一插值处理子模块111采用复制模式。

可选地，作为一种示例，参见图5所示，饱和截位0对应第一饱和截位子模块251，饱和截位1对应第二饱和截位子模块252。由于插零模式和复制模式最后得到的数据位宽是不一样的，截位截不同的bit(比特)位数，这个根据实际的数据位宽来定的，就是选择截不同的位数，比如饱和截位0模式为截低3bit，饱和截位1模式为截低4bit。

可选地，作为一种示例，参见图5所示，data_in为原始数据，mode_sel为通信协议，多路复用器MUX1为第一模式选择模块120，多路复用器MUX2第二模式选择模块260，SUM为求和模块240。原始数据进入插值滤波电路10后，可以在2X时钟处理下进行插零模式或者复制模式的插值处理，当***两个数据时，数据速率提升至之前两倍。

可选地，参见图5所示，插零模式存在相位选取的问题，数据在相位phase_cnt计数器的控制下，由软件配置选取所需的相位，输出到延时寄存模块210中。

可选地，参见图5所示，插零模式和复制模式经过MUX1选择后进入延时寄存模块210，MUX1和MUX2的控制信号由wifi协议mode_sel模式控制。

可选地，参见图5所示，求和模块240完成求和操作后的数据，在输出前需进行饱和截位，同样，按照协议模式的不同，选择使用不同的饱和截位方式。完成饱和截位操作后经过MUX2输出至下一级处理模块。

可选地，11B协议下选择插零模式，其余通信协议模式下选择复制模式。

可选地，本申请实施例通过仿真实验，在11B协议下，使用插零模式，插值滤波电路10的滚降性能更好。

基于同一发明构思，本申请实施例提供一种插值滤波器，参见图6所示，该插值滤波器1包括：控制单元20和本申请任一实施例的插值滤波电路10。

控制单元20，与数据预处理单元100和数据滤波单元200均电连接，用于将原始数据和指定的通信协议向数据预处理单元100输出，确定指定的通信协议对应的插值处理模式的滤波阶数，控制数据滤波单元200根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一些实施例中，控制单元20与各延时寄存模块210电连接，用于选择使用与滤波阶数对应的延时寄存模块210，使得数据滤波单元200对预处理数据进行滤波，得到与通信协议对应的第一待发射信号；数据滤波单元200包括多个依次电连接的延时寄存模块210，第一个延时寄存模块210与数据预处理单元100电连接。

可选地，控制单元20通过配置滤波器系数来控制滤波器最终设计。比如在复制模式下滤波器是10阶，则系数全部使用，配置系数值为：coeff1、coeff2、……、coeff6、……、coeff10、coeff11。在插零模式下滤波器为8阶，不使用全部系数，无用系数值配置为0，配置系数值为：0、coeff2、……、coeff6、……、coeff10、0。

在一些实施例中，控制单元20，与数据滤波单元200的各乘法模块230电连接，用于向各乘法模块230的第二输入端输出对应的系数值，对应的系数值根据与乘法模块230电连接的延时寄存模块210确定。

可选地，参见图5所示，控制单元20控制coeff1、coeff2、coeff3、coeff4、coeff5和coeff6对应输入乘法模块230，coeff1、coeff2、coeff3、coeff4、coeff5和coeff6分别与乘法模块230通过加法模块220对应电连接的延时寄存模块210相匹配。

本申请的发明人进一步研究发现，数字滤波器的设计与实现在无线通信数字信号领域有着广泛的应用。由于其具有成本小、灵活、稳定等优点，已经得到了广泛的运用，成为现代无线通信，特别是wifi***中经常使用的器件。

可选地，插值滤波器1为数字滤波器。

基于同一发明构思，本申请实施例提供一种信号发射***，参见图7所示，该信号发射***1000包括：本申请任一实施例的插值滤波器1、数模转化单元30和天线40；

数模转化单元30，与插值滤波器1电连接，用于将插值滤波器1输出的第一待发射信号对应转换为模拟信号的第二待发射信号；第一待发射信号为数字信号；

天线40，与数模转化单元30电连接，用于发射第二待发射信号。

基于同一发明构思，本申请实施例提供一种插值滤波的控制方法，应用于本申请任一实施例的插值滤波电路10，参见图8所示，该插值滤波的控制方法包括：步骤S801至步骤S804。

S801、将原始数据和指定的通信协议向数据预处理单元100输出，使得数据预处理单元100根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据。

可选地，控制单元20将原始数据和指定的通信协议向数据预处理单元100输出，使得数据预处理单元100根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据。

可选地，插值处理模式包括插零模式和复制模式。

数据预处理单元100根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据，包括：

若指定的通信协议是第一通信协议，数据预处理单元100选择插零模式，对原始数据进行插值处理，得到预处理数据；

若指定的通信协议不是第一通信协议，数据预处理单元100选择复制模式，对原始数据进行插值处理，得到预处理数据。

可选地，若指定的通信协议是11B协议，数据预处理单元100选择插零模式，对原始数据进行插值处理，得到预处理数据；

若指定的通信协议不是11B协议，数据预处理单元100选择复制模式，对原始数据进行插值处理，得到预处理数据。

S802、确定指定的通信协议对应的插值处理模式的滤波阶数。

可选地，控制单元20确定指定的通信协议对应的插值处理模式的滤波阶数。

可选地，控制单元20根据与第一模式选择模块120电连接的插值处理模块110确定指定的通信协议对应的插值处理模式。

可选地，确定指定的通信协议对应的插值处理模式的滤波阶数，包括：

若插值处理模式为插零模式，则滤波阶数为8阶；

若插值处理模式为复制模式，则滤波阶数为10阶。

S803、控制数据滤波单元200根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一些实施例中，控制数据滤波单元200根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号，包括：

选择使用与滤波阶数对应的延时寄存模块210，使得数据滤波单元200对预处理数据进行滤波，得到与通信协议对应的第一待发射信号；数据滤波单元200包括多个依次电连接的延时寄存模块210，第一个延时寄存模块210与数据预处理单元100电连接。

可选地，控制单元20选择使用与滤波阶数对应的延时寄存模块210，使得数据滤波单元200对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

在一些实施例中，控制数据滤波单元200根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号，还包括：

向数据滤波单元200的各乘法模块230的第二输入端输出对应的系数值，使得乘法模块230将从其第一输入端接收的数据与从其第二输入端接收的系数值相乘；对应的系数值根据与乘法模块230电连接的延时寄存模块210确定。

可选地，控制单元20向数据滤波单元200的各乘法模块230的第二输入端输出对应的系数值，使得乘法模块230将从其第一输入端接收的数据与从其第二输入端接收的系数值相乘。

基于同一发明构思，本申请实施例提供一种插值滤波的控制装置，参见图9所示，该插值滤波的控制装置900包括：

输出模块910用于将原始数据和指定的通信协议向数据预处理单元100输出，使得数据预处理单元100根据通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据。

确定模块920用于确定指定的通信协议对应的插值处理模式的滤波阶数。

控制模块930用于控制数据滤波单元200根据滤波阶数对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。

可选地，控制模块930还用于选择使用与滤波阶数对应的延时寄存模块210，使得数据滤波单元200对预处理数据进行滤波，得到与通信协议对应的第一待发射信号；数据滤波单元200包括多个依次电连接的延时寄存模块210，第一个延时寄存模块210与数据预处理单元100电连接。

可选地，控制模块930还用于向数据滤波单元200的各乘法模块230的第二输入端输出对应的系数值，使得乘法模块230将从其第一输入端接收的数据与从其第二输入端接收的系数值相乘；对应的系数值根据与乘法模块230电连接的延时寄存模块210确定。

基于同一发明构思，本申请实施例提供一种计算机可读存储介质，计算机存储介质用于存储计算机指令，当计算机指令在电子设备上运行时，实现如上述本申请任一实施例的插值滤波的控制方法。

本申请实施例的计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该电子设备执行时，使得该电子设备：接收包括至少两个网际协议地址的节点评价请求；从至少两个网际协议地址中，选取网际协议地址；返回选取出的网际协议地址；其中，接收到的网际协议地址指示内容分发网络中的边缘节点。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请实施例的操作的计算机程序代码，上述程序设计语言包括但不限于面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

应用本申请实施例，至少能够实现如下有益效果：

(1)本申请实施例的插值滤波电路10能够根据不同的通信协议进行插值处理和滤波处理，灵活支持至少两种通信协议的数据预处理的切换，对应实现不同阶数滤波器的滤波，从而达到不同的滤波效果，实现了多种协议模式下对于带外的最优抑制，同时优化了资源消耗和功耗，降低了设备成本。

(2)本申请实施例使用的通信协议可以灵活支持11B、11G、11N等，可以根据不同的通信协议选择对应的插值处理模式，并可通过软件配置，实现不同阶数的滤波器器件，从而达到不同的滤波效果，实现了多种协议模式下对于带外的最优抑制，同时优化了资源消耗和功耗，降低了产品的成本。

(3)本申请实施例的插值滤波电路10可以复用同一套延时寄存模块210，根据软件配置在不同通信协议的情况下，灵活选取对应的插值处理模式，可配置为不同阶数及不同相位的插值滤波器1的设计，提高灵活性的同时也节省了硬件资源及降低功耗。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (18)

1.一种插值滤波电路，其特征在于，包括：

数据预处理单元，用于根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；

数据滤波单元，与所述数据预处理单元电连接，用于根据与所述插值处理模式相对应的滤波阶数，对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号。

2.根据权利要求1所述的插值滤波电路，其特征在于，所述数据预处理单元包括插值处理模块和第一模式选择模块；

所述插值处理模块，包括至少两个插值处理子模块，用于根据所述插值处理子模块对应的插值处理模式对所述原始数据进行插值处理；所述插值处理是对所述原始数据的相邻的数据之间***L-1个***数据，形成预处理数据；L≥2，且L为整数；

所述第一模式选择模块，用于与各所述插值处理子模块均电连接，根据指定的通信协议与对应的所述插值处理子模块电连接。

3.根据权利要求2所述的插值滤波电路，其特征在于，至少两个插值处理子模块包括第一插值处理子模块和第二插值处理子模块；

所述第一插值处理子模块和第二插值处理子模块的第一端均用于接收所述原始数据；

所述第一插值处理子模块和第二插值处理子模块的第二端，分别与所所述第一模式选择模块的第一端、第二端电连接；

所述第一插值处理子模块，用于对所述原始数据的相邻的数据之间***L-1个第一***数据，使得数据传输速率提升L倍；所述第一***数据与前一个数据相同；

所述第二插值处理子模块，用于对所述原始数据的相邻的数据之间***L-1个第二***数据，使得数据传输速率提升L倍；所述第二***数据为预定数值。

4.根据权利要求3所述的插值滤波电路，其特征在于，第二插值处理子模块包括相位选择模块，用于确定对所述原始数据***预定数值的位置。

5.根据权利要求1所述的插值滤波电路，其特征在于，所述数据滤波单元包括多个依次电连接的延时寄存模块，第一个所述延时寄存模块与所述数据预处理单元电连接；

所述延时寄存模块，用于依次抽取所述预处理数据的部分数据。

6.根据权利要求5所述的插值滤波电路，其特征在于，所述数据滤波单元还包括多个乘法模块；

各所述乘法模块的第一输入端对应与一个所述延时寄存模块的输出端电连接，第二输入端用于接收对应的系数值，所述对应的系数值根据与所述乘法模块电连接的所述延时寄存模块确定。

7.根据权利要求5所述的插值滤波电路，其特征在于，所述数据滤波单元还包括多个加法模块和多个乘法模块；

第N个所述延时寄存模块的输出端和第M+1-N个延时寄存模块的输出端分别与一个所述加法模块的第一输入端、第二输入端电连接；所述延时寄存模块的数量为M，M≥2，N≥1，且M和N均为整数；

若第N个所述延时寄存模块和第M+1-N个延时寄存模块为同一个延时寄存模块，则将该所述延时寄存模块的输出端与一个所述乘法模块的第一输入端电连接，其余所述乘法模块的第一输入端对应与一个所述加法模块的输出端电连接；

所述乘法模块的第二输入端用于接收对应的系数值，所述对应的系数值根据与所述乘法模块电连接的所述延时寄存模块确定。

8.根据权利要求6或7所述的插值滤波电路，其特征在于，所述数据滤波单元还包括求和模块；

所述求和模块的输入端与各所述乘法模块的输出端电连接，用于将各所述乘法模块输出的数据相加，形成待处理数据。

9.根据权利要求8所述的插值滤波电路，其特征在于，所述数据滤波单元还包括饱和截位模块和第二模式选择模块；

所述饱和截位模块，包括至少两个饱和截位子模块，均与所述求和模块的输出端电连接，用于根据所述饱和截位子模块对应的饱和截位模式对所述待处理数据进行饱和截位处理，得到所述第一待发射信号；所述饱和截位处理用于根据设计的数据位宽对所述待处理数据进行数据截取；

所述第二模式选择模块，与各所述饱和截位子模块均电连接，用于根据指定的通信协议与对应的所述饱和截位子模块电连接，并将所述第一待发射信号输出。

10.一种插值滤波器，其特征在于，包括：控制单元和如权利要求1至9中任一项所述的插值滤波电路；

所述控制单元，与所述数据预处理单元和所述数据滤波单元均电连接，用于将所述原始数据和指定的所述通信协议向所述数据预处理单元输出，确定指定的通信协议对应的插值处理模式的滤波阶数，控制所述数据滤波单元根据所述滤波阶数对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号。

11.根据权利要求10所述的插值滤波器，其特征在于，所述控制单元，与各延时寄存模块电连接，用于选择使用与所述滤波阶数对应的延时寄存模块，使得所述数据滤波单元对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号；所述数据滤波单元包括多个依次电连接的延时寄存模块，第一个所述延时寄存模块与所述数据预处理单元电连接。

12.根据权利要求11所述的插值滤波器，其特征在于，所述控制单元，与所述数据滤波单元的各乘法模块电连接，用于向各所述乘法模块的第二输入端输出对应的系数值，所述对应的系数值根据与所述乘法模块电连接的所述延时寄存模块确定。

13.一种信号发射***，其特征在于，包括：如权利要求10-12中任一项所述的插值滤波器、数模转化单元和天线；

所述数模转化单元，与所述插值滤波器电连接，用于将所述插值滤波器输出的第一待发射信号对应转换为模拟信号的第二待发射信号；所述第一待发射信号为数字信号；

所述天线，与所述数模转化单元电连接，用于发射所述第二待发射信号。

14.一种插值滤波的控制方法，应用于如权利要求1-9中任一项所述的插值滤波电路，其特征在于，包括：

将所述原始数据和指定的所述通信协议向所述数据预处理单元输出，使得所述数据预处理单元根据所述通信协议对应的插值处理模式，对所述原始数据进行插值处理，得到预处理数据；

确定指定的所述通信协议对应的插值处理模式的滤波阶数；

控制数据滤波单元根据所述滤波阶数对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号。

15.根据权利要求14所述的插值滤波的控制方法，其特征在于，所述控制数据滤波单元根据所述滤波阶数对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号，包括：

选择使用与所述滤波阶数对应的延时寄存模块，使得所述数据滤波单元对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号；所述数据滤波单元包括多个依次电连接的延时寄存模块，第一个所述延时寄存模块与所述数据预处理单元电连接。

16.根据权利要求15所述的插值滤波的控制方法，其特征在于，所述控制数据滤波单元根据所述滤波阶数对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号，还包括：

向所述数据滤波单元的各乘法模块的第二输入端输出对应的系数值，使得所述乘法模块将从其第一输入端接收的数据与从其第二输入端接收的系数值相乘；所述对应的系数值根据与所述乘法模块电连接的所述延时寄存模块确定。

17.一种插值滤波的控制装置，其特征在于，包括：

输出模块，用于将所述原始数据和指定的所述通信协议向所述数据预处理单元输出，使得所述数据预处理单元根据所述通信协议对应的插值处理模式，对所述原始数据进行插值处理，得到预处理数据；

确定模块，用于确定指定的所述通信协议对应的插值处理模式的滤波阶数；

控制模块，用于控制数据滤波单元根据所述滤波阶数对所述预处理数据进行滤波，得到与所述通信协议对应的第一待发射信号。

18.一种计算机可读存储介质，其特征在于，所述计算机存储介质用于存储计算机指令，当所述计算机指令在电子设备上运行时，实现如上述权利要求14至16中任一项所述的插值滤波的控制方法。

Images