CN113346011A - 存储器装置、集成芯片及其形成方法 - Google Patents

存储器装置、集成芯片及其形成方法 Download PDF

Info

Publication number
CN113346011A
CN113346011A CN202011221691.XA CN202011221691A CN113346011A CN 113346011 A CN113346011 A CN 113346011A CN 202011221691 A CN202011221691 A CN 202011221691A CN 113346011 A CN113346011 A CN 113346011A
Authority
CN
China
Prior art keywords
layer
diffusion barrier
data storage
top electrode
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011221691.XA
Other languages
English (en)
Inventor
钟嘉文
蔡正原
金海光
潘兴强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113346011A publication Critical patent/CN113346011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一些实施例涉及一种存储器装置。所述存储器装置包括上覆在衬底之上的底部电极。数据存储层上覆在底部电极之上。顶部电极上覆在数据存储层之上。在数据存储层内可选择性地形成导电桥，以将底部电极耦合到顶部电极。扩散阻挡层设置在数据存储层与顶部电极之间。

Description

存储器装置、集成芯片及其形成方法
技术领域
本发明实施例是涉及存储器装置、集成芯片及其形成方法。
背景技术
许多现代电子装置包含电子存储器。电子存储器可为易失性存储器(volatilememory)或非易失性存储器(non-volatile memory)。非易失性存储器能够在没有电力的情况下保留其所存储的数据，而易失性存储器在断电时会丢失其所存储的数据。可编程金属化单元(programmable metallization cell，PMC)随机存取存储器(random accessmemory，RAM)(其也可被称为导电桥接RAM(conductive bridging RAM，CBRAM)、纳米桥或电解存储器)因优于当前电子存储器的优点而作为下一代非易失性电子存储器的一个有希望的候选者。与当前非易失性存储器(例如，闪速随机存取存储器)相比，PMCRAM通常具有更好的性能及可靠性。与当前易失性存储器(例如，动态随机存取存储器(dynamic random-access memory，DRAM)及静态随机存取存储器(static random-access memory，SRAM))相比，PMCRAM通常具有更好的性能及密度且具有更低的功耗。
发明内容
在各种实施例中，本申请提供一种存储器装置，所述存储器装置包括衬底；底部电极，上覆在衬底之上；数据存储层，上覆在底部电极之上；顶部电极，上覆在数据存储层之上，其中在数据存储层内能够选择性地形成导电桥，以将底部电极耦合到顶部电极；以及扩散阻挡层，设置在数据存储层与顶部电极之间。
在各种实施例中，本申请提供一种集成芯片，所述集成芯片包括衬底；底部电极通孔，上覆在衬底之上；以及可编程金属化单元，上覆在底部电极通孔之上，其中可编程金属化单元包括顶部电极、数据存储层、活性金属层及扩散阻挡层，其中顶部电极包含扩散性物质，其中顶部电极对氧的反应性比活性金属层低，其中活性金属层设置在顶部电极与数据存储层之间，且其中扩散阻挡层下伏在顶部电极之下并被配置成防止扩散性物质扩散到数据存储层。
在各种实施例中，本申请提供一种形成存储器装置的方法，所述方法包括：在衬底之上形成下部导电线；在下部导电线之上形成底部电极通孔；在所述底部电极通孔之上形成存储单元层堆叠，其中所述存储单元层堆叠包括底部电极、数据存储层、扩散阻挡层及顶部电极，其中扩散阻挡层设置在数据存储层与顶部电极之间，其中顶部电极包含扩散性物质，且其中扩散阻挡层被配置成阻挡扩散性物质的扩散；以及将存储单元层堆叠图案化，由此界定可编程金属化单元。
附图说明
结合附图阅读以下详细说明会最好地理解本公开的各个方面。注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1示出具有可编程金属化单元的存储器装置的一些实施例的剖视图，所述可编程金属化单元包括上覆在数据存储层之上的扩散阻挡层。
图2示出具有可编程金属化单元的存储器装置的一些实施例的剖视图，所述可编程金属化单元包括上覆在活性金属层之上的扩散阻挡层。
图3示出具有可编程金属化单元的存储器装置的一些实施例的剖视图，所述可编程金属化单元包括第一扩散阻挡层及第二扩散阻挡层。
图4示出包括上覆在活性金属层之上的扩散阻挡层的存储单元的一些实施例的剖视图。
图5示出具有包括扩散阻挡层的可编程金属化单元的集成芯片的一些实施例的剖视图，其中可编程金属化单元设置在内连线结构内。
图6示出由图5中的线指示的图5所示集成芯片的一些替代实施例的俯视图。
图7到图12示出形成存储器装置的方法的一些实施例的剖视图，所述存储器装置具有包括扩散阻挡层的可编程金属化单元。
图13示出包括形成存储器装置的方法的一些实施例的流程图格式的方法，所述存储器装置具有包括扩散阻挡层的可编程金属化单元。
具体实施方式
本公开提供用于实施本公开内容的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征、进而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
可编程金属化单元一般包括布置在顶部电极与底部电极之间的数据存储层。活性金属层可设置在数据存储层与顶部电极之间。在置位操作期间，在顶部电极与底部电极两端施加置位电压，使得在数据存储层内形成导电桥(例如，导致低电阻状态)。在施加置位电压时，离子可从活性金属层行进到数据存储层，从而在数据存储层内形成导电桥。在复位操作期间，在顶部电极与底部电极两端施加复位电压，使得导电桥可至少部分地从数据存储层移除(例如，导致高电阻状态)。在施加复位电压时，离子可从数据存储层行进到活性金属层，从而至少部分地溶解数据存储层内的导电桥。
顶部电极可为或可包含扩散性物质，例如钛、钽、前述物质的氮化物等。在可编程金属化单元的操作之前(即，在施加置位电压和/或复位电压之前)，可对可编程金属化单元执行烘烤工艺，以验证可编程金属化单元在高温(例如，约400摄氏度)下的数据保持。烘烤工艺的高温可导致例如造成扩散性物质从顶部电极扩散到活性金属层和/或数据存储层等问题。在执行烘烤工艺之后，可对可编程金属化单元执行置位和/或复位操作。在置位操作期间，扩散性物质可与来自活性金属层的离子对准，以在数据存储层内形成导电桥。然而，在一些实施例中，复位电压可能无法从数据存储层移除扩散性物质，因而在施加复位电压之后，导电桥的至少一部分可保留在数据存储层内。因此，可编程金属化单元可能无法在高电阻状态与低电阻状态之间切换。此外，扩散性物质在数据存储层内积聚可有效地减小数据存储层的有效厚度，从而减小可编程金属化单元的击穿电压和/或造成不期望的向高电阻状态的切换。此外，由于导电桥的形成和/或移除，高热量可能在数据存储层与顶部电极之间聚积。高热量可进一步增加扩散性物质向数据存储层中的扩散，从而进一步降低可编程金属化单元的性能和/或耐久性。
本公开的一些实施例涉及一种可编程金属化单元，所述可编程金属化单元包括设置在数据存储层与顶部电极之间的扩散阻挡层。数据存储层设置在顶部电极与底部电极之间。活性金属层设置在顶部电极与数据存储层之间。顶部电极及底部电极各自对氧的反应性比活性金属层低。顶部电极可包含扩散性物质(例如，钛、钽、前述物质的氮化物等)。扩散阻挡层被配置成防止和/或阻挡扩散性物质从顶部电极和/或活性金属层扩散到数据存储层中。因此，扩散阻挡层会减轻和/或消除扩散性物质在数据存储层中的积聚，使得复位电压可溶解数据存储层内的导电桥。这又会增加可编程金属化单元的性能、耐久性和/或可靠性。
图1示出具有可编程金属化单元140的存储器装置100的一些实施例的剖视图，可编程金属化单元140包括上覆在数据存储层130之上的扩散阻挡层132。可编程金属化单元140例如可为阳离子型电阻随机存取存储器(resistive random-access memory，RRAM)单元或一些其他合适类型的RRAM单元。注意，阳离子型RRAM单元可例如被称为可编程金属化单元(PMC)或导电桥接随机存取存储器(CBRAM)单元。
存储器装置100包括衬底102及上覆在衬底102之上的可编程金属化单元140。内连线介电结构118上覆在衬底102之上。下部导通孔114设置在内连线介电结构118内并上覆在衬底102之上。在一些实施例中，半导体装置104可设置在衬底102内和/或衬底102之上。在一些实施例中，半导体装置104可例如被配置为晶体管。在此种实施例中，半导体装置104包括源极/漏极区106、栅极介电层108、栅电极110及侧壁间隔件结构112。在一些实施例中，下部导通孔114上覆在半导体装置104的源极/漏极区106之上。
下部导电线116设置在内连线介电结构118内并上覆在下部导通孔114之上，使得下部导电线116电耦合到半导体装置104。介电结构120沿着下部导电线116的上表面设置。介电结构120包括下部介电层120a及上部介电层120b。可编程金属化单元140设置在内连线介电结构118内并上覆在底部电极通孔122之上。底部电极通孔122可包括导电衬层124及导电结构126，其中导电衬层124横向围绕导电结构126。在一些实施例中，可编程金属化单元140包括底部电极128、数据存储层130、扩散阻挡层132、活性金属层134及顶部电极136。上部导通孔142上覆在顶部电极136之上，且上部导电线144上覆在上部导通孔142之上。在一些实施例中，活性金属层134可被配置为离子贮存层(ion reservoir layer)。
在可编程金属化单元140的操作期间，可在数据存储层130的区131内反复形成及溶解导电桥，以使可编程金属化单元140在低电阻状态与高电阻状态之间改变。在形成导电桥时，在顶部电极136与底部电极128之间施加置位电压。置位电压可引起活性金属层134的氧化并形成金属阳离子。此外，由置位电压形成的电场使金属阳离子迁移到数据存储层130并还原到区131内的导电桥中。在溶解或移除导电桥时，在顶部电极136与底部电极128之间施加复位电压。复位电压可引起导电桥的氧化并形成金属阳离子。此外，由复位电压形成的电场使金属阳离子迁移到活性金属层134并还原到活性金属层134中。
顶部电极136及底部电极128以及活性金属层134是导电的。然而，与顶部电极136及底部电极128相比，活性金属层134具有电化学活性。因此，顶部电极136及底部电极128与氧的反应性比活性金属层134低，且顶部电极136及底部电极128依赖于比活性金属层134更多的能量来氧化。例如，顶部电极136及底部电极128可依赖于5电子伏特(electron volt，eV)或大于5电子伏特来氧化，而活性金属层134可依赖于3eV或小于3eV来氧化。然而，其他eV值也是适合的。顶部电极136和/或底部电极128例如可为或可包含钛、钽、氮化钛、氮化钽、一些其他合适的材料或前述材料的任何组合。
数据存储层130可为用于由活性金属层134的氧化产生的金属阳离子的固体电解质。例如，在活性金属层134是或包含铝的情况下，数据存储层130可为用于铝阳离子的固体电解质。在一些实施例中，数据存储层130是或包含氧化硅(例如，SiO2)、氧化铪(例如，HfO2)、氮化硅(例如，SiNx)、氧化铝(例如，Al2O3)、氧化锆(例如，ZrO2)、氧化钽(例如，TaOx)、氧化钛(例如，TiOx)、氮化铝、一些其他合适的电介质或前述物质的任何组合。此外，在一些实施例中，数据存储层130是或包含锗硫(例如，GeS)、锗硒(例如，GeSe)、锗碲(例如，GeTe)、金属氧化物、非晶硅、一些其他合适的电解质或前述物质的任何组合。
在一些实施例中，顶部电极136可为或可包含扩散性物质(例如，钛、钽、前述物质的金属氮化物等)。在再一些实施例中，扩散阻挡层132例如可为或可包含钌、铱、钨、一些其他合适的扩散阻挡材料等。在一些实施例中，扩散阻挡层132可为或可包含单一材料(例如，钌、铱或钨)，使得扩散阻挡层132是单一材料的连续层。在一些实施例中，扩散阻挡层132是导电的和/或被配置成阻挡或以其他方式减缓扩散性物质扩散到数据存储层130和/或活性金属层134。在一些实施例中，扩散阻挡层132包含低扩散率材料(例如，钌、铱或钨)，所述低扩散率材料阻挡或以其他方式减缓扩散性物质的扩散。例如，由于扩散阻挡层132包括低扩散率材料的单一连续层，因此其可具有比顶部电极136的晶粒大小小的晶粒大小，使得扩散性物质可不穿过扩散阻挡层132的晶粒边界行进到数据存储层130。在再一些实施例中，扩散阻挡层132可不包括晶粒边界(例如，扩散阻挡层132可具有非晶结构)，从而增加顶部电极136的扩散性物质的扩散路径复杂性。作为另一选择，在一些实施例中，扩散阻挡层132具有单晶结构，且顶部电极136的金属晶粒是等轴晶粒，从而增加扩散性物质的扩散路径复杂性。因此，扩散阻挡层132会增加扩散性物质的扩散路径复杂性，从而阻挡或减缓扩散性物质从顶部电极136扩散到数据存储层130。
在一些实施例中，顶部电极136可具有低扩散活化温度(例如，低于约400摄氏度)。扩散活化温度可为其中来自结构和/或层的原子可从所述结构和/或层扩散到另一结构的温度。在再一些实施例中，扩散阻挡层132可具有高扩散活化温度(例如，高于约400摄氏度)。在一些实施例中，在制作可编程金属化单元140之后，可对可编程金属化单元140执行烘烤工艺，以验证可编程金属化单元140在高温(例如，约400摄氏度)下的数据保持。在一些实施例中，高温高于低扩散活化温度。然而，由于高扩散活化温度，在烘烤工艺期间，来自扩散阻挡层132的原子可不扩散出扩散阻挡层。此外，扩散阻挡层132可防止或减轻在烘烤工艺期间扩散性物质从顶部电极136扩散到数据存储层130。通过防止扩散性物质的扩散，扩散阻挡层132会增加可编程金属化单元140的离散数据状态，并增加可对可编程金属化单元140执行的置位和/或复位操作的数量。因此，扩散阻挡层132提高可编程金属化单元140的性能、耐久性及可靠性。
在再一些实施例中，底部电极128可包含与顶部电极136不同的材料。例如，底部电极128可为或可包含扩散阻挡层132的相同材料，使得底部电极128被配置成防止扩散性物质扩散到数据存储层130。在一些实施例中，扩散阻挡层132和/或活性金属层134可各自实质上不含扩散性物质。在进一步的实施例中，扩散阻挡层132和/或活性金属层134内的扩散性物质(例如，钛、钽和/或氮)的原子百分比可为约0％、小于1％、小于3％或小于约5％，使得扩散阻挡层132和/或活性金属层134可各自实质上不含扩散性物质。
图2示出根据图1的存储器装置100的一些替代实施例的存储器装置200的一些实施例的剖视图。
在一些实施例中，扩散阻挡层132设置在活性金属层134与顶部电极136之间。扩散阻挡层132被配置成防止和/或减轻扩散性物质从顶部电极136扩散到活性金属层134和/或数据存储层130。在进一步的实施例中，扩散阻挡层132的底表面直接接触活性金属层134的顶表面，且扩散阻挡层132的顶表面直接接触顶部电极136的底表面。
介电结构120围绕可编程金属化单元140与下部导电线116之间的底部电极通孔122。在一些实施例中，介电结构120是包括下部介电层120a及上覆在下部介电层120a之上的上部介电层120b的多层膜。下部介电层120a与上部介电层120b是不同的材料。在一些实施例中，下部介电层120a例如可为或可包含碳化硅、碳氧化硅或另一种合适的介电材料。在进一步的实施例中，上部介电层120b例如可为或可包含氧化硅(例如，SiO2)、氮化硅或另一种合适的介电材料。在替代实施例中，介电结构120是单层。
图3示出根据图1的存储器装置100的一些替代实施例的存储器装置300的一些实施例的剖视图。
存储器装置300包括设置在数据存储层130与活性金属层134之间的扩散阻挡层132、以及设置在活性金属层134与顶部电极136之间的上部扩散阻挡层302。在一些实施例中，上部扩散阻挡层302例如可为或可包含钌、钨、铱等，和/或上部扩散阻挡层302被配置为扩散阻挡层132。在一些实施例中，上部扩散阻挡层302被配置成防止扩散性物质(例如，钛、钽、氮)从顶部电极136扩散到活性金属层134。在再一些实施例中，上部扩散阻挡层302包含与扩散阻挡层132相同的材料。因此，上部扩散阻挡层302可进一步减轻和/或防止扩散性物质扩散到数据存储层130，从而进一步提高可编程金属化单元140的性能、耐久性及可靠性。
在进一步的实施例中，底部电极128包括第一底部电极层128a及上覆在第一底部电极层128a之上的第二底部电极层128b。在一些实施例中，第二底部电极层128b可被配置为扩散阻挡层132，使得第二底部电极层128b被配置成防止和/或阻挡扩散性物质从第一底部电极层128a和/或其他下伏层/结构扩散到数据存储层130。在一些实施例中，第一底部电极层128a例如可为或可包含钛、钽、氮化钛、氮化钽或另一种合适的导电材料。在进一步的实施例中，第二底部电极层128b例如可为或可包含钌、钨、铱等，和/或可具有介于约10埃到30埃范围内的厚度。因此，在一些实施例中，第二底部电极层128b可被配置为底部电极扩散阻挡层，且可进一步提高可编程金属化单元140的性能、耐久性及可靠性。尽管在图3中示出第二底部电极层128b，但可以理解，图1、图2、图4、图5或图10到图12的底部电极128可各自被配置为图3的底部电极128。因此，图1、图2、图4、图5或图10到图12的底部电极128可各自包括上覆在第一底部电极层128a之上的第二底部电极层128b，使得第二底部电极层128b被配置为扩散阻挡层132并阻挡扩散性物质的扩散。
图4示出图2的可编程金属化单元140的一些实施例的剖视图400。
在一些实施例中，数据存储层130的厚度小于扩散阻挡层132的厚度。在进一步的实施例中，扩散阻挡层132的厚度小于底部电极128的厚度和/或顶部电极136的厚度。在再一些实施例中，扩散阻挡层132的厚度小于活性金属层134的厚度。
在一些实施例中，数据存储层130的厚度处于约10埃到50埃的范围内。在进一步的实施例中，如果数据存储层130的厚度小于约10埃，则可编程金属化单元140的击穿电压可增加。在再一些实施例中，如果数据存储层130的厚度大于50埃，则可增加置位和/或复位电压，以在数据存储层130内形成或溶解导电桥，因而会增加可编程金属化单元140的功耗。在各种实施例中，扩散阻挡层132的厚度处于约埃10到30埃的范围内。在一些实施例中，如果扩散阻挡层132的厚度小于约10埃，则扩散阻挡层132防止和/或阻挡扩散性物质的能力可被降低。在进一步的实施例中，如果扩散阻挡层132的厚度大于约30埃，则可增加置位和/或复位电压以形成和/或溶解导电桥，因而会增加可编程金属化单元140的功耗。
图5示出具有内连线结构502及可编程金属化单元140的集成芯片500的一些实施例的剖视图，可编程金属化单元140包括扩散阻挡层132。可编程金属化单元140设置在内连线结构502内。在一些实施例中，可编程金属化单元140被配置为图1、图2或图3的可编程金属化单元140。
集成芯片500包括上覆在衬底102之上的内连线结构502。在一些实施例中，衬底102例如可为块状衬底(例如，块状硅衬底)、绝缘体上硅(silicon-on-insulator，SOI)衬底或另一合适的衬底，和/或可包括第一掺杂类型(例如，p型)。在一些实施例中，半导体装置104设置在衬底102内/衬底102上。在进一步的实施例中，半导体装置104可被配置为存取晶体管。在此种实施例中，半导体装置104包括源极/漏极区106、栅极介电层108、栅电极110及侧壁间隔件结构112。源极/漏极区106设置在衬底102内，且可包括与第一掺杂类型(例如，p型)相反的第二掺杂类型(例如，n型)。在一些实施例中，第一掺杂类型是p型，而第二掺杂类型是n型，或反之亦然。源极/漏极区106可设置在栅电极110的相对侧上。栅极介电层108设置在栅电极110与衬底102之间。此外，侧壁间隔件结构112横向围绕栅极介电层108的侧壁及栅电极110的侧壁。在一些实施例中，栅极介电层108例如可为或可包含二氧化硅、高介电常数介电材料或另一种合适的介电材料。在进一步的实施例中，栅电极110例如可为或可包含多晶硅、金属(例如铝、钛、另一种合适的金属)等。在再一些实施例中，侧壁间隔件结构112例如可为或可包含氮化硅、碳化硅、另一种合适的介电材料或前述材料的任何组合。
内连线结构502包括内连线介电结构118、多个导通孔504及多个导电线506。所述多个导通孔504及所述多个导电线506设置在内连线介电结构118内，且被配置成将设置在集成芯片500内的装置(例如，半导体装置104及可编程金属化单元140)电耦合在一起。内连线介电结构118可为或可包括多个层间介电(inter-level dielectric，ILD)层。在一些实施例中，所述多个ILD层例如可分别为或可分别包含二氧化硅、低介电常数介电材料、极低介电常数介电层等。在进一步的实施例中，所述多个导通孔504和/或导电线506例如可分别为或可分别包含铝、铜、钨、另一种合适的导电材料或前述材料的组合。可编程金属化单元140设置在内连线结构502内、导电线506的下层与导电线506的上层之间。
在一些实施例中，半导体装置104的栅电极110电耦合到字线(word line，WL)。半导体装置104的源极/漏极区106通过内连线结构502电耦合到源极线(source line，SL)。此外，可编程金属化单元140通过上覆导通孔504及上覆导电线506电耦合到位线(bit line，BL)。在进一步的实施例中，BL和/或可编程金属化单元140的输出可在向WL施加适当的WL电压时在SL处被存取。在再一些实施例中，通过对BL、SL和/或WL施加适当的偏置条件，可对可编程金属化单元140执行置位操作和/或复位操作，从而可在可编程金属化单元140的数据存储层130内形成或溶解导电桥。扩散阻挡层132被配置成防止或减轻扩散性物质(例如，钛)从顶部电极136和/或活性金属层134扩散到数据存储层130。这可增加可对可编程金属化单元140执行的置位和/或复位操作的数量。
图6示出沿图5中的线截取的图5的集成芯片500的一些替代实施例的俯视图600。
在一些实施例中，如图6所示，当从上方观察时，可编程金属化单元140和/或顶部电极136可各自具有矩形形状或正方形形状。在进一步的实施例中，当从上方观察时，可编程金属化单元140可具有圆形形状或当从上方观察时为椭圆形状(未示出)。
图7到图12示出形成存储器装置的方法的一些实施例的剖视图700到1200，所述存储器装置具有包括扩散阻挡层的可编程金属化单元。尽管图7到图12所示剖视图700到1200是参考一种方法来阐述的，但应理解，图7到图12所示结构不限于所述方法，而是可独立于所述方法。尽管图7到图12阐述为一系列动作，然而应理解这些动作不进行限制，这是因为所述动作的次序可在其他实施例中被改变，且所公开的方法也适用于其他结构。在其他实施例中，所示和/或所述的一些动作可全部或部分地被省略。
如图7的剖视图700所示，在衬底102之上形成下部层间介电(ILD)结构702，且在下部ILD结构702内形成下部导电线116。此外，在下部ILD结构702之上形成介电结构120。在一些实施例中，下部ILD结构702和/或介电结构120可例如各自通过化学气相沉积(chemicalvapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或另一种合适的沉积或生长工艺来沉积。在进一步的实施例中，下部导电线116可通过单镶嵌工艺或双镶嵌工艺形成。在一些实施例中，介电结构120可包括下部介电层120a及上覆在下部介电层120a之上的上部介电层120b。在一些实施例中，下部ILD结构702例如可为或可包含二氧化硅、低介电常数介电材料、极低介电常数介电材料、前述材料的组合等。在进一步的实施例中，下部介电层120a例如可为或可包含碳化硅、碳氧化硅等。在再一些实施例中，上部介电层120b例如可为或可包含氧化硅、氮化硅等。
如图8的剖视图800所示，在下部导电线116之上形成导电衬层124及导电结构126。在一些实施例中，在形成导电衬层124及导电结构126之前，将介电结构120图案化以形成底部电极通孔开口，从而暴露出下部导电线116的上表面。在形成底部电极通孔开口之后，将导电衬层124沉积在下部导电线116及介电结构120之上，使得导电衬层124至少部分地对底部电极通孔开口进行加衬。在进一步的实施例中，在形成导电衬层124之后，将导电结构126沉积在导电衬层124之上。在一些实施例中，导电结构126填充底部电极通孔开口的其余部分。在进一步的实施例中，导电衬层124和/或导电结构126可例如各自通过CVD、PVD、无电镀覆、电镀、溅射或另一种合适的生长或沉积工艺来沉积。在一些实施例中，导电衬层124例如可为或可包含氮化钽和/或一些其他合适的导电衬层材料。在进一步的实施例中，导电结构126例如可为或可包含氮化钛和/或一些其他合适的导电材料。
如图9的剖视图900所示，对导电衬层124及导电结构126执行平坦化工艺，直到到达介电结构120的上表面，从而界定底部电极通孔122。在一些实施例中，平坦化工艺可包括执行化学机械平坦化(chemical mechanical planarization，CMP)工艺。
如图10的剖视图1000所示，在介电结构120及底部电极通孔122之上形成存储单元层堆叠1002。在一些实施例中，存储单元层堆叠1002包括底部电极128、数据存储层130、扩散阻挡层132、活性金属层134及顶部电极136。在进一步的实施例中，扩散阻挡层132可设置在数据存储层130与顶部电极136之间。在一些实施例中，以使顶部电极136包含扩散性物质(例如，钛、钽、氮、前述物质的组合等)的方式形成顶部电极136。扩散阻挡层132被配置成防止扩散性物质从顶部电极136和/或活性金属层134扩散到数据存储层130。在一些实施例中，存储单元层堆叠1002内的每一层可例如通过CVD、PVD、ALD、溅射、共溅射或另一种合适的生长或沉积工艺来沉积。此外，在沉积存储单元层堆叠1002的层之后，可在存储单元层堆叠1002之上形成掩蔽层1004。在一些实施例中，掩蔽层1004可为或可包括光刻胶、硬掩蔽层等。
如图11的剖视图1100所示，根据掩蔽层(图10的1004)将存储单元层堆叠1002图案化，从而界定可编程金属化单元140。在一些实施例中，图案化工艺包括将存储单元层堆叠1002内的层的未掩蔽区暴露于一种或多种刻蚀剂，且随后执行移除工艺以移除掩蔽层(图10的1004)。
如图12的剖视图1200所示，在介电结构120及可编程金属化单元140之上形成上部ILD结构1202。在一些实施例中，上部ILD结构1202可通过例如CVD、PVD、ALD或另一种合适的沉积或生长工艺来形成。在进一步的实施例中，上部ILD结构1202例如可为或可包含二氧化硅、低介电常数介电材料、极低介电常数介电材料或另一种合适的介电材料。此外，在可编程金属化单元140之上形成上部导通孔142及上部导电线144。在一些实施例中，上部导通孔142和/或导电线144例如可分别为或可分别包含铝、铜、钨、另一种合适的介电材料或前述材料的组合。在进一步的实施例中，上部导通孔142和/或上部导电线144可各自通过单镶嵌工艺或双镶嵌工艺形成。
在一些实施例中，在形成可编程金属化单元140之后，对可编程金属化单元140执行烘烤工艺，以验证可编程金属化单元140在高温下的数据保持。此外，在执行烘烤工艺之后，可对可编程金属化单元140执行置位和/或复位操作。在一些实施例中，烘烤工艺可达到约400摄氏度的高温和/或可维持高温约30分钟的持续时间。在一些实施例中，例如，如果省略扩散阻挡层132(未示出)，则烘烤工艺可引起扩散性物质从顶部电极136扩散到活性金属层134和/或数据存储层130。这又可导致可对可编程金属化单元140执行的置位和/或复位操作的数量减少，和/或可减小数据存储层130的有效厚度。然而，根据本公开的实施例，扩散阻挡层132设置在数据存储层130与顶部电极136之间，且被配置成防止在烘烤工艺期间扩散性物质从顶部电极136扩散到数据存储层130。这部分地可能是由于扩散阻挡层132会增加扩散性物质的扩散路径复杂性，使得扩散性物质可不穿过扩散阻挡层132到达数据存储层130。此外，扩散阻挡层132的扩散活化温度高于烘烤工艺的高温(例如，约400摄氏度)，使得扩散阻挡层132内的原子在烘烤工艺期间不扩散出扩散阻挡层132。
在一些实施例中，在执行烘烤工艺之后，数据存储层130和/或活性金属层134可各自实质上不含扩散性物质。例如，数据存储层130和/或活性金属层134内的扩散性物质(例如，钛、钽和/或氮)的原子百分比可为约0％、小于1％、小于3％或小于5％，使得数据存储层130和/或活性金属层134各自实质上不含扩散性物质。在进一步的实施例中，扩散阻挡层132内的扩散性物质(例如，钛、钽和/或氮)的原子百分比可为约0％、小于1％、小于3％或小于5％，使得在烘烤工艺之后扩散阻挡层132实质上不含扩散性物质。因此，在烘烤工艺期间，扩散性物质可不从顶部电极136扩散。在再一些实施例中，底部电极128可包括被配置为扩散阻挡层132(例如，参见图3)的底部电极扩散阻挡层(未示出)，使得在烘烤工艺期间阻挡扩散性物质从底部电极128扩散到数据存储层130。
在进一步的实施例中，包含扩散性物质(例如，钛)及扩散阻挡层132的材料(例如，钨、钌或铱)的合金的形成温度高于烘烤工艺的高温(例如，400摄氏度)。这部分地进一步防止和/或减轻扩散性物质扩散到扩散阻挡层132和/或下伏在扩散阻挡层132之下的层/结构中。在一些实施例中，钛-钌(Ti-Ru)合金的形成温度、钛-铱(Ti-Ir)合金的形成温度和/或钛-钨(Ti-W)合金的形成温度分别高于400摄氏度。
图13示出根据本公开形成具有可编程金属化单元的存储器装置的方法1300，所述可编程金属化单元包括扩散阻挡层。尽管方法1300被示出和/或阐述为一系列动作或事件，但应理解，所述方法不限于所示的排序或动作。因此，在一些实施例中，这些动作可以不同于图示的次序实施，和/或可同时实施。此外，在一些实施例中，图示的动作或事件可被细分为多个动作或事件，所述动作或事件可在单独的时间实施或者与其他动作或子动作同时实施。在一些实施例中，可省略一些示出的动作或事件，且可包括其他未示出的动作或事件。
在动作1302中，在衬底之上形成下部导电线。图7示出对应于动作1302的一些实施例的剖视图700。
在动作1304中，在下部导电线之上形成介电结构。图7示出对应于动作1304的一些实施例的剖视图700。
在动作1306中，在下部导电线之上形成底部电极通孔，使得底部电极通孔延伸穿过介电结构并接触下部导电线。图8及图9示出对应于动作1306的一些实施例的剖视图800及900。
在动作1308中，在底部电极通孔之上形成存储单元层堆叠。存储单元层堆叠包括顶部电极、数据存储层及设置在顶部电极与数据存储层之间的扩散阻挡层。图10示出对应于动作1308的一些实施例的剖视图1000。
在动作1310中，将存储单元层堆叠图案化，由此界定可编程金属化单元。图11示出对应于动作1310的一些实施例的剖视图1100。
在动作1312中，在可编程金属化单元之上形成上部导通孔及上部导电线。图12示出对应于动作1312的一些实施例的剖视图1200。
因此，在一些实施例中，本申请涉及包括底部电极、数据存储层、顶部电极及扩散阻挡层的可编程金属化单元，其中扩散阻挡层被配置成防止扩散性物质扩散到数据存储层。
在各种实施例中，本申请提供一种存储器装置，所述存储器装置包括衬底；底部电极，上覆在衬底之上；数据存储层，上覆在底部电极之上；顶部电极，上覆在数据存储层之上，其中在数据存储层内能够选择性地形成导电桥，以将底部电极耦合到顶部电极；以及扩散阻挡层，设置在数据存储层与顶部电极之间。
在一些实施例中，所述顶部电极包含扩散性物质，其中所述扩散阻挡层被配置成防止所述扩散性物质从所述顶部电极扩散到所述数据存储层。在一些实施例中，所述扩散阻挡层实质上不含所述扩散性物质，且其中所述扩散性物质为钛。在一些实施例中，还包括：设置在所述数据存储层与所述顶部电极之间的活性金属层，其中所述活性金属层包含第一导电材料，且所述顶部电极包含与所述第一导电材料不同的第二导电材料。在一些实施例中，所述扩散阻挡层设置在所述数据存储层与所述活性金属层之间。在一些实施例中，还包括：设置在所述活性金属层与所述顶部电极之间的上部扩散阻挡层，其中所述上部扩散阻挡层与所述扩散阻挡层包含相同的材料。在一些实施例中，所述扩散阻挡层设置在所述活性金属层与所述顶部电极之间，其中所述活性金属层直接接触所述数据存储层。在一些实施例中，所述扩散阻挡层的厚度大于所述数据存储层的厚度。在一些实施例中，所述顶部电极的侧壁、所述数据存储层的侧壁及所述扩散阻挡层的侧壁分别对准。
在各种实施例中，本申请提供一种集成芯片，所述集成芯片包括衬底；底部电极通孔，上覆在衬底之上；以及可编程金属化单元，上覆在底部电极通孔之上，其中可编程金属化单元包括顶部电极、数据存储层、活性金属层及扩散阻挡层，其中顶部电极包含扩散性物质，其中顶部电极对氧的反应性比活性金属层低，其中活性金属层设置在顶部电极与数据存储层之间，且其中扩散阻挡层下伏在顶部电极之下并被配置成防止扩散性物质扩散到数据存储层。
在一些实施例中，所述扩散性物质为钛，其中所述扩散阻挡层包含钌、钨或铱。在一些实施例中，所述扩散阻挡层的底表面直接接触所述数据存储层的顶表面，其中所述扩散阻挡层的顶表面直接接触所述活性金属层的底表面。在一些实施例中，所述扩散阻挡层的底表面直接接触所述活性金属层的顶表面，其中所述扩散阻挡层的顶表面直接接触所述顶部电极的底表面。在一些实施例中，所述活性金属层包含与所述扩散性物质不同的第一导电材料，且其中所述扩散阻挡层包含与所述第一导电材料及所述扩散性物质不同的第二导电材料。在一些实施例中，所述扩散阻挡层及所述活性金属层分别实质上不含所述扩散性物质。在一些实施例中，所述底部电极通孔在所述可编程金属化单元的侧壁之间横向地间隔开。在一些实施例中，所述数据存储层的厚度小于所述扩散阻挡层的厚度，其中所述扩散阻挡层的所述厚度小于所述活性金属层的厚度。
在各种实施例中，本申请提供一种形成存储器装置的方法，所述方法包括：在衬底之上形成下部导电线；在下部导电线之上形成底部电极通孔；在所述底部电极通孔之上形成存储单元层堆叠，其中所述存储单元层堆叠包括底部电极、数据存储层、扩散阻挡层及顶部电极，其中扩散阻挡层设置在数据存储层与顶部电极之间，其中顶部电极包含扩散性物质，且其中扩散阻挡层被配置成阻挡扩散性物质的扩散；以及将存储单元层堆叠图案化，由此界定可编程金属化单元。
在一些实施例中，在执行所述图案化之后，所述顶部电极的侧壁、所述数据存储层的侧壁及所述扩散阻挡层的侧壁分别对准。在一些实施例中，还包括：对所述可编程金属化单元执行烘烤工艺，其中所述烘烤工艺达到约400摄氏度的高温，其中在执行所述烘烤工艺之后所述数据存储层实质上不含所述扩散性物质。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (10)

1.一种存储器装置，包括：
衬底；
底部电极，上覆在所述衬底之上；
数据存储层，上覆在所述底部电极之上；
顶部电极，上覆在所述数据存储层之上，其中在所述数据存储层内能够选择性地形成导电桥，以将所述底部电极耦合到所述顶部电极；以及
扩散阻挡层，设置在所述数据存储层与所述顶部电极之间。
2.根据权利要求1所述的存储器装置，其中所述顶部电极包含扩散性物质，其中所述扩散阻挡层被配置成防止所述扩散性物质从所述顶部电极扩散到所述数据存储层。
3.根据权利要求2所述的存储器装置，其中所述扩散阻挡层实质上不含所述扩散性物质，且其中所述扩散性物质为钛。
4.根据权利要求1所述的存储器装置，还包括：
设置在所述数据存储层与所述顶部电极之间的活性金属层，其中所述活性金属层包含第一导电材料，且所述顶部电极包含与所述第一导电材料不同的第二导电材料。
5.根据权利要求4所述的存储器装置，其中所述扩散阻挡层设置在所述数据存储层与所述活性金属层之间。
6.根据权利要求5所述的存储器装置，还包括：
设置在所述活性金属层与所述顶部电极之间的上部扩散阻挡层，其中所述上部扩散阻挡层与所述扩散阻挡层包含相同的材料。
7.根据权利要求4所述的存储器装置，其中所述扩散阻挡层设置在所述活性金属层与所述顶部电极之间，其中所述活性金属层直接接触所述数据存储层。
8.一种集成芯片，包括：
衬底；
底部电极通孔，上覆在所述衬底之上；以及
可编程金属化单元，上覆在所述底部电极通孔之上，其中所述可编程金属化单元包括顶部电极、数据存储层、活性金属层及扩散阻挡层，其中所述顶部电极包含扩散性物质，其中所述顶部电极对氧的反应性比所述活性金属层低，其中所述活性金属层设置在所述顶部电极与所述数据存储层之间，且其中所述扩散阻挡层下伏在所述顶部电极之下并被配置成防止所述扩散性物质扩散到所述数据存储层。
9.根据权利要求8所述的集成芯片，其中所述扩散性物质为钛，其中所述扩散阻挡层包含钌、钨或铱。
10.一种形成存储器装置的方法，所述方法包括：
在衬底之上形成下部导电线；
在所述下部导电线之上形成底部电极通孔；
在所述底部电极通孔之上形成存储单元层堆叠，其中所述存储单元层堆叠包括底部电极、数据存储层、扩散阻挡层及顶部电极，其中所述扩散阻挡层设置在所述数据存储层与所述顶部电极之间，其中所述顶部电极包含扩散性物质，且其中所述扩散阻挡层被配置成阻挡所述扩散性物质的扩散；以及
将所述存储单元层堆叠图案化，由此界定可编程金属化单元。
CN202011221691.XA 2020-03-03 2020-11-05 存储器装置、集成芯片及其形成方法 Pending CN113346011A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/807,600 2020-03-03
US16/807,600 US11594678B2 (en) 2020-03-03 2020-03-03 Diffusion barrier layer in programmable metallization cell

Publications (1)

Publication Number Publication Date
CN113346011A true CN113346011A (zh) 2021-09-03

Family

ID=77389206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011221691.XA Pending CN113346011A (zh) 2020-03-03 2020-11-05 存储器装置、集成芯片及其形成方法

Country Status (5)

Country Link
US (3) US11594678B2 (zh)
KR (1) KR102332876B1 (zh)
CN (1) CN113346011A (zh)
DE (1) DE102020107107A1 (zh)
TW (1) TWI769574B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116075212A (zh) * 2023-03-06 2023-05-05 昕原半导体(上海)有限公司 电阻式随机存取存储器及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230134560A1 (en) * 2021-10-29 2023-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier to mitigate direct-shortage leakage in conductive bridging ram (cbram)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748557B1 (ko) 2006-05-26 2007-08-10 삼성전자주식회사 상변화 메모리 장치
US7997791B2 (en) 2007-07-24 2011-08-16 Qimonda Ag Temperature sensor, integrated circuit, memory module, and method of collecting temperature treatment data
KR20110132125A (ko) 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
JP5708930B2 (ja) * 2011-06-30 2015-04-30 ソニー株式会社 記憶素子およびその製造方法ならびに記憶装置
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US8866122B1 (en) 2012-06-14 2014-10-21 Adesto Technologies Corporation Resistive switching devices having a buffer layer and methods of formation thereof
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9680095B2 (en) * 2013-03-13 2017-06-13 Macronix International Co., Ltd. Resistive RAM and fabrication method
US10193065B2 (en) 2014-08-28 2019-01-29 Taiwan Semiconductor Manufacturing Co., Ltd. High K scheme to improve retention performance of resistive random access memory (RRAM)
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
KR20180134123A (ko) 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US10504963B2 (en) 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM memory cell with multiple filaments
US10804464B2 (en) 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
KR102607117B1 (ko) * 2018-08-24 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116075212A (zh) * 2023-03-06 2023-05-05 昕原半导体(上海)有限公司 电阻式随机存取存储器及其制备方法

Also Published As

Publication number Publication date
US20210280780A1 (en) 2021-09-09
TWI769574B (zh) 2022-07-01
US20220367801A1 (en) 2022-11-17
US11778931B2 (en) 2023-10-03
DE102020107107A1 (de) 2021-09-09
TW202135063A (zh) 2021-09-16
KR102332876B1 (ko) 2021-12-01
KR20210112206A (ko) 2021-09-14
US11594678B2 (en) 2023-02-28
US20230413696A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US6858482B2 (en) Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6951805B2 (en) Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US11800823B2 (en) Method for manufacturing thermal dispersion layer in programmable metallization cell
US11611038B2 (en) Method for forming RRAM with a barrier layer
US11778931B2 (en) Diffusion barrier layer in programmable metallization cell
US11632888B2 (en) RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same
US11716913B2 (en) Data storage structure for improving memory cell reliability
US11107983B2 (en) Resistive random access memory array and manufacturing method thereof
CN112447904A (zh) 存储器件、集成芯片及其形成方法
CN113451507A (zh) 存储器器件、用于形成其的方法及集成芯片
US20240215464A1 (en) Method of forming an integrated circuit structure including a resistive random access memory (rram) cell
TWI752717B (zh) 記憶體裝置、積體晶片與用於形成記憶體裝置的方法
CN110660908B (zh) 存储器装置及其制造方法
US20230180640A1 (en) Stacked cross-point phase change memory
KR20180012351A (ko) 수직 원자 트랜지스터 및 이의 동작방법
TW202107679A (zh) 記憶體單元
KR20220015823A (ko) 저항 변화 소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination