CN113345862A - 钉架结构及半导体结构 - Google Patents
钉架结构及半导体结构 Download PDFInfo
- Publication number
- CN113345862A CN113345862A CN202110380586.9A CN202110380586A CN113345862A CN 113345862 A CN113345862 A CN 113345862A CN 202110380586 A CN202110380586 A CN 202110380586A CN 113345862 A CN113345862 A CN 113345862A
- Authority
- CN
- China
- Prior art keywords
- lead frame
- moisture barrier
- barrier layer
- frame
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明的实施例提供了一种钉架结构,包括:封装导线架;以及湿气阻挡层,设置于封装导线架的上表面,并覆盖封装导线架的封装化合物与导线架的交界处。本发明的目的在于提供一种钉架结构及半导体结构,以提高其良率。
Description
技术领域
本发明的实施例涉及钉架结构及半导体结构。
背景技术
光学类的传感器产品,例如:垂直腔面射型雷射(Vertical-Cavity Surface-Emitting Laser,VCSEL)通常具有较小的封装尺寸(package size),故可以利用塑料成型的框结构设置在封装导电架(Pre-Mold Lead Frame)上,以取代传统使用的金属罐而有效降低成本,其中VCSEL会受到封装空间内的空气温湿度影响,故产品要求封装须达到防水的效果;然而,封装导电架的铜导线架侧壁与封装化合物(Molding Compound)之间的结合力并不够强,加上封装后的产品于各种信赖性测试过程中,由于导线架与封装化合物的热膨胀系数(CTE)不一致(mismatch),导致导线架的侧壁与封装化合物发生分层问题,而环境中的水气会由封装导线架的下端部沿着分层渗入封装结构内,进而影响产品本身的温湿度而使传感器感测的结果产生差异,且水气亦会影响光学类产品的出光角度与出光率,使整体产品的功能发生异常。
发明内容
针对相关技术中存在的问题,本发明的目的在于提供一种钉架结构及半导体结构,以提高其良率。
为实现上述目的,本发明的实施例提供了一种钉架结构,包括:封装导线架;以及湿气阻挡层,设置于封装导线架的上表面,并覆盖封装导线架的封装化合物与导线架的交界处。
在一些实施例中,封装导线架由封装化合物包覆导线架形成。
在一些实施例中,封装化合物的上表面和导线架的上表面共平面。
在一些实施例中,湿气阻挡层同时接触封装化合物与导线架。
在一些实施例中,湿气阻挡层的下表面与封装化合物的上表面和导线架的上表面共平面。
在一些实施例中,湿气阻挡层为胶材料或膜材料。
在一些实施例中,湿气阻挡层为液态的胶材料,湿气阻挡层通过印刷的方式形成在封装导线架上。
在一些实施例中,湿气阻挡层还进一步填充封装化合物与导线架的交界处的凹洞内。
在一些实施例中,湿气阻挡层为固态的膜材料,湿气阻挡层通过压模的方式形成在封装导线架上。
在一些实施例中,封装化合物与导线架的热膨胀系数不同。
在一些实施例中,在封装化合物与导线架之间形成有气隙,湿气阻挡层将气隙密封。
本申请的实施例提供了一种半导体封装结构,包括:封装导线架;湿气阻挡层,设置于封装导线架的上表面,并覆盖封装导线架的封装化合物与导线架的交界处;框结构以及由框结构支撑的透镜,与封装导线架围成腔,芯片位于腔内并与封装导线架电性连接。
在一些实施例中,芯片与封装导线架之间未设置有湿气阻挡层。
在一些实施例中,湿气阻挡层设置在芯片的周围的封装导线架的上表面上。
在一些实施例中,透镜是玻璃。
在一些实施例中,芯片还通过引线与封装导线架电性连接。
在一些实施例中,在引线与封装导线架接触的位置未设置湿气阻挡层。
在一些实施例中,光线穿过透镜照射到芯片。
在一些实施例中,透镜附接至框结构的内表面。
在一些实施例中,在框结构和封装导线架之间设置有湿气阻挡层。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳理解本发明的各个方面。应该指出,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各个部件的尺寸可以任意地增大或减小。
图1示出了现有技术的结构的图像。
图2至图4示出了根据本申请实施例的钉架结构及半导体结构的结构示意图及图像。
具体实施方式
为更好的理解本申请实施例的精神,以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中,将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用,术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时,所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说,当结合数值使用时,术语可指代小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。举例来说,如果两个数值之间的差值小于或等于所述值的平均值的±10%(例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%),那么可认为所述两个数值“大体上”相同。
在本说明书中,除非经特别指定或限定之外,相对性的用词例如:“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便,且并不要求将本申请以特定的方向建构或操作。
另外,有时在本文中以范围格式呈现量、比率和其它数值。应理解,此类范围格式是用于便利及简洁起见,且应灵活地理解,不仅包含明确地指定为范围限制的数值,而且包含涵盖于所述范围内的所有个别数值或子范围,如同明确地指定每一数值及子范围一般。
再者,为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
图1示出了现有技术的图像,目前的技术瓶颈为:导线架10侧壁与封装化合物(CPD)12结合力不够强,在加上封装后的产品在各种信赖性测试的过程中,封装化合物12与导线架10的CTE不同,而造成封装化合物12与导线架10的侧壁分层14。
参见图2,本发明的实施例提供了一种钉架结构20,包括:封装导线架22;以及湿气阻挡层24,设置于封装导线架22的上表面,并覆盖封装导线架22的封装化合物12与导线架10的交界处。在一些实施例中,封装导线架22由封装化合物12包覆导线架10形成。在一些实施例中,封装化合物12的上表面和导线架10的上表面共平面。在一些实施例中,湿气阻挡层24同时接触封装化合物12与导线架10。在一些实施例中,湿气阻挡层24的下表面与封装化合物12的上表面和导线架10的上表面共平面。
在一些实施例中,湿气阻挡层24为胶材料或膜材料。在一些实施例中,湿气阻挡层24为液态的胶材料,湿气阻挡层24通过印刷的方式形成在封装导线架22上。在一些实施例中,湿气阻挡层24还进一步填充封装化合物12与导线架10的交界处的凹洞内。在一些实施例中,湿气阻挡层24为固态的膜材料,湿气阻挡层24通过压模的方式形成在封装导线架22上。
在一些实施例中,封装化合物12与导线架10的热膨胀系数不同。在一些实施例中,在封装化合物12与导线架之间形成有气隙,湿气阻挡层24将气隙密封。
参见图3,本申请的实施例提供了一种半导体封装结构30,包括:封装导线架22;湿气阻挡层24,设置于封装导线架22的上表面,并覆盖封装导线架22的封装化合物12与导线架10的交界处;框结构32以及由框结构32支撑的透镜34,与封装导线架围成腔36,芯片38位于腔36内并与封装导线22架电性连接。
在一些实施例中,芯片38与封装导线架22之间未设置有湿气阻挡层24。在一些实施例中,湿气阻挡层24设置在芯片38的周围的封装导线架22的上表面上。在一些实施例中,透镜34是玻璃。在一些实施例中,芯片38的底面通过导电材料37直接电连接封装导线架22,芯片38还通过引线39与封装导线架22电性连接。在一些实施例中,在引线39与封装导线架22接触的位置未设置湿气阻挡层24。在一些实施例中,光线穿过透镜34照射到芯片38。在一些实施例中,透镜34附接至框结构32的内表面。在一些实施例中,在框结构32和封装导线架22之间设置有湿气阻挡层24。
图4示出了本申请的半导体封装结构30的俯视图像,其中,在芯片38的下方未设置有湿气阻挡层24,芯片38直接地位于导线架10上。
本创作揭露一种半导体封装结构30,在表面平整的封装导线架22上覆盖湿气阻挡层24,接着使用曝光显影、镭射或喷砂工艺将想要接入引线39的位置以及想要设置芯片38的区域上的湿气阻挡层24移除,只在导线架10与封装化合物12的交界处留下湿气阻挡层24覆盖,有效地在导线架10的侧壁与封装化合物12发生分层时,使用湿气阻挡层24保持导线架10表面无裂缝覆盖而达到整体封装结构的防水效果,有效避免水气沿着分层进入腔36内而在透镜34表面形成水珠,进而影响电子组件(VCSEL)的出光效能。
本申请的湿气阻挡层24为弹性材料,使得当导线架10的侧壁与封装化合物12分层时,该层材料保持连续无裂缝来达到防水效果,改善导线架产品防水等级。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (20)
1.一种钉架结构,其特征在于,包括:
封装导线架;以及
湿气阻挡层,设置于所述封装导线架的上表面,并覆盖封装导线架的封装化合物与导线架的交界处。
2.根据权利要求1所述的钉架结构,其特征在于,所述封装导线架由所述封装化合物包覆所述导线架形成。
3.根据权利要求1所述的钉架结构,其特征在于,所述封装化合物的上表面和所述导线架的上表面共平面。
4.根据权利要求1所述的钉架结构,其特征在于,所述湿气阻挡层同时接触所述封装化合物与所述导线架。
5.根据权利要求4所述的钉架结构,其特征在于,所述湿气阻挡层的下表面与所述封装化合物的上表面和所述导线架的上表面共平面。
6.根据权利要求1所述的钉架结构,其特征在于,所述湿气阻挡层为胶材料或膜材料。
7.根据权利要求6所述的钉架结构,其特征在于,所述湿气阻挡层为液态的胶材料,所述湿气阻挡层通过印刷的方式形成在所述封装导线架上。
8.根据权利要求7所述的钉架结构,其特征在于,所述湿气阻挡层还进一步填充所述封装化合物与所述导线架的所述交界处的凹洞内。
9.根据权利要求6所述的钉架结构,其特征在于,所述湿气阻挡层为固态的膜材料,所述湿气阻挡层通过压模的方式形成在所述封装导线架上。
10.根据权利要求1所述的钉架结构,其特征在于,所述所述封装化合物与所述导线架的热膨胀系数不同。
11.根据权利要求10所述的钉架结构,其特征在于,在所述封装化合物与所述导线架之间形成有气隙,所述湿气阻挡层将所述气隙密封。
12.一种半导体封装结构,其特征在于,包括:
封装导线架;
湿气阻挡层,设置于所述封装导线架的上表面,并覆盖封装导线架的封装化合物与导线架的交界处;
框结构以及由所述框结构支撑的透镜,与所述封装导线架围成腔,芯片位于所述腔内并与所述封装导线架电性连接。
13.根据权利要求12所述的半导体封装结构,其特征在于,所述芯片与所述封装导线架之间未设置有所述湿气阻挡层。
14.根据权利要求13所述的半导体封装结构,其特征在于,所述湿气阻挡层设置在所述芯片的周围的所述封装导线架的上表面上。
15.根据权利要求12所述的半导体封装结构,其特征在于,所述透镜是玻璃。
16.根据权利要求12所述的半导体封装结构,其特征在于,所述芯片还通过引线与所述封装导线架电性连接。
17.根据权利要求16所述的半导体封装结构,其特征在于,在所述引线与所述封装导线架接触的位置未设置所述湿气阻挡层。
18.根据权利要求12所述的半导体封装结构,其特征在于,光线穿过所述透镜照射到所述芯片。
19.根据权利要求12所述的半导体结构,其特征在于,所述透镜附接至所述框结构的内表面。
20.根据权利要求12所述的半导体结构,其特征在于,在所述框结构和所述封装导线架之间设置有所述湿气阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110380586.9A CN113345862A (zh) | 2021-04-09 | 2021-04-09 | 钉架结构及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110380586.9A CN113345862A (zh) | 2021-04-09 | 2021-04-09 | 钉架结构及半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113345862A true CN113345862A (zh) | 2021-09-03 |
Family
ID=77467955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110380586.9A Pending CN113345862A (zh) | 2021-04-09 | 2021-04-09 | 钉架结构及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113345862A (zh) |
-
2021
- 2021-04-09 CN CN202110380586.9A patent/CN113345862A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509636B1 (en) | Semiconductor package | |
US6358773B1 (en) | Method of making substrate for use in forming image sensor package | |
US7242068B2 (en) | Photosensitive semiconductor package, method for fabricating the same, and lead frame thereof | |
US9209121B2 (en) | Double-sided package | |
US7723146B2 (en) | Integrated circuit package system with image sensor system | |
EP1946369B1 (en) | Method of packaging semiconductor dies | |
US20050167790A1 (en) | Integrated circuit package with transparent encapsulant and method for making thereof | |
US20080105941A1 (en) | Sensor-type semiconductor package and fabrication | |
US20070108561A1 (en) | Image sensor chip package | |
US9040335B2 (en) | Side vented pressure sensor device | |
US20220285249A1 (en) | Bottom package exposed die mems pressure sensor integrated circuit package design | |
US20140374848A1 (en) | Semiconductor sensor device with metal lid | |
US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
US9633932B2 (en) | Lead frame package having discharge hole and method of manufacturing the same | |
JP2008244143A (ja) | 半導体発光装置の製造方法 | |
CN111613541A (zh) | 半导体装置和制造半导体装置的方法 | |
KR20130001705U (ko) | 센서 모듈 | |
US20080296750A1 (en) | Semiconductor device | |
CN105293421A (zh) | 微机电感测装置封装结构及制造工艺 | |
US20030193018A1 (en) | Optical integrated circuit element package and method for making the same | |
CN113345862A (zh) | 钉架结构及半导体结构 | |
US11515220B2 (en) | Semiconductor package structures and methods of manufacturing the same | |
TWI686909B (zh) | 導線架及製造晶片封裝體的方法以及製造光電組件的方法 | |
US20020079438A1 (en) | Image sensor package and substrate thereof | |
CN111033704B (zh) | 带应力引导材料的集成电路封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |