CN113328747A - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN113328747A CN113328747A CN202110402614.2A CN202110402614A CN113328747A CN 113328747 A CN113328747 A CN 113328747A CN 202110402614 A CN202110402614 A CN 202110402614A CN 113328747 A CN113328747 A CN 113328747A
- Authority
- CN
- China
- Prior art keywords
- sampling
- calibration
- analog
- digital converter
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开提供了一种模数转换器,包括:采样电容电路,所述采样电容电路包括采样电容并且用于采样输入信号;转换部,所述转换部用于将采样电容的输出信号进行模数转换。
Description
技术领域
本公开涉及一种模数转换器。
背景技术
在诸如增量型模数转换器中,需要采用采样电容来采样输入信号,并且采样信号经过积分器和量化器等的处理来生成数字信号。
但是采样电容之间存在随机失配,该随机失配会严重影响模数转换器的性能,虽然目前采用了很多方式沿解决采样电容之间的随机失配问题,但是为了获得更好性能的模数转换器,需要对随机失配问题进行更好的处理。
发明内容
为了解决上述技术问题之一,本公开提供了一种模数转换器。
根据本公开的一个方面,一种模数转换器,包括:
采样电容电路,所述采样电容电路包括采样电容并且用于采样输入信号;
转换部,所述转换部用于将采样电容的输出信号进行模数转换;
校准部,所述校准部用于对测量所述采样电容电路中的每个采样电容的电容误差;以及
存储部,所述存储部用于存储与每个采样电容的电容误差相关的校准系数,
其中,所述模数转换器能够被控制为工作在校准模式,以便通过所述校准部来测量每个采样电容的电容误差,所述模数转换器能够被控制为工作在转换模式,以便通过所述转换部将所述采样电容电路的输出信号转换为数字信号,其中所述转换部根据所述校准系数来将所述采样电容电路的输出信号转换为数字信号。
根据本公开的至少一个实施方式的模数转换器,所述采样电容电路中的采样电容的数量为m对,其中m>1;所述校准部被控制为在所述模数转换器的校准模式下,测量m对采样电容中的每对采样电容的采样电容误差,并且根据每对采样电容中的第i对采样电容误差来生成与第i对采样电容关联的第i个校准系数,其中1<i≤m。
根据本公开的至少一个实施方式的模数转换器,所述转换部包括n个转换用积分器和转换用量化器,所述n个转换积分器用于将所述采样电容电路的采样信号转换为积分器输出信号,并且所述转换用量化器用于将所述积分器输出信号转换为量化器输出信号,其中n≥1,所述存储部用于存储与每对采样电容分别关联的校准系数,以便在所述模数转换器的转换模式下,根据第i个校准系数来调整基于第i对采样电容所生成的量化器输出信号。
根据本公开的至少一个实施方式的模数转换器,所述n个转换器积分器中的第一个积分器用于将采样电容电路的采样信号转换为第一积分器输出信号,所述校准部接收所述第一积分器输出信号以便生成每对采样电容相关的校准系数。
根据本公开的至少一个实施方式的模数转换器,所述采样电容电路还包括与每对采样电容对应的采样开关,并且通过采样开关来对m对采样电容进行切换,以便选择第i对采样电容,从而生成第i个校准系数。
根据本公开的至少一个实施方式的模数转换器,在所述模数转换器的转换模式下,将第i个校准系数乘以基于第i对采样电容所生成的量化器输出信号来作为校准输出信号。
根据本公开的至少一个实施方式的模数转换器,所述校准部包括校准开关电容电路和校准用量化器,所述校准开关电容电路接收所述第一积分器输出信号并且所述校准开关电容电路的输出信号提供至所述校准用量化器,并且基于所述校准用量化器的输出信号来生成每对采样电容相关的校准系数。
根据本公开的至少一个实施方式的模数转换器,通过选择信号来选择所述模数转换器的校准模式与转换模式。
根据本公开的至少一个实施方式的模数转换器,所述校准开关电容电路包括第一至第六校准用开关及第一和第二校准用电容,第一校准用开关的第一端接收所述第一积分器的第一输出端的第一输出信号,第二校准用开关的第一端接收所述第一积分器的第二输出端的第二输出信号,第一校准用开关的第二端连接第三校准用开关的第一端和第一校准用电容的第一端,第二校准用开关的第二端连接第三校准用开关的第二端和第二校准用电容的第一端,第一校准用电容的第二端连接第四校准用开关的第一端和第五校准用开关的第一端,第二校准用电容的第二端连接第四校准用开关的第二端和第六校准用开关的第一端,第五校准用开关的第二端和第六校准用开关的第二端分别连接校准用量化器的两个输入端。
根据本公开的至少一个实施方式的模数转换器,所述第一校准用开关、第二校准用开关、第五校准用开关和第六校准用开关由第一时钟控制信号进行控制,所述第三校准用开关和第四校准用开关由第二时钟控制信号进行控制,所述第一时钟控制信号和第二时钟控制信号为不交叠的时钟信号。
根据本公开的至少一个实施方式的模数转换器,所述第三校准用开关和第四校准用开关分别为两个串联的开关。
根据本公开的至少一个实施方式的模数转换器,还包括第一校准选择开关和第二校准选择开关,所述第一校准连接开关连接至所述第一个积分器的第一输出端与所述第一校准用开关之间,所述第二校准连接开关连接至所述第一个积分器的第二输出端与所述第二校准用开关之间,以便通过所述第一校准选择开关和第二校准选择开关的导通来选择所述校准模式。
根据本公开的至少一个实施方式的模数转换器,所述校准用量化器为位宽为一的量化器。
根据本公开的至少一个实施方式的模数转换器,所述第一积分器包括开关电路、放大器、第一积分电容和第二积分电容,在所述第一积分器中,开关电路与所述采样电容连接,放大器的正输入端与负输出端之间连接第一积分电容,并且放大器的负输入端与正输出端之间连接第二积分电容。
根据本公开的至少一个实施方式的模数转换器,所述n个转换用积分器还包括第二积分器,所述第二积分器包括开关电容电路、放大器、第一积分电容和第二积分电容,在所述第二积分器中,开关电路与所述第一积分器的正输出端与负输出端连接,放大器的正输入端与负输出端之间连接第一积分电容,并且放大器的负输入端与正输出端之间连接第二积分电容。
根据本公开的至少一个实施方式的模数转换器,所述n个转换用积分器还包括第三积分器,所述第三积分器包括开关电容电路、放大器、第一积分电容和第二积分电容,在所述第三积分器中,开关电路与所述第二积分器的正输出端与负输出端连接,放大器的正输入端与负输出端之间连接第一积分电容,并且放大器的负输入端与正输出端之间连接第二积分电容。
根据本公开的至少一个实施方式的模数转换器,还包括DWA反馈回路,所述DWA反馈回路根据所述转换用量化器的量化器输出信号来将所述采样电容的随机失配误差进行平均。
根据本公开的至少一个实施方式的模数转换器,还包括前馈回路,所述前馈回路连接在所述转换用积分器的输出端与所述转换用量化器的输入端之间,并且所述前馈回路包括前馈电容,通过所述前馈电容的电容值来实现所述模数转换器的前馈系数。
根据本公开的至少一个实施方式的模数转换器,还包括数字低通滤波器,所述数字低通滤波器用于对所述转换用量化器的输出信号进行滤波处理。
根据本公开的至少一个实施方式的模数转换器,还包括数字低通滤波器,所述数字低通滤波器用于对所述校准用量化器的输出信号进行滤波处理。
根据本公开的至少一个实施方式的模数转换器,所述第一积分器的放大器包括斩波开关,以抑制低频噪声和/或失调电压。
根据本公开的至少一个实施方式的模数转换器,所述第一积分器的放大器与所述第二积分器的放大器使用同一个半导体单元。
根据本公开的至少一个实施方式的模数转换器,所述转换用量化器包括m个比较器,每个比较器由预放大器和锁存器构成,其中相邻的锁存器共用一个预放大器,这样所述预放大器的数量为m/2+1个且所述锁存器的数量为m个。
附图说明
附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分。
图1示出了根据本公开的一个实施方式的模数转换器的示意图。
图2示出了根据本公开的一个实施方式的模数转换器的示意图。
图3示出了根据本公开的一个实施方式的积分器的示意图。
图4示出了根据本公开的一个实施方式的运算放大器的示意图。
图5示出了根据本公开的一个实施方式的内插型量化器的示意图。
图6示出了根据本公开的一个实施方式的比较器的示意图。
图7示出了根据本公开的一个实施方式的锁存器的示意图。
具体实施方式
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施方式仅用于解释相关内容,而非对本公开的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本公开相关的部分。
需要说明的是,在不冲突的情况下,本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
除非另有说明,否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此,除非另有说明,否则在不脱离本公开的技术构思的情况下,各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此,除非说明,否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外,在附图中,为了清楚和/或描述性的目的,可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时,可以以不同于所描述的顺序来执行具体的工艺顺序。例如,可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外,同样的附图标记表示同样的部件。
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时,该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件,或者可以存在中间部件。然而,当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时,不存在中间部件。为此,术语“连接”可以指物理连接、电气连接等,并且具有或不具有中间部件。
为了描述性目的,本公开可使用诸如“在……之下”、“在……下方”、“在……下”、“下”、“在……上方”、“上”、“在……之上”、“较高的”和“侧(例如,如在“侧壁”中)”等的空间相对术语,从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外,空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如,如果附图中的设备被翻转,则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此,示例性术语“在……下方”可以包含“上方”和“下方”两种方位。此外,设备可被另外定位(例如,旋转90度或者在其它方位处),如此,相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的,而不意图是限制性的。如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外,当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时,说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组,但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是,如这里使用的,术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语,如此,它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
根据本公开的一个实施方式,提供了一种模数转换器。
图1示出了根据本公开的一个实施例的模数转换器的示意图,如图1所示,该模数转换器可以包括采样电容电路100、转换部200、校准部300、、存储部400和处理部500。
其中采样电容电路100可以包括采样电容并且用于采样输入信号。例如采样电容电路100可以由多个采样电容与相应的多个采样开关构成,并且通过控制相应的采样开关来通过相应的采样电容对输入信号进行采样。
转换部200用于将采样电容的输出信号进行模数转换。转换部200可以包括积分器210和量化器220,其中积分器210用于将采样信号转换为积分器的输出,并且量化器220接收该输出来进行量化处理,从而生成相应的信号。
校准部300用于对测量采样电容电路中的每个采样电容的电容误差。得到每个采样电容的电容误差之后,可以通过存储部400存储与每个采样电容的电容误差相关的校准系数,
在本公开中,模数转换器能够被控制为工作在校准模式,以便通过校准部300来测量每个采样电容的电容误差,模数转换器能够被控制为工作在转换模式,以便通过转换部200将采样电容电路100的输出信号转换为数字信号,其中转换部200根据校准系数来将采样电容电路的输出信号转换为数字信号。通过选择信号来选择模数转换器的校准模式与转换模式。
采样电容电路100中的采样电容的数量为m对,其中m>1。采样电容电路100还包括与每对采样电容对应的采样开关,并且通过采样开关来对m对采样电容进行切换,以便选择第i对采样电容。
校准部300被控制为在模数转换器的校准模式下,测量m对采样电容中的每对采样电容的采样电容误差,并且根据每对采样电容中的第i对采样电容误差来生成与第i对采样电容关联的第i个校准系数,其中1<i≤m。校准部300包括校准开关电容电路和校准用量化器,校准开关电容电路接收第一积分器输出信号并且校准开关电容电路的输出信号提供至校准用量化器,并且基于校准用量化器的输出信号来生成每对采样电容相关的校准系数。
转换部200包括n个转换用积分器210和一个转换用量化器220,n个转换积分器210用于将采样电容电路100的采样信号转换为积分器输出信号,并且转换用量化器220用于将积分器输出信号转换为量化器输出信号,其中n≥1。存储部400用于存储与每对采样电容分别关联的校准系数,以便在模数转换器的转换模式下,根据第i个校准系数来调整基于第i对采样电容所生成的量化器输出信号。
n个转换器积分器中的第一个积分器用于将采样电容电路的采样信号转换为第一积分器输出信号,校准部接收第一积分器输出信号以便生成每对采样电容相关的校准系数。此外,在本公开中,虽然复用了转换部中的第一积分器,但是其也可以使用独立的积分器。
此外,在模数转换器的转换模式下,处理部500将第i个校准系数乘以基于第i对采样电容所生成的量化器输出信号来作为校准输出信号。
本公开的模数转换器还可以包括DWA反馈回路600,DWA反馈回路600根据转换用量化器的量化器输出信号来将采样电容的随机失配误差进行平均。
虽然图1中没有示出,根据本公开的模数转换器还可以包括前馈回路,前馈回路连接在转换用积分器的输出端与转换用量化器的输入端之间,并且前馈回路包括前馈电容,通过前馈电容的电容值来实现模数转换器的前馈系数。
图2示出了根据本公开的一个实施例的模数转换器的示意图。其中,采样电容电路100可以包括m对相同的电容,在本公开中以15对电容为例进行说明。其中每对电容的一个电容(上采样电容)可以连接第一积分器211的正输入端,而另一个电容(下采样电容)可以连接第一积分器211的负输入端。
采样电容电路100中,对于每个电容具有相应的开关电路,并且开关电路可以连接正参考电压VRP和负参考电压VRN。这样可以通过开关电路的控制通过每对电容来对输入信号VIP和VIN进行采样,从而输出采样信号。
第一积分器包括开关电路、放大器和积分电容。其中开关电路包括第一开关、第二开关、第三开关和复位开关,第一开关的一端连接至放大器的正输入端,另一端与上采样电容连接,第二开关的一端连接放大器的负输入端,另一端与下采样电容连接,第三开关连接在第一开关的第一端和第二开关的第一端之间,其中第三开关可以为两个开关串联的形式。复位开关连接在第一开关的第二端和第二开关的第二端之间。
放大器的正输入端和负输出端连接第一积分电容,放大器的负输入端和正输出端连接第二积分电容。
其中,第一开关和第二开关通过时钟信号F2进行控制,而第三开关通过时钟信号F1进行控制,其中F1和F2为两个不交叠的时钟信号。复位开关在预定转换周期后通过时钟信号RST进行复位处理。例如该预定转换周期可以是127个F1或F2周期。
校准部可以包括开关电路和量化器,其中该量化器可以为位宽为一的量化器。并且可以通过选择开关来选择校准模式,以便使得校准部进行工作,其中选择开关可以通过信号FC进行控制。
在进入校准模式之后,可以通过校准部的反馈控制来决定哪对电容被进行校准。例如可以通过复用控制器MUX来选择控制相应对的采样电容的控制开关从而对该对电容进行选择。
其中校准部的开关电路可以包括第一至第七开关,其中第一开关的第一端与第一选择开关连接,第一开关的第二端连接第一电容的第一端,第一电容的第二端连接第二开关的第一端,第二开关的第二端连接量化器的第一输入。第三开关的第一端与第二选择开关连接,第三开关的第二端连接第二电容的第一端,第而电容的第二端连接第四开关的第一端,第四开关的第二端连接量化器的第二输入。第五开关连接在第一开关的第一端和第二开关的第一端之间,第六开关连接在第一开关的第二端和第二开关的第二端之间,第七开关连接在第一电容的第二端和第二电容的第二端之间。其中第一开关至第四开关可以通过时钟信号F1进行控制,第五开关至第七开关可以通过时钟信号F2进行控制。
在本公开中,校准模数的过采样率可以设置为1024,输出速率为fs,并且量化器可以输出1位的信号Dcal。如果采样电容电路包括m对电容,则校准循环可以设置为m。在每个校准循环选择一对电容误差测量。
在每个循环中可以生成M*1024个Dcal,并且例如对于第一对电容,可以通过公式进行叠加运算:
We1(i)=Dcal(1)+(Dcal(1)+Dcal(2))+…+(Dcal(1)+Dcal(2)+…+Dcal(M-1)+Dcal(M))。其中M可以为采样周期,例如为32。这样可以生成32个位宽为16的We1(i),然后可以通过公式对32个We1(i)求平均从而得到We1。以此类推,从而得到15个We存储在存储器中,以便在正常的转换模式下被使用。
在正常的转换模式下,第一积分器211、第二积分器212、第三积分器213及量化器220进行工作。在图2中示出了三阶积分器,但是其可以是其他阶积分器,例如一阶积分器(一个积分器)、二阶积分器(二个积分器)、四阶积分器(四个积分器)等。其中过采样率可以设置为128,这样一个转换周期可以包括127个F1或F2周期和1个RST周期。
图2示出了第一个积分器之后的积分器的电路图,例如第二积分器、第三积分器等的电路图。其中该积分器可以包括第一至第六开关和复位开关,其中第一开关的第一端连接上一个积分器的负输出端,第一开关的第二段连接第一电容的第一端,第一电容的第二端连接第二开关的第一端,第二开关的第二端连接放大器的正输入端,第三开关的第一端连接上一个积分器的正输出端,第三开关的第二端连接第二电容的第一端,第二电容的第二端连接第四开关的第一端,第四开关的第二端连接放大器的负输入端,第五开关连接在第一开关的第二端与第三开关的第二端之间,第六开关连接在第二开关的第一端和第四开关的第一端之间,并且复位开关连接在放大器的正输入端和负输入端之间。
第一积分电容连接在放大器的正输入端和负输出端之间,第二积分电容连接在放大器的负输入端和正输出端之间。
其中,第一开关、第三开关、第六开关可以通过时钟信号F1进行控制,第二开关、第四开关和第五开关可以通过时钟信号F2进行控制,复位开关可以通过复位信号RST来进行控制。
由于采样电容之间的随机失配会严重影响模数转换器的性能,因此在本公开中采用了DWA(Data Weighted Averaging,数据权重平均)技术与电容失配校准两种方式来解决电容之间的随机失配问题。其中DWA电路从量化器220输出的信号(温度计码)顺序随机选择,将电容的随机失配误差平均,其中DWA电路可以通过MUX电路来对采用电容进行选择。校准部所实施的电容失配校准可以在模数转换器工作之前进行,可以采用第一个积分器和量化器等来实现简单的环路,并且对于每个/对电容的随机误差逐个测量,测量结果保存在存储器中,当模数转换器正常工作时被使用。
另外,根据本公开的模数转换器还可以包括前馈电路700,并且前馈电路可以由电容和开关组成,并且可以选择合适的电容值来实现模数转换器的前馈系数,从而实现相应的传递函数的环路系数。
其中在图2和图3中,F1表示由时钟信号F1控制的开关,F2表示由时钟信号F2控制的开关,RST表示由时钟信号RST控制的开关。
此外,在本公开中,量化器220和校准部的量化器的输出均可以通过数字低通滤波器800进行滤波。
因此,根据本公开的技术方案,当模数转换器不使用校准系数时,可以仅基于DWA技术来进行转换。例如数字低通滤滤波器的输入为fs速率、15位宽(电容对数)的温度计码数据,RST信号后的M(128)个周期进行数据的叠加,最终滤波器的输出为速率为fs/M且位宽大于17的二进制数。其中叠加运算的公式原理与上面的叠加计算相同。
当模数转换器使用校准系数时,这时候需要将温度计码数据和得到的校准系数进行相乘,这样对于15个温度计码数据V1、V2、…、V15处理后的结果为V1*We1、…、V15*We15。
此外,本公开对放大器进行了改进,下面将对改进后的运算放大器进行详细的说明。因为运放的输入共模电压会进行变化,因此需要接受大的输入共模电压范围,在本公开中采用了折叠型cascode结构。其中,对应三阶的情况,三个运算放大器中第一个运算放大器和第二个运算放大器可以共用一个单元(cell)。
图4示出了根据本公开的一个实施方式的运算放大器的电路图。
其中该电路图所示的运算放大器可以为第一运算放大器,而对于其他运算放大器,例如第二运算放大器和第三运算放大器等可以省略下面所描述的斩波(chop)开关。
运算放大器可以包括第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7、第八PMOS晶体管MP8、第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5、第六NMOS晶体管MN6。第一PMOS晶体管的源极连接供电电压VDD,第一PMOS晶体管的漏极连接第二PMOS晶体管的源极,第一PMOS晶体管的栅极接收第一PMOS偏置电压VBP1,第二PMOS晶体管的栅极接收第二PMOS偏置电压VBP2,第二PMOS晶体管的漏极连接第三PMOS晶体管和第四PMOS晶体管的源极,第三PMOS晶体管的栅极分别通过第一开关S1连接负输入端并且通过第二开关S2连接正输入端,第四PMOS晶体管的栅极分别通过第三开关S3连接负输入端IN和通过第四开关连接正输入端IP。以便通过开关的导通来选择合适的输入端连接至两个PMOS晶体管的栅极。
第五PMOS晶体管和第六PMOS晶体管的源极连接供电电压,并且第五PMOS晶体管和第六PMOS晶体管的栅极连接并且通过第一PMOS偏置电压控制,第五PMOS晶体管的漏极与第七PMOS晶体管的源极连接,第七PMOS晶体管的栅极连接第二PMOS偏置电压,第六PMOS晶体管MP6的漏极与第八PMOS晶体管的源极连接,并且第八PMOS晶体管的栅极连接第二PMOS偏置电压。第七PMOS晶体管的漏极连接第一斩波开关SC1和第四斩波开关SC4,第八PMOS晶体管的漏极连接第三斩波开关SC3和第二斩波开关SC2。这样通过斩波开关的导通和断开,通过第一斩波开关或第二斩波开关的输出作为正输出端,并且将第三斩波开关或第四斩波开关的输出作为输出端。
第七PMOS晶体管的漏极与第一NMOS晶体管的漏极连接,并且第一NMOS晶体管的栅极连接第二NMOS偏置电压VBN2,第八PMOS晶体管的漏极连接第二NMOS晶体管的漏极,并且第二NMOS晶体管的栅极连接第二NMOS偏置电压,第一NMOS晶体管的源极连接第三PMOS晶体管的漏极,并且第二NMOS晶体管的源极连接第四PMOS晶体管的漏极,第一NMOS晶体管的源极还连接第三NMOS晶体管的漏极,第二NMOS晶体管的源极还连接第五NMOS晶体管的漏极,第三NMOS晶体管和第五NMOS晶体管的源极接地,第三NMOS晶体管和第五NMOS晶体管的栅极连接共模电压VCM。第四NMOS晶体管的漏极连接第三NMOS晶体管的漏极,第四NMOS晶体管的源极接地,第四NMOS晶体管的栅极连接第一NMOS偏置电压VBN1,第六NMOS晶体管的漏极连接第五NMOS晶体管的漏极,第六NMOS晶体管的源极接地,第六NMOS晶体管的栅极连接第一NMOS偏置电压VBN1。
根据该运放电路,可以接受大的输入共模电压范围。同时由于斩波开关的存在,可以有效地抑制低频噪声和失调电压等。
对于第一运算放大器之外的其他运算放大器,可以省略斩波开关,直接将MP7和MP8的漏极作为正输出端OP和负输出端ON。
此外,在本公开中还对量化器220进行了相应的改进。
量化器包括m个比较器,每个比较器由预放大器和锁存器(LATCH)构成,其中相邻的锁存器共用一个预放大器,这样预放大器的数量为m/2+1个且锁存器的数量为m个。例如4bit量化器可以采用15个比较器构成,每个比较器采用静态预放大器加锁存器。为了降低每个比较器的失调(offset)电压,可以在预放大器中设置自动归零电路。此外为了节省功耗,15个比较器可以采用内插结构,即相邻的锁存器共用预放大器已达到减少预放大器的目的。这样最终预放大器的数量由15减低到8个。而锁存器的功耗为动态功耗,仅有在工作时才会存在功耗。因此根据本公开的设计将会极大的降低功耗。
图5示出了预放大器及锁存器的连接示意图。
图6示出了根据本公开的一个实施例的预放大器的电路图。其中该预放大器可以包括第一PMOS晶体管MP11、第二PMOS晶体管MP12,第一NMOS晶体管MN11、第二NMOS晶体管MN12和第三NMOS晶体管MN13。第一PMOS晶体管的源极和第二PMOS晶体管的源极连接供电电压VDD,第一PMOS晶体管的栅极与漏极连接,第二PMOS晶体管的栅极与漏极连接,第一PMOS晶体管的漏极连接第一NMOS晶体管的漏极,第二PMOS晶体管的漏极连接第二NMOS晶体管的漏极,第一NMOS晶体管的栅极连接负输入,第二PMOS晶体管的栅极连接正输入,第一NMOS晶体管和第二NMOS晶体管的源极连接第三NMOS晶体管的漏极并且第三NMOS晶体管的源极接地,第三NMOS晶体管的栅极连接偏置电流IB。此外,第一PMOS晶体管的漏极作为正输出端,第二PMOS晶体管的漏极作为负输出端。
图7示出了根据本公开的一个实施例的锁存器的电路图。在该锁存器中,第一PMOS晶体管MP21的源极和第二PMOS晶体管MP22的源极连接数字电压DVDD,并且第一PMOS晶体管的栅极与漏极连接,第二PMOS晶体管的栅极与漏极连接,第一PMOS晶体管的漏极连接第一NMOS晶体管MN21的漏极,并且第二PMOS晶体管的漏极连接第二NMOS晶体管MN22的漏极,第一NMOS晶体管和第二NMOS晶体管的栅极连接第一控制信号LAT,第一NMOS晶体管的源极连接第三NMOS晶体管MN23的漏极,第二NMOS晶体管的源极连接第四NMOS晶体管MN24的漏极,第三NMOS晶体管的栅极连接正输入IP,第四NMOS晶体管的栅极连接负输入IN,第三NMOS晶体管和第四NMOS晶体管的源极连接第五NMOS晶体管MN25的漏极,第五NMOS晶体管的栅极连接偏置电流IB,第五NMOS晶体管的源极连接数字地DVSS。
第三PMOS晶体管MP23和第四PMOS晶体管MP24的源极连接数字电压DVDD,第三PMOS晶体管的栅极连接第六NMOS晶体管MN26的栅极和第四PMOS晶体管的漏极,第四PMOS晶体管的栅极连接第七NMOS晶体管的栅极和第三PMOS晶体管的漏极,第三PMOS晶体管的漏极连接第六NMOS晶体管的漏极,第四PMOS晶体管的漏极连接第七NMOS晶体管MN27的漏极,第六NMOS晶体管的源极和第七NMOS晶体管的源极连接第八NMOS晶体管MN28的漏极,第八NMOS晶体管的源极连接数字地,并且第八NMOS晶体管的栅极连接第二控制信号NLAT,第八NMOS晶体管的漏极连接第五PMOS晶体管MP25的漏极,第五PMOS晶体管的源极连接数字电压DVDD,并且第五PMOS晶体管的栅极连接第二控制信号。其中第二控制信号根据第一控制信号产生,第一控制信号连接第六PMOS晶体管MP6的栅极和第九NMOS晶体管的栅极,第六PMOS晶体管的源极连接数字电压,并且第六PMOS晶体管的漏极连接第九NMOS晶体管的漏极,第九NMOS晶体管的源极连接数字地,其中第六PMOS晶体管的漏极与第九NMOS晶体管的漏极的连接点作为第二控制信号的输出端。
在本说明书的描述中,参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
本领域的技术人员应当理解,上述实施方式仅仅是为了清楚地说明本公开,而并非是对本公开的范围进行限定。对于所属领域的技术人员而言,在上述公开的基础上还可以做出其它变化或变型,并且这些变化或变型仍处于本公开的范围内。
Claims (10)
1.一种模数转换器,其特征在于,包括:
采样电容电路,所述采样电容电路包括采样电容并且用于采样输入信号;
转换部,所述转换部用于将采样电容的输出信号进行模数转换;
校准部,所述校准部用于对测量所述采样电容电路中的每个采样电容的电容误差;以及
存储部,所述存储部用于存储与每个采样电容的电容误差相关的校准系数,
其中,所述模数转换器能够被控制为工作在校准模式,以便通过所述校准部来测量每个采样电容的电容误差,所述模数转换器能够被控制为工作在转换模式,以便通过所述转换部将所述采样电容电路的输出信号转换为数字信号,其中所述转换部根据所述校准系数来将所述采样电容电路的输出信号转换为数字信号。
2.如权利要求1所述的模数转换器,其特征在于,
所述采样电容电路中的采样电容的数量为m对,其中m>1;
所述校准部被控制为在所述模数转换器的校准模式下,测量m对采样电容中的每对采样电容的采样电容误差,并且根据每对采样电容中的第i对采样电容误差来生成与第i对采样电容关联的第i个校准系数,其中1<i≤m。
3.如权利要求2所述的模数转换器,其特征在于,
所述转换部包括n个转换用积分器和转换用量化器,所述n个转换积分器用于将所述采样电容电路的采样信号转换为积分器输出信号,并且所述转换用量化器用于将所述积分器输出信号转换为量化器输出信号,其中n≥1,
所述存储部用于存储与每对采样电容分别关联的校准系数,以便在所述模数转换器的转换模式下,根据第i个校准系数来调整基于第i对采样电容所生成的量化器输出信号。
4.如权利要求3所述的模数转换器,其特征在于,所述n个转换器积分器中的第一个积分器用于将采样电容电路的采样信号转换为第一积分器输出信号,所述校准部接收所述第一积分器输出信号以便生成每对采样电容相关的校准系数。
5.如权利要求4所述的模数转换器,其特征在于,所述采样电容电路还包括与每对采样电容对应的采样开关,并且通过采样开关来对m对采样电容进行切换,以便选择第i对采样电容,从而生成第i个校准系数。
6.如权利要求5所述的模数转换器,其特征在于,在所述模数转换器的转换模式下,将第i个校准系数乘以基于第i对采样电容所生成的量化器输出信号来作为校准输出信号。
7.如权利要求4所述的模数转换器,其特征在于,所述校准部包括校准开关电容电路和校准用量化器,所述校准开关电容电路接收所述第一积分器输出信号并且所述校准开关电容电路的输出信号提供至所述校准用量化器,并且基于所述校准用量化器的输出信号来生成每对采样电容相关的校准系数。
8.如权利要求1至7中任一项所述的模数转换器,其特征在于,还包括DWA反馈回路,所述DWA反馈回路根据所述转换用量化器的量化器输出信号来将所述采样电容的随机失配误差进行平均。
9.如权利要求1至8中任一项所述的模数转换器,其特征在于,还包括前馈回路,所述前馈回路连接在所述转换用积分器的输出端与所述转换用量化器的输入端之间,并且所述前馈回路包括前馈电容,通过所述前馈电容的电容值来实现所述模数转换器的前馈系数。
10.如权利要求1至9中任一项所述的模数转换器,其特征在于,还包括数字低通滤波器,所述数字低通滤波器用于对所述转换用量化器的输出信号进行滤波处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110402614.2A CN113328747B (zh) | 2021-04-14 | 2021-04-14 | 模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110402614.2A CN113328747B (zh) | 2021-04-14 | 2021-04-14 | 模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113328747A true CN113328747A (zh) | 2021-08-31 |
CN113328747B CN113328747B (zh) | 2022-12-02 |
Family
ID=77414984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110402614.2A Active CN113328747B (zh) | 2021-04-14 | 2021-04-14 | 模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113328747B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6509852B1 (en) * | 2001-08-03 | 2003-01-21 | Texas Instruments Incorporated | Apparatus and method for gain calibration technique for analog-to-digital converter |
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
JP2013150255A (ja) * | 2012-01-23 | 2013-08-01 | Tohoku Univ | アナログデジタル変換器および固体撮像装置 |
CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
CN105720987A (zh) * | 2016-01-18 | 2016-06-29 | 清华大学 | 一种采用采样量化电路的压缩采样模数转换器 |
-
2021
- 2021-04-14 CN CN202110402614.2A patent/CN113328747B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6509852B1 (en) * | 2001-08-03 | 2003-01-21 | Texas Instruments Incorporated | Apparatus and method for gain calibration technique for analog-to-digital converter |
CN102025373A (zh) * | 2009-09-16 | 2011-04-20 | 复旦大学 | 一种数字后台校准电路 |
JP2013150255A (ja) * | 2012-01-23 | 2013-08-01 | Tohoku Univ | アナログデジタル変換器および固体撮像装置 |
CN104168020A (zh) * | 2014-08-19 | 2014-11-26 | 复旦大学 | 一种逐位逼近型模数转换器的电容非线性校准电路及方法 |
CN105720987A (zh) * | 2016-01-18 | 2016-06-29 | 清华大学 | 一种采用采样量化电路的压缩采样模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN113328747B (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8581764B2 (en) | Delta-sigma modulator and signal processing system | |
US20110254718A1 (en) | Integrator and delta-sigma modulator including the same | |
WO2009133653A9 (ja) | 積分器、共振器及びオーバーサンプリングa/d変換器 | |
US9438268B2 (en) | Current type D/A converter, delta sigma modulator, and communications device | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
JP6206738B2 (ja) | Ad変換器 | |
US10868563B2 (en) | Methods and apparatus for an analog-to-digital converter | |
US7068198B2 (en) | Double-sampled integrator system and method thereof | |
Markus et al. | Incremental delta-sigma structures for DC measurement: An overview | |
US20040070528A1 (en) | Filtering applicable to digital to analog converter systems | |
US8169259B2 (en) | Active filter, delta-sigma modulator, and system | |
JP2003158434A (ja) | 擬似差動増幅回路及び擬似差動増幅回路を使用したa/d変換器 | |
US8030991B2 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
CN113328747B (zh) | 模数转换器 | |
US9800261B2 (en) | Third order loop filter and delta-sigma modulator including the third order loop filter | |
WO2022217515A1 (zh) | 模数转换器 | |
US11777516B2 (en) | Sigma-delta modulator with residue converter for low-offset measurement system | |
Ishida et al. | Chopper-stabilized high-pass sigma delta modulator utilizing a resonator structure | |
CN111711452A (zh) | 一种有源-无源噪声整形逐次逼近adc | |
Yamamura et al. | A low power 20 bit instrumentation delta-sigma ADC | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
Yavari et al. | Double-sampling single-loop sigma-delta modulator topologies for broadband applications | |
CN217388686U (zh) | 模数转换器 | |
CN115987290A (zh) | 一种全动态的Delta-Sigma调制器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |