CN113325768B - 一种工控***的通信控制装置、方法和工控*** - Google Patents
一种工控***的通信控制装置、方法和工控*** Download PDFInfo
- Publication number
- CN113325768B CN113325768B CN202110583679.1A CN202110583679A CN113325768B CN 113325768 B CN113325768 B CN 113325768B CN 202110583679 A CN202110583679 A CN 202110583679A CN 113325768 B CN113325768 B CN 113325768B
- Authority
- CN
- China
- Prior art keywords
- data
- pulse
- communication
- module
- ethercat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 253
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000012545 processing Methods 0.000 claims abstract description 126
- 238000006243 chemical reaction Methods 0.000 claims abstract description 35
- 238000012856 packing Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/23—Pc programming
- G05B2219/23051—Remote control, enter program remote, detachable programmer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种工控***的通信控制装置、方法和工控***，该装置包括：EtherCAT主站，通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据；转接单元，对第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到第二通信数据；一个以上脉冲从站与EtherCAT主站进行通信的至少一个脉冲从站，接收第一脉冲数据，或发送第二脉冲数据，实现该至少一个脉冲从站自身与EtherCAT主站之间的通信。该方案，通过采用FPGA作为主处理器，能够提升主站与从站之间的通信兼容性，也能够降低从站与主站之间的接线成本，从而提高主站与从站之间的通信可靠性。
Description
技术领域
本发明属于通信技术领域，具体涉及一种工控***的通信控制装置、方法和工控***，尤其涉及一种EtherCAT现场总线转高速脉冲的FPGA逻辑处理装置、具有该EtherCAT现场总线转高速脉冲的FPGA逻辑处理装置的工控***、以及该工控***中EtherCAT现场总线转高速脉冲的FPGA逻辑处理方法。
背景技术
在工控领域，通用采用现场总线(Field bus)或脉冲(pulses per second)的方式，实现主站与从站之间的通信。现场总线方式中，不同现场总线的通信方式不同且不能兼容，使主站与从站之间形成通信壁垒。脉冲方式中，每个从站需要与主站进行电缆连接，成本较高。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的目的在于，提供一种工控***的通信控制装置、方法和工控***，以解决采用现场总线通信时，主站与从站之间的现场总线会存在通信方式不同且不能兼容的问题；而采用脉冲通信时，从站与主站之间存在接线成本较高的问题，从而影响主站与从站之间的通信可靠性的问题，达到通过采用FPGA作为主处理器，能够提升主站与从站之间的通信兼容性，也能够降低从站与主站之间的接线成本，从而提高主站与从站之间的通信可靠性的效果。
本发明提供一种工控***的通信控制装置中，所述工控***，包括：主站和从站；所述主站，采用EtherCAT主站；所述从站，采用脉冲从站；所述脉冲从站的数量为一个以上；所述工控***的通信控制装置，包括：转接单元；所述转接单元，设置在所述EtherCAT主站与一个以上所述脉冲从站之间；其中，所述EtherCAT主站，被配置为通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据；所述转接单元，被配置为对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据；一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，被配置为接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信。
在一些实施方式中，所述转接单元，包括：EtherCAT从站控制模块、FPGA模块和差分通信模块；所述差分通信模块的数量，与所述脉冲从站的数量相同；其中，所述转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据，包括：所述EtherCAT从站控制模块，被配置为解析所述第一通信数据的EtherCAT协议，得到第一网络数据；将所述第一网络数据，由第一串行数据转换为第一并行数据；所述FPGA模块，被配置为对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据；所述差分通信模块，被配置为将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据；所述转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据，包括：所述差分通信模块，还被配置为将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据；所述FPGA模块，还被配置为对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据；所述EtherCAT从站控制模块，还被配置为将所述第二并行数据转换为第二串行数据，作为第二网络数据；对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
在一些实施方式中，所述转接单元，还包括：通信接口；所述通信接口，设置在所述EtherCAT主站与所述EtherCAT从站控制模块之间。
在一些实施方式中，所述FPGA模块，包括：并行总线通信模块和脉冲收发模块；所述脉冲收发模块的数量，与所述差分通信模块的数量相同；其中，所述FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据，包括：所述并行总线通信模块，被配置为读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；所述脉冲收发模块，被配置为根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送；所述FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据，包括：所述脉冲收发模块，被配置为将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块；所述并行总线通信模块，被配置为读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
在一些实施方式中，所述FPGA模块，还包括：时钟模块；所述时钟模块，被配置为给所述并行总线通信模块和所述脉冲收发模块提供时钟信号。
在一些实施方式中，所述并行总线通信模块，包括：初始化模块和通信处理模块；其中，所述并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块，包括：所述初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据；所述一帧数据，包括：第一并行数据或第二差分数据；所述通信处理模块，被配置为在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
与上述装置相匹配，本发明再一方面提供一种工控***，包括：以上所述的工控***的通信控制装置。
与上述工控***相匹配，本发明再一方面提供一种工控***的通信控制方法中，所述工控***，包括：主站和从站；所述主站，采用EtherCAT主站；所述从站，采用脉冲从站；所述脉冲从站的数量为一个以上；所述工控***的通信控制方法，包括：通过EtherCAT主站，通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据；通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据；通过一个以上脉冲从站与EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信。
在一些实施方式中，其中，通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据，包括：通过EtherCAT从站控制模块，解析所述第一通信数据的EtherCAT协议，得到第一网络数据；将所述第一网络数据，由第一串行数据转换为第一并行数据；通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据；通过差分通信模块，将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据；通过转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据，包括：通过差分通信模块，还将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据；通过FPGA模块，还对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据；通过EtherCAT从站控制模块，还将所述第二并行数据转换为第二串行数据，作为第二网络数据；对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
在一些实施方式中，其中，通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据，包括：通过并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；通过脉冲收发模块，根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送；通过FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据，包括：通过脉冲收发模块，将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块；通过并行总线通信模块，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
在一些实施方式中，通过并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块，包括：通过初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据；所述一帧数据，包括：第一并行数据或第二差分数据；通过通信处理模块，在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；通过通信处理模块，在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
由此，本发明的方案，通过使EtherCAT主站采用EtherCAT现场总线通信，使从站采用脉冲从站，并在EtherCAT主站和脉冲从站中串联一块转接板，该转接板采用FPGA作为主处理器，实现脉冲的接收和发送；从而，通过采用FPGA作为主处理器，能够提升主站与从站之间的通信兼容性，也能够降低从站与主站之间的接线成本，从而提高主站与从站之间的通信可靠性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明的工控***的通信控制装置的一实施例的结构示意图；
图2为EtherCAT现场总线转脉冲的硬件方案的一实施例的结构示意图；
图3为EtherCAT现场总线转脉冲的FPGA处理逻辑的一实施例的流程示意图；
图4为EtherCAT现场总线转脉冲的FPGA处理逻辑方法的一实施例的流程示意图；
图5为本发明的工控***的通信控制方法的一实施例的流程示意图；
图6为本发明的方法中对所述第一通信数据进行第一转换处理的一实施例的流程示意图；
图7为本发明的方法中对第二脉冲数据进行第二转换处理的一实施例的流程示意图；
图8为本发明的方法中对所述第一并行数据进行可编程逻辑处理的一实施例的流程示意图；
图9为本发明的方法中对所述第二差分数据进行可编程逻辑处理的一实施例的流程示意图；
图10为本发明的方法中将所述第一并行数据中需转换为脉冲信号的数据进行计算，或对所述第二差分数据进行去抖动处理和计数的一实施例的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现场总线，是近年来迅速发展起来的一种工业数据总线，它主要解决工业现场的智能化仪器仪表、控制器、执行机构等现场设备间的数字通信以及这些现场控制设备和高级控制***之间的信息传递问题。脉冲，是指电子技术中经常运用的一种像脉搏似的短暂起伏的电冲击(电压或电流)。现场总线通信方式，具有连接方便、抗干扰能力强、通信信息丰富等优点，已经越来越广泛。而脉冲通信方式，具有实现简单，在短距离传输中成本底的优点，也能满足一部分的市场需求。
但在长距离的传输中，采用脉冲的方式，每个从站都需要与主站进行电缆连接，成本相应地就增加了。而现场总线采用一根现场总线也有多种类型，不同的厂家采用了不同的通信方式，不同的通信方式之间并不兼容，主站与从站之间形成通信壁垒。
相关方案中，脉冲方式的从站，也还有很大的应用。如果上位也是脉冲主站，在很多场合，主站和从站之间的距离较长，每个从站都需要一根脉冲线连接主站，需要多根线进行连接，成本相应的很高，而且线多，可能影响电气柜及走线槽的设计。在脉冲发送和接收的处理上，可以选择不同的处理器，由于不同的处理器有不同的机制，对脉冲的发送和接收的速度存在很大的区别，在一些脉冲桥接方案中，由于受CPU(central processing unit，中央处理器)的速度影响，无法达到10M以上的脉冲通信，由于单片机中断响应速度及处理速度，要远远小于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的处理速度，影响EtherCAT(以太网控制自动化技术)从站通信抖动，会降低EtherCAT现场总线的最大通信速度。
根据本发明的实施例，提供了一种工控***的通信控制装置。参见图1所示本发明的装置的一实施例的结构示意图。所述工控***，包括：主站和从站。所述主站，采用EtherCAT主站。所述从站，采用脉冲从站。所述脉冲从站的数量为一个以上。所述工控***的通信控制装置，包括：转接单元，如EtherCAT现场总线转脉冲的转接板。所述转接单元，设置在所述EtherCAT主站与一个以上所述脉冲从站之间。
其中，所述EtherCAT主站，被配置为通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据。第一通信数据，可以主站发出的通信数据，如主站发给从站的数据。第二通信数据，可以是主站接收的通信数据，如从站发给主站的数据。
所述转接单元，被配置为对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据。第一脉冲数据，是主站发送给从站的数据。第二脉冲数据，是从站发送给主站的数据。
一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，被配置为接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信。
由此，通过EtherCAT主站、脉冲从站、以及设置在EtherCAT主站与一个以上脉冲从站之间的转接单元，能够使EtherCAT主站通过EtherCAT与转接板之间进行通信，EtherCAT主站采用EtherCAT现场总线通信，避免了主站为脉冲型时多个从站在长距离连接下线多、成本过高的问题，能够减少接线，减小成本。
在一些实施方式中，所述转接单元，包括：EtherCAT从站控制模块、FPGA模块和差分通信模块。所述差分通信模块的数量，与所述脉冲从站的数量相同。EtherCAT从站控制模块、FPGA模块和每个差分通信模块，依次设置在EtherCAT主站与每个脉冲从站之间。
其中，所述转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据，包括：
所述EtherCAT从站控制模块，被配置为解析所述第一通信数据的EtherCAT协议，得到第一网络数据。将所述第一网络数据，由第一串行数据转换为第一并行数据。
所述FPGA模块，被配置为对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据。
其中，所述FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据，包括：
所述并行总线通信模块，被配置为读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数。
所述脉冲收发模块，被配置为根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送。
图3为EtherCAT现场总线转脉冲的FPGA处理逻辑的一实施例的流程示意图。如图3所示，EtherCAT现场总线转脉冲的FPGA处理逻辑，包括：
步骤11、FPGA首先对EtherCAT从站控制器芯片进行初始化，保证EtherCAT从站控制器芯片按要求工作。
步骤12、EtherCAT从站控制器芯片，接收到网络数据(如位置、速度、IO数据、参数、状态等数据)，并进行提取有效数据后，通过一路IO口通知FPGA模块，FPGA模块立马启动并行总线通信模块进行读取，区分出不同的数据，把其中要转成脉冲信号的数据输入到脉冲计算模块，在脉冲计算模块中，会保留上一个周期的输入数据，上一周期的输入数据与这一周期的输入数据进行大小对比，根据大小的不同，区分出即将要发送的脉冲方向信号，或正或负。例如：如果上一周期的数据比当前周期的数据大，就是正方向，反之为负。
同时，根据对比数据的大小，得到即将发送脉冲数。即，如果上一周期收到的数据为M，这一周期收到的数据为N，如果M>N，脉冲方向设定为正，如果M<N，则方向为负。N-M(n)即为该周期需要发送的脉冲数。要在固定的周期内发送完脉冲，需要有3个参数，固定周期T，时钟处理频率f，以及脉冲数n。T*f/2n(当n为0时模块不执行)得到计数器阀值k，设计一个计数器，让计数器从1开始计算到k，脉冲的电平信号进行一次跳变。脉冲信号模块输出对应的脉冲及其方向信号到接口。脉冲输出速度取决定时钟处理频率f。根据FPGA模块的逻辑资源及IO资源的大小，用户可以设计多路脉冲输出模块。最后，把脉冲及方向信号通过差分输出芯片转换成脉冲信号，提高信号的传送速度及抗干扰度。
所述差分通信模块，被配置为将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据。
所述转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据，包括：
所述差分通信模块，还被配置为将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据。
所述FPGA模块，还被配置为对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据。
其中，所述FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据，包括：
所述脉冲收发模块，被配置为将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块。
所述并行总线通信模块，被配置为读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。具体地，FPGA进行防抖处理后，对脉冲信号进行计数，把该数据传输给EtherCAT从站控制模块。
参见图3所示的例子，从站产生产脉冲连接到FPGA模块，设计一个脉冲接收器，让脉冲的边沿及方向触发脉冲计数，把相应的脉冲转成数字量传输给并行总线通信模块，实现数据的交互。由于FPGA模块的处理频率可以达二三百兆，产生的脉冲也可以上百兆。同时，由于FPGA模块逻辑之间的抖动为ns级，远远小于单片机的中断处理抖动，相应地就能提高了EtherCAT的通信周期。最后，通过差分输入芯片，把差分转成脉冲信号输入到FPGA模块。
本发明的方案，自主设计的一种数据处理流程，转接板采用FPGA处理方案，降低采用MCU数据处理中带来的抖动，提高EtherCAT主站的通信频率。
所述EtherCAT从站控制模块，还被配置为将所述第二并行数据转换为第二串行数据，作为第二网络数据。对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
本发明的方案中，数据转换处理器采用了FPGA模块，FPGA模块是现场可编程逻辑器件，相对于相关方案中的PC(个人计算机)、单片机，有很大的不同，FPGA模块作为硬件电路，很容易做到并行执行，整体内部逻辑都能保持在较高的运行速度。
在一些实施方式中，所述转接单元，还包括：通信接口，如RJ45接口。所述通信接口，设置在所述EtherCAT主站与所述EtherCAT从站控制模块之间。
本发明的方案，提出了一种EtherCAT现场总线转脉冲的硬件方案，采用了FPGA作为主处理器。图2为EtherCAT现场总线转脉冲的硬件方案的一实施例的结构示意图。如图2所示，EtherCAT现场总线转脉冲的硬件方案中，在EtherCAT主站和脉冲从站中，串联一块转接板。脉冲从站的个数为一个以上。转接板，是EtherCAT现场总线转脉冲的转接板。转接板，包括：RJ45接口、EtherCAT从站控制器芯片、FPGA模块、差分通信模块。差分通信模块的数量，与脉冲从站的数量一致。每个差分通信模块，包括：一个差分接收芯片和一个差分发送芯片。EtherCAT主站，经EtherCAT连接到转接板中的RJ45接口。在转接板中，RJ45接口，通过串行连接方式，连接到EtherCAT从站控制器芯片。EtherCAT从站控制器芯片，通过并行连接方式，连接到FPGA模块。FPGA模块，通过每组差分通信模块，连接到每个脉冲从站。每组差分通信模块，与脉冲从站之间，能够收发脉冲信号。采取了FPGA模块来实现脉冲的接收和发送，提高了脉冲信号的发送和接收速度，解决了采用其它MCU的低速通信问题，提高EtherCAT主站每周期内可以发送的最大数据的量。
在图2所示的例子中，在转接板中，RJ45接口连接到EtherCAT从站控制器芯片，该EtherCAT从站控制器芯片带有100M以太网物理协议层，负责解析或打包EtherCAT协议，并将网络串行数据转换成并行数据与上位处理器进行通信。
在一些实施方式中，所述FPGA模块，包括：并行总线通信模块和脉冲收发模块。所述脉冲收发模块的数量，与所述差分通信模块的数量相同。所述并行总线通信模块和脉冲收发模块，设置在EtherCAT从站控制器芯片与相应的差分通信模块之间。实际使用时，可以根据用户需求，可以设计多路脉冲连接，一一对应到各个从站。
在一些实施方式中，所述FPGA模块，还包括：时钟模块。所述时钟模块，分别与并行总线通信模块和脉冲收发模块连接。
所述时钟模块，被配置为给所述并行总线通信模块和所述脉冲收发模块提供时钟信号。
参见图3所示的例子，FPGA模块的时钟模块给各模块提供高速时钟。
在一些实施方式中，所述并行总线通信模块，包括：初始化模块和通信处理模块。初始化模块和通信处理模块连接。初始化模块，如EtherCAT从站控制器芯片初始化模块。通信处理模块，如周期通信处理模块。
其中，所述并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块，包括：
所述初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据。所述一帧数据，包括：第一并行数据或第二差分数据。
所述通信处理模块，被配置为在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数。
所述通信处理模块，还被配置为在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
图4为EtherCAT现场总线转脉冲的FPGA处理逻辑方法的一实施例的流程示意图。如图4所示，EtherCAT现场总线转脉冲的FPGA处理逻辑方法，包括：
步骤21、上电后，EtherCAT从站控制器芯片初始化。
步骤22、判断EtherCAT从站控制器是否收到一帧数据，若是，则执行步骤23和步骤24。否则，返回步骤22，即继续判断EtherCAT从站控制器是否收到一帧数据。
步骤23、读取EtherCAT从站控制器数据，将读取的数据转换成脉冲，对转换后的脉冲数据进行发送，以发送至脉冲从站。
步骤24、读取FPGA的其它IO信号(如脉冲输入信号)，将读取的IO信号转换成数据，将转换得到的数据发送至EtherCAT从站控制器。
经大量的试验验证，采用本发明的技术方案，通过使EtherCAT主站采用EtherCAT现场总线通信，使从站采用脉冲从站，并在EtherCAT主站和脉冲从站中串联一块转接板，该转接板采用FPGA作为主处理器，实现脉冲的接收和发送。从而，通过采用FPGA作为主处理器，能够提升主站与从站之间的通信兼容性，也能够降低从站与主站之间的接线成本，从而提高主站与从站之间的通信可靠性。
根据本发明的实施例，还提供了对应于工控***的通信控制装置的一种工控***。该工控***可以包括：以上所述的工控***的通信控制装置。
由于本实施例的工控***所实现的处理及功能基本相应于前述装置的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
经大量的试验验证，采用本发明的技术方案，通过使EtherCAT主站采用EtherCAT现场总线通信，使从站采用脉冲从站，并在EtherCAT主站和脉冲从站中串联一块转接板。该转接板采用FPGA作为主处理器，实现脉冲的接收和发送，提高了脉冲信号的发送和接收速度，提高了主站与从站之间的通信速率。
根据本发明的实施例，还提供了对应于工控***的一种工控***的通信控制方法，如图5所示本发明的方法的一实施例的流程示意图。所述工控***，包括：主站和从站。所述主站，采用EtherCAT主站。所述从站，采用脉冲从站。所述脉冲从站的数量为一个以上。所述工控***的通信控制方法，包括：步骤S110至步骤S130。
在步骤S110处，通过EtherCAT主站，通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据。第一通信数据，可以主站发出的通信数据，如主站发给从站的数据。第二通信数据，可以是主站接收的通信数据，如从站发给主站的数据。
在步骤S120处，通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据。第一脉冲数据，是主站发送给从站的数据。第二脉冲数据，是从站发送给主站的数据。转接单元，如EtherCAT现场总线转脉冲的转接板。所述转接单元，设置在所述EtherCAT主站与一个以上所述脉冲从站之间。
在步骤S130处，通过一个以上脉冲从站与EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信。
由此，通过EtherCAT主站、脉冲从站、以及设置在EtherCAT主站与一个以上脉冲从站之间的转接单元，能够使EtherCAT主站通过EtherCAT与转接板之间进行通信，EtherCAT主站采用EtherCAT现场总线通信，避免了主站为脉冲型时多个从站在长距离连接下线多、成本过高的问题，能够减少接线，减小成本。
在一些实施方式中，步骤S120中，通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据的具体过程，参见以下示例性说明。
下面结合图6所示本发明的方法中对所述第一通信数据进行第一转换处理的一实施例流程示意图，进一步说明步骤S120中对所述第一通信数据进行第一转换处理的具体过程，包括：步骤S210至步骤S230。
步骤S210，通过EtherCAT从站控制模块，解析所述第一通信数据的EtherCAT协议，得到第一网络数据。将所述第一网络数据，由第一串行数据转换为第一并行数据。
步骤S220，通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据。
步骤S230，通过差分通信模块，将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据。
在一些实施方式中，步骤S220中通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据的具体过程，参见以下示例性说明。
下面结合图8所示本发明的方法中对所述第一并行数据进行可编程逻辑处理的一实施例流程示意图，进一步说明步骤S220中对所述第一并行数据进行可编程逻辑处理的具体过程，包括：步骤S410和步骤S420。
步骤S410，通过并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数。
步骤S420，通过脉冲收发模块，根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送。
FPGA模块，包括：并行总线通信模块和脉冲收发模块。所述脉冲收发模块的数量，与所述差分通信模块的数量相同。所述并行总线通信模块和脉冲收发模块，设置在EtherCAT从站控制器芯片与相应的差分通信模块之间。实际使用时，可以根据用户需求，可以设计多路脉冲连接，一一对应到各个从站。图3为EtherCAT现场总线转脉冲的FPGA处理逻辑的一实施例的流程示意图。如图3所示，EtherCAT现场总线转脉冲的FPGA处理逻辑，包括：
步骤11、FPGA首先对EtherCAT从站控制器芯片进行初始化，保证EtherCAT从站控制器芯片按要求工作。
步骤12、EtherCAT从站控制器芯片，接收到网络数据，并进行提取有效数据后，通过一路IO口通知FPGA模块，FPGA模块立马启动并行总线通信模块进行读取，区分出不同的数据，把其中要转成脉冲信号的数据输入到脉冲计算模块，在脉冲计算模块中，会保留上一个周期的输入数据，上一周期的输入数据与这一周期的输入数据进行大小对比，根据大小的不同，区分出即将要发送的脉冲方向信号，或正或负。
同时，根据对比数据的大小，得到即将发送脉冲数。即，如果上一周期收到的数据为M，这一周期收到的数据为N，如果M>N，脉冲方向设定为正，如果M<N，则方向为负。N-M(n)即为该周期需要发送的脉冲数。要在固定的周期内发送完脉冲，需要有3个参数，固定周期T，时钟处理频率f，以及脉冲数n。T*f/2n(当n为0时模块不执行)得到计数器阀值k，设计一个计数器，让计数器从1开始计算到k，脉冲的电平信号进行一次跳变。脉冲信号模块输出对应的脉冲及其方向信号到接口。脉冲输出速度取决定时钟处理频率f。根据FPGA模块的逻辑资源及IO资源的大小，用户可以设计多路脉冲输出模块。最后，把脉冲及方向信号通过差分输出芯片转换成脉冲信号，提高信号的传送速度及抗干扰度。
在一些实施方式中，步骤S120中通过转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据的具体过程，参见以下示例性说明。
下面结合图7所示本发明的方法中对第二脉冲数据进行第二转换处理的一实施例流程示意图，进一步说明步骤S120中对第二脉冲数据进行第二转换处理的具体过程，包括：步骤S310至步骤S330。
步骤S310，通过差分通信模块，还将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据。
步骤S320，通过FPGA模块，还对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据。
在一些实施方式中，步骤S320中通过FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据的具体过程，参见以下示例性说明。
下面结合图9所示本发明的方法中对所述第二差分数据进行可编程逻辑处理的一实施例流程示意图，进一步说明步骤S320中对所述第二差分数据进行可编程逻辑处理的具体过程，包括：步骤S510和步骤S520。
步骤S510，通过脉冲收发模块，将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块。
步骤S520，通过并行总线通信模块，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
参见图3所示的例子，从站产生产脉冲连接到FPGA模块，设计一个脉冲接收器，让脉冲的边沿及方向触发脉冲计数，把相应的脉冲转成数字量传输给并行总线通信模块，实现数据的交互。由于FPGA模块的处理频率可以达二三百兆，产生的脉冲也可以上百兆。同时，由于FPGA模块逻辑之间的抖动为ns级，远远小于单片机的中断处理抖动，相应地就能提高了EtherCAT的通信周期。最后，通过差分输入芯片，把差分转成脉冲信号输入到FPGA模块。
本发明的方案，自主设计的一种数据处理流程，转接板采用FPGA处理方案，降低采用MCU数据处理中带来的抖动，提高EtherCAT主站的通信频率。
在一些实施方式中，所述FPGA模块，还包括：时钟模块。所述时钟模块，分别与并行总线通信模块和脉冲收发模块连接。所述时钟模块，被配置为给所述并行总线通信模块和所述脉冲收发模块提供时钟信号。参见图3所示的例子，FPGA模块的时钟模块给各模块提供高速时钟。
步骤S330，通过EtherCAT从站控制模块，还将所述第二并行数据转换为第二串行数据，作为第二网络数据。对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
其中，转接单元，包括：EtherCAT从站控制模块、FPGA模块和差分通信模块。所述差分通信模块的数量，与所述脉冲从站的数量相同。EtherCAT从站控制模块、FPGA模块和每个差分通信模块，依次设置在EtherCAT主站与每个脉冲从站之间。本发明的方案中，数据转换处理器采用了FPGA模块，FPGA模块是现场可编程逻辑器件，相对于相关方案中的PC(个人计算机)、单片机，有很大的不同，FPGA模块作为硬件电路，很容易做到并行执行，整体内部逻辑都能保持在较高的运行速度。
本发明的方案，提出了一种EtherCAT现场总线转脉冲的硬件方案，采用了FPGA作为主处理器。图2为EtherCAT现场总线转脉冲的硬件方案的一实施例的结构示意图。如图2所示，EtherCAT现场总线转脉冲的硬件方案中，在EtherCAT主站和脉冲从站中，串联一块转接板。脉冲从站的个数为一个以上。转接板，是EtherCAT现场总线转脉冲的转接板。转接板，包括：RJ45接口、EtherCAT从站控制器芯片、FPGA模块、差分通信模块。差分通信模块的数量，与脉冲从站的数量一致。每个差分通信模块，包括：一个差分接收芯片和一个差分发送芯片。EtherCAT主站，经EtherCAT连接到转接板中的RJ45接口。在转接板中，RJ45接口，通过串行连接方式，连接到EtherCAT从站控制器芯片。EtherCAT从站控制器芯片，通过并行连接方式，连接到FPGA模块。FPGA模块，通过每组差分通信模块，连接到每个脉冲从站。每组差分通信模块，与脉冲从站之间，能够收发脉冲信号。采取了FPGA模块来实现脉冲的接收和发送，提高了脉冲信号的发送和接收速度，解决了采用其它MCU的低速通信问题，提高EtherCAT主站每周期内可以发送的最大数据的量。
在图2所示的例子中，在转接板中，RJ45接口连接到EtherCAT从站控制器芯片，该EtherCAT从站控制器芯片带有100M以太网物理协议层，负责解析或打包EtherCAT协议，并将网络串行数据转换成并行数据与上位处理器进行通信。
在一些实施方式中，通过并行总线通信模块，步骤S420中读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或步骤S520中读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块的具体过程，参见以下示例性说明。
下面结合图10所示本发明的方法中将所述第一并行数据中需转换为脉冲信号的数据进行计算，或对所述第二差分数据进行去抖动处理和计数的一实施例流程示意图，进一步说明步骤S420中将所述第一并行数据中需转换为脉冲信号的数据进行计算，或步骤S520对所述第二差分数据进行去抖动处理和计数的具体过程，包括：步骤S610至步骤S630。
步骤S610，通过初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据。所述一帧数据，包括：第一并行数据或第二差分数据。
步骤S620，通过通信处理模块，被配置为在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数。
步骤S630，通过通信处理模块，还在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
所述并行总线通信模块，包括：初始化模块和通信处理模块。初始化模块和通信处理模块连接。初始化模块，如EtherCAT从站控制器芯片初始化模块。通信处理模块，如周期通信处理模块。图4为EtherCAT现场总线转脉冲的FPGA处理逻辑方法的一实施例的流程示意图。如图4所示，EtherCAT现场总线转脉冲的FPGA处理逻辑方法，包括：
步骤21、上电后，EtherCAT从站控制器芯片初始化。
步骤22、判断EtherCAT从站控制器是否收到一帧数据，若是，则执行步骤23和步骤24。否则，返回步骤22，即继续判断EtherCAT从站控制器是否收到一帧数据。
步骤23、读取EtherCAT从站控制器数据，将读取的数据转换成脉冲，对转换后的脉冲数据进行发送，以发送至脉冲从站。
步骤24、读取FPGA的其它IO信号(如脉冲输入信号)，将读取的IO信号转换成数据，将转换得到的数据发送至EtherCAT从站控制器。
由于本实施例的方法所实现的处理及功能基本相应于前述工控***的实施例、原理和实例，故本实施例的描述中未详尽之处，可以参见前述实施例中的相关说明，在此不做赘述。
经大量的试验验证，采用本实施例的技术方案，通过使EtherCAT主站采用EtherCAT现场总线通信，使从站采用脉冲从站，并在EtherCAT主站和脉冲从站中串联一块转接板；该转接板采用FPGA作为主处理器，实现脉冲的接收和发送，解决了采用其它MCU的低速通信问题，提高EtherCAT主站每周期内可以发送的最大数据的量；避免了主站为脉冲型时多个从站在长距离连接下线多、成本过高的问题，能够减少接线，减小成本。
综上，本领域技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (9)
1.一种工控***的通信控制装置，其特征在于，所述工控***，包括：主站和从站；所述主站，采用EtherCAT主站；所述从站，采用脉冲从站；所述脉冲从站的数量为一个以上；所述工控***的通信控制装置，包括：转接单元；所述转接单元，设置在所述EtherCAT主站与一个以上所述脉冲从站之间；其中，
所述EtherCAT主站，被配置为通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据；
所述转接单元，被配置为对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据；
一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，被配置为接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信；
所述转接单元，包括：EtherCAT从站控制模块、FPGA模块和差分通信模块；所述差分通信模块的数量，与所述脉冲从站的数量相同；其中，
所述转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据，包括：
所述EtherCAT从站控制模块，被配置为解析所述第一通信数据的EtherCAT协议，得到第一网络数据；将所述第一网络数据，由第一串行数据转换为第一并行数据；
所述FPGA模块，被配置为对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据；
所述差分通信模块，被配置为将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据；
所述转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据，包括：
所述差分通信模块，还被配置为将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据；
所述FPGA模块，还被配置为对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据；
所述EtherCAT从站控制模块，还被配置为将所述第二并行数据转换为第二串行数据，作为第二网络数据；对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
2.根据权利要求1所述的工控***的通信控制装置，其特征在于，所述转接单元，还包括：通信接口；所述通信接口，设置在所述EtherCAT主站与所述EtherCAT从站控制模块之间。
3.根据权利要求1或2所述的工控***的通信控制装置，其特征在于，所述FPGA模块，包括：并行总线通信模块和脉冲收发模块；所述脉冲收发模块的数量，与所述差分通信模块的数量相同；
其中，
所述FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据，包括：
所述并行总线通信模块，被配置为读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；
所述脉冲收发模块，被配置为根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送；
所述FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据，包括：
所述脉冲收发模块，被配置为将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块；
所述并行总线通信模块，被配置为读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
4.根据权利要求3所述的工控***的通信控制装置，其特征在于，所述FPGA模块，还包括：时钟模块；
所述时钟模块，被配置为给所述并行总线通信模块和所述脉冲收发模块提供时钟信号。
5.根据权利要求3所述的工控***的通信控制装置，其特征在于，所述并行总线通信模块，包括：初始化模块和通信处理模块；其中，
所述并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块，包括：
所述初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据；所述一帧数据，包括：第一并行数据或第二差分数据；
所述通信处理模块，被配置为在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；
在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
6.一种工控***，其特征在于，包括：如权利要求1至5中任一项所述的工控***的通信控制装置。
7.一种工控***的通信控制方法，其特征在于，所述工控***，包括：主站和从站；所述主站，采用EtherCAT主站；所述从站，采用脉冲从站；所述脉冲从站的数量为一个以上；所述工控***的通信控制方法，包括：
通过EtherCAT主站，通过EtherCAT发送第一通信数据，或通过EtherCAT接收第二通信数据；
通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据；或对第二脉冲数据进行第二转换处理后，得到所述第二通信数据；
通过一个以上脉冲从站与EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据，或发送所述第二脉冲数据，实现该至少一个所述脉冲从站自身与所述EtherCAT主站之间的通信；
其中，通过转接单元，对所述第一通信数据进行第一转换处理后，得到第一脉冲数据，包括：
通过EtherCAT从站控制模块，解析所述第一通信数据的EtherCAT协议，得到第一网络数据；将所述第一网络数据，由第一串行数据转换为第一并行数据；
通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据；
通过差分通信模块，将所述第一差分数据转换为第一脉冲数据，以使一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站，接收所述第一脉冲数据；
通过转接单元，对第二脉冲数据进行第二转换处理后，得到所述第二通信数据，包括：
通过差分通信模块，还将一个以上所述脉冲从站与所述EtherCAT主站进行通信的至少一个所述脉冲从站发送的第二脉冲数据，转换为第二差分数据；
通过FPGA模块，还对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据；
通过EtherCAT从站控制模块，还将所述第二并行数据转换为第二串行数据，作为第二网络数据；对所述第二网络数据进行EtherCAT协议打包，得到第二通信数据，以使所述EtherCAT主站接收所述第二通信数据。
8.根据权利要求7所述的工控***的通信控制方法，其特征在于，其中，
通过FPGA模块，对所述第一并行数据进行可编程逻辑处理后，得到第一差分数据，包括：
通过并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；
通过脉冲收发模块，根据确定的所述第一差分数据的脉冲方向和脉冲数，对所述第一差分数据进行发送；
通过FPGA模块，对所述第二差分数据进行可编程逻辑处理后，得到第二并行数据，包括：
通过脉冲收发模块，将所述第二差分数据转换为数字量，并传输至所述并行总线通信模块；
通过并行总线通信模块，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
9.根据权利要求8所述的工控***的通信控制方法，其特征在于，通过并行总线通信模块，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；或读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块，包括：
通过初始化模块，被配置为在所述EtherCAT从站控制模块上电的情况下，对所述EtherCAT从站控制模块进行初始化之后，判断所述EtherCAT从站控制模块是否接收到一帧数据；所述一帧数据，包括：第一并行数据或第二差分数据；
通过通信处理模块，在所述一帧数据为第一并行数据的情况下，读取所述第一并行数据，将所述第一并行数据中需转换为脉冲信号的数据进行计算，确定将要发送的第一差分数据的脉冲方向和脉冲数；
通过通信处理模块，在所述一帧数据为第二差分数据的情况下，读取所述第二差分数据，对所述第二差分数据进行去抖动处理和计数后，传输至所述EtherCAT从站控制模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110583679.1A CN113325768B (zh) | 2021-05-27 | 2021-05-27 | 一种工控***的通信控制装置、方法和工控*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110583679.1A CN113325768B (zh) | 2021-05-27 | 2021-05-27 | 一种工控***的通信控制装置、方法和工控*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113325768A CN113325768A (zh) | 2021-08-31 |
| CN113325768B true CN113325768B (zh) | 2022-07-15 |
Family
ID=77421602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110583679.1A Active CN113325768B (zh) | 2021-05-27 | 2021-05-27 | 一种工控***的通信控制装置、方法和工控*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113325768B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114488951B (zh) * | 2021-12-30 | 2023-07-04 | 深圳市正运动技术有限公司 | 总线转脉冲方法、***、装置、终端设备及存储介质 |
| CN114679502B (zh) * | 2022-03-15 | 2023-11-21 | 珠海格力电器股份有限公司 | 用于数控***的通信方法和*** |
| CN117354083B (zh) * | 2023-10-27 | 2024-07-05 | 福氏新能源技术(上海)有限公司 | 一种EtherCAT主站和从站合一的低成本控制*** |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102004468A (zh) * | 2010-11-07 | 2011-04-06 | 上海交通大学 | 基于fpga单处理器的光纤接口多轴运动控制*** |
| CN202094918U (zh) * | 2011-05-31 | 2011-12-28 | 爱迪纳控制技术（厦门）有限公司 | 一种EtherCAT总线通用伺服脉冲量接口模块 |
| CN103336471A (zh) * | 2013-06-14 | 2013-10-02 | 华南理工大学 | 一种基于EtherCAT网络通信的伺服运动控制卡 |
| CN103425106A (zh) * | 2013-08-08 | 2013-12-04 | 华南理工大学 | 一种基于Linux的EtherCAT主/从站控制***及方法 |
| CN111026016A (zh) * | 2019-12-10 | 2020-04-17 | 深圳市英威腾自动控制技术有限公司 | 一种基于双fpga架构的可编程控制器及工业控制*** |
| US10944584B1 (en) * | 2019-10-11 | 2021-03-09 | Credo Technology Group Limited | Single-ended signaling between differential ethernet interfaces |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3736642B2 (ja) * | 2004-01-22 | 2006-01-18 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| CN106155014B (zh) * | 2016-06-23 | 2019-07-23 | 北京东土科技股份有限公司 | 工业互联网现场层宽带总线实时性实现方法 |
| CN207718192U (zh) * | 2018-01-09 | 2018-08-10 | 广州市韦德电气机械有限公司 | 一种基于EtherCAT总线的通用伺服转接桥 |
| CN111158285A (zh) * | 2019-12-30 | 2020-05-15 | 上海铼钠克数控科技股份有限公司 | 基于EtherCAT总线的控制*** |
-
2021
- 2021-05-27 CN CN202110583679.1A patent/CN113325768B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102004468A (zh) * | 2010-11-07 | 2011-04-06 | 上海交通大学 | 基于fpga单处理器的光纤接口多轴运动控制*** |
| CN202094918U (zh) * | 2011-05-31 | 2011-12-28 | 爱迪纳控制技术（厦门）有限公司 | 一种EtherCAT总线通用伺服脉冲量接口模块 |
| CN103336471A (zh) * | 2013-06-14 | 2013-10-02 | 华南理工大学 | 一种基于EtherCAT网络通信的伺服运动控制卡 |
| CN103425106A (zh) * | 2013-08-08 | 2013-12-04 | 华南理工大学 | 一种基于Linux的EtherCAT主/从站控制***及方法 |
| US10944584B1 (en) * | 2019-10-11 | 2021-03-09 | Credo Technology Group Limited | Single-ended signaling between differential ethernet interfaces |
| CN111026016A (zh) * | 2019-12-10 | 2020-04-17 | 深圳市英威腾自动控制技术有限公司 | 一种基于双fpga架构的可编程控制器及工业控制*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113325768A (zh) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113325768B (zh) | 一种工控***的通信控制装置、方法和工控*** | |
| CN106453383B (zh) | 一种基于uart的主从多机通讯***及方法 | |
| Fang et al. | Design and simulation of UART serial communication module based on VHDL | |
| CN102984059B (zh) | 千兆以太网冗余网卡及其链路切换条件判定结果控制方法 | |
| EP2912831B1 (en) | Ethernet over usb interfaces with full-duplex differential pairs | |
| CN102857397A (zh) | 一种多主异步双工差分总线及通讯方法 | |
| CN102932489A (zh) | 多通道arinc429总线接口 | |
| CN112199316B (zh) | 一种链式主从串口通讯装置的配置方法及通讯方法 | |
| CN104317762A (zh) | 一种fpga自适应控制rs485芯片收发方向的方法 | |
| CN101106504A (zh) | 基于can总线的智能自主机器人分布式通信*** | |
| CN202711246U (zh) | 一种485总线与232总线的扩展应用*** | |
| CN113792003A (zh) | 单总线通信单元、***及方法 | |
| CN115442178B (zh) | 多轴伺服总线控制电路及多轴伺服*** | |
| CN203722640U (zh) | 一种电环回光模块 | |
| CN216873219U (zh) | 通信电路及多主通信*** | |
| CN213987495U (zh) | 焊接机器人及其数据分析处理装置 | |
| CN114488871A (zh) | 控制方法、变频器及计算机可读存储介质 | |
| CN105812216B (zh) | PBUS无变压器EtherCAT通信电路及应用方法 | |
| CN202093347U (zh) | 一种EtherCAT总线数控***接口模块 | |
| CN114415561A (zh) | 一种数字化煤矿安全监控***断电时间检测装置 | |
| CN202094918U (zh) | 一种EtherCAT总线通用伺服脉冲量接口模块 | |
| CN202043143U (zh) | 一种EtherCAT高密集数字IO接口模块 | |
| CN112134646B (zh) | 物联层现场总线中的主站模块及其对总线上的从站设备进行初始化方法 | |
| CN112838972B (zh) | 基于rs-485收发器的使能控制方法、装置、设备及存储介质 | |
| CN104035399A (zh) | 一种大功率变频器控制***及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |