CN113312294A

CN113312294A - 电子装置以及通讯方法

Info

Publication number: CN113312294A
Application number: CN202010122202.9A
Authority: CN
Inventors: 王凤林; 邢征北; 崔涛; 陈兵
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2021-08-27
Anticipated expiration: 2040-02-27
Also published as: TWI762900B; TW202132981A; CN113312294B

Abstract

本公开涉及电子装置以及通讯方法。一种电子装置透过一通讯接口耦接一另一电子装置。电子装置透过通讯接口对另一电子装置执行一写入程序。若一写入失败发生，电子装置建立相关于写入程序的一相关地址列表，校验相关地址列表中的多个相关地址，且重新执行写入程序。

Description

电子装置以及通讯方法

技术领域

本案中所述实施例内容是有关于一种通讯技术，特别关于一种电子装置以及通讯方法。

背景技术

随着通讯技术的发展，两电子装置之间可透过各种通讯接口进行讯号传输。然而，基于一些因素，讯号传输的过程可能会发生干扰。这些干扰会影响到讯号的正确性。倘若所传输的讯号或所接收到的讯号不正确，将会使得***异常运作。

发明内容

本案的一些实施方式是关于一种电子装置。电子装置透过一通讯接口耦接一另一电子装置。电子装置透过通讯接口对另一电子装置执行一写入程序。若一写入失败发生，电子装置建立相关于写入程序的一相关地址列表，校验相关地址列表中的复数相关地址，且重新执行写入程序。

本案的一些实施方式是关于一种通讯方法。通讯方法包含：藉由一电子装置透过一通讯接口对一另一电子装置执行一写入程序；若一写入失败发生，藉由电子装置建立相关于写入程序的一相关地址列表；以及藉由电子装置校验相关地址列表中的复数相关地址，且重新执行写入程序。

综上所述，本案的电子装置以及通讯方法，可利用软件方式进行校验，且优先校验相关地址列表中的相关地址。相较于校验所有地址，本案的电子装置以及通讯方法可缩短校验时间，且不需更动硬件架构。

附图说明

为让本案的上述和其他目的、特征、优点与实施例能够更明显易懂，所附图式的说明如下：

图1是依照本案一些实施例所绘示的一通讯***的示意图；

图2是依照本案一些实施例所绘示的一读取程序的示意图；

图3是依照本案一些实施例所绘示的一写入程序的示意图；

图4依照本案一些实施例所绘示的校验读取程序的流程图；

图5依照本案一些实施例所绘示的校验写入程序的流程图；

图6是依照本案一些实施例所绘示的一反相程序的流程图；以及

图7是依照本案一些实施例所绘示的一通讯方法的流程图。

具体实施方式

在本文中所使用的用词『耦接』亦可指『电性耦接』，且用词『连接』亦可指『电性连接』。『耦接』及『连接』亦可指二个或多个元件相互配合或相互互动。

参考图1。图1是依照本案一些实施例所绘示的通讯***100的示意图。以图1示例而言，通讯***100包含电子装置E1以及电子装置E2。

在一些实施例中，电子装置E1为主(master)设备，而电子装置E2为从(slave)设备。电子装置E1可透过通讯接口IF耦接电子装置E2，以与电子装置E2通讯连接。据此，电子装置E1可透过通讯接口IF与电子装置E2进行沟通。举例而言，电子装置E1可透过通讯接口IF对电子装置E2执行读取程序或写入程序。也就是说，电子装置E1可透过通讯接口IF将数据写入电子装置E2或读取电子装置E2中的数据。在一些实施例中，电子装置E2可为复数个，且电子装置E1透过通讯接口IF耦接该些电子装置E2。

在一些实施例中，通讯接口IF可由串行外设接口(Serial PeripheralInterface,SPI)实现，且电子装置E1以及电子装置E2可由串行外设接口设备实现。由于串行外设接口技术仅占用四个讯号线，因此采用串行外设接口技术，可节省晶片面积。

图2是依照本案一些实施例所绘示的一读取程序的示意图。如前所述，串行外设接口晶片仅占用四个讯号线。据此，电子装置E1(或电子装置E2)可包含四个讯号接脚(pin)。一为选择接脚，用以接收选择讯号CS。一为时钟接脚，用以接收时钟讯号SCLK。一为数据输入接脚，用以接收输入数据SI。一为数据输出接脚，用以将输出数据SO输出。

在一些实施例中，当电子装置E1耦接复数个电子装置E2时，而选择讯号CS可用以决定哪个电子装置E2被选中且电子装置E1可与此被选中电子装置E2进行讯号传输。以图2示例而言，若图2所绘示的是其中一电子装置E2的四个讯号接脚的讯号，当选择讯号CS具有低逻辑位准时，代表此电子装置E2被选中。输入数据SI为此电子装置E2所接收到的数据。输出数据SO为此电子装置E2所输出的数据。时钟讯号SCLK用以控制数据的接收/传输。举例而言，此电子装置E2所接收的输入数据SI可在时钟讯号SCLK的上升边缘(rising edge)或下降边缘(falling edge)被接收，或此电子装置E2所输出的输出数据SO可在时钟讯号SCLK的上升边缘或下降边缘被输出。

以图2示例而言，若电子装置E1执行读取程序，电子装置E1会将输入讯号SI输出给电子装置E2。输入讯号SI包含指令CM1(0x01)以及地址AD1。据此，电子装置E2可依据指令CM1以及地址AD1将相应于地址AD1的数据DATA1输出给电子装置E1，以完成电子装置E1所执行的读取程序。

参考图3。图3是依照本案一些实施例所绘示的一写入程序的示意图。

以图3示例而言，若电子装置E1执行写入程序，电子装置E1会将输入讯号SI输出给电子装置E2。输入讯号SI包含指令CM2(0x02)、地址AD2以及数据DATA2。据此，依据指令CM2，来自电子装置E1的数据DATA2将写入电子装置E2的地址AD2，以完成电子装置E1所执行的写入程序。

然而，在讯号传输过程中，可能会因为干扰使得讯号发生改变。在这个情况下，通讯***100可能会异常运作。

一并参考图2以及图4。图4依照本案一些实施例所绘示的校验读取程序的流程图。在读取过程中，若指令CM1、地址AD1或数据DATA1的电位发生改变，可能会造成读取到的数据错误。针对此，本案的通讯***100可利用软件的方式校验读取程序。

在操作S410中，电子装置E1对电子装置E2执行读取程序，以分别于两个时间点读取电子装置E2的地址AD1中的已写入数据。

在操作S420中，判断于第一时间点以及第二时间点所分别读取到的两读取数据是否相同，以判断读取程序是否成功。举例而言，若两时间点的读取数据相同，代表读取程序成功。若两时间点的读取数据不相同，代表读取程序失败。在读取程序失败的情况下，将再次进入操作S410以重新执行读取程序。也就是说，电子装置E1会分别于再接下来的两个时间点再次读取电子装置E2的地址AD1的已写入数据。接着，再次进入操作S420。

一并参考图3以及图5。图5依照本案一些实施例所绘示的校验写入程序的流程图。在写入取过程中，若指令CM2或数据DATA2的电位发生改变，可能会造成写入的数据错误。若地址AD2的电位发生改变，可能会造成将数据写入错误的地址。针对此，本案的通讯***100可利用软件的方式校验写入程序。

在操作S510中，电子装置E1将指令CM2、地址AD2以及预设要写入的数据DATA2传送至电子装置E2。基于指令CM2，预设要写入的数据DATA2被写入电子装置E2的地址AD2。

在操作S520中，电子装置E1判断是否写入成功。举例而言，电子装置E1读取地址AD2中的已写入数据，且判断已写入数据是否相同于预设要写入的数据DATA2。若地址AD2中的已写入数据相同于预设要写入的数据DATA2，判断写入成功。在这个情况下，写入程序结束。若地址AD2中的已写入数据相异于预设要写入的资料DATA2，判断写入失败。在这个情况下，进入操作S530。

在操作S530中，电子装置E1更判断地址AD2中的已写入数据是否相同于地址AD2的原始数据。若地址AD2中的已写入数据相异于地址AD2的原始数据，再次进入操作S510。电子装置E1依据指令CM2将数据DATA2重新写入电子装置E2的地址AD2。也就是说，当判断地址AD2中的已写入数据不同于地址AD2的原始数据时，就直接进行重写。若已写入数据相同于地址AD2的原始数据，进入操作S540。

在操作S540中，基于地址AD2，建立相关于写入程序的相关地址列表。具体而言，若此写入程序的地址AD2有N个(例如：8个)位元，该N个(例如：8个)位元将分别执行反相程序，以产生电子装置E2的N个(例如：8个)相关地址。此N个(例如：8个)相关地址用以建立此写入程序的相关地址列表。

参考图6。图6是依照本案一些实施例所绘示的一反相程序的流程图。在操作S610中，n对应于地址AD2的第n个位元且将n设为1。在操作S620中，将第n个位元的逻辑值反相(例如：逻辑值1转为逻辑值0，逻辑值0转为逻辑值1)。在操作S630中，将n+1设为新的n。在操作S640中，判断新的n(原n+1)是否大于N。若是，反相程序结束。若否，回到操作S620，以依据更新后的n对第n个位元执行反相程序，进而分析出至少一相关地址。

举例而言。若地址AD2为00001001，将第1个位元进行反相后产生第一个相关地址为00001000，将第2个位元进行反相后产生第二个相关地址为00001011，将第3个位元进行反相后产生第三个相关地址为00001101，将第4个位元进行反相后产生第四个相关地址为00000001，将第5个位元进行反相后产生第五个相关地址为00011001，将第6个位元进行反相后产生第六个相关地址为00101001，将第7个位元进行反相后产生第七个相关地址为01001001，将第8个位元进行反相后产生第八个相关地址10001001。等效而言，上述产生的相关地址中的其中一位元与地址AD2的相应位元不相同，相关地址中的其他位元与地址AD2的其他相应位元相同。上述8个相关地址可用以建立相关地址列表。换句话说，相关地址列表包含上述8个相关地址。

再次参考图5。在操作S550中，电子装置E1读取相关地址列表中的相关地址，以判断该N个相关地址是否发生数据异常。若其中一个相关地址被判断出发生数据异常，将此相关地址的已写入数据回复为此相关地址的原始数据，且再次进入操作S510。在一些实施中，相关地址或所有地址的原始数据均会备份，当操作S520判断为写入成功后，地址AD2于备份中相应的内容才会更新成数据DATA2。

电子装置E1依据指令CM2将数据DATA2重新写入电子装置E2的地址AD2。也就是说，在判断写入失败发生且建立好相关地址列表后，电子装置E1会校验相关地址列表中的该些(例如：8个)相关地址，且重新执行该写入程序。

在一些相关技术中，是配置额外的校验电路以进行校验。然而，大部分的协议或设备并不支持额外的校验电路。另外，配置额外的校验电路会有成本上升以及电路面积变大的问题。相较于此些相关技术，本案的通讯系100是利用软件方式对讯号的正确性进行校验。也就是说，本案的通讯系100不需配置额外的校验电路。

再者，本案的电子装置E1优先校验相关地址列表中的相关地址，而非校验所有地址。在一些实施例中，由于讯号错误的机率很低，因此大部分的错误可在校验完相关地址列表中的相关地址(例如：上述8个相关地址)后即能确认。据此，本案的通讯系100可在不必校验所有地址的情况下确认写入错误，进而缩短校验时间。

参考图7。图7是依照本案一些实施例所绘示的通讯方法700的流程图。通讯方法700包含操作S710、S720以及S730。在一些实施例中，通讯方法700被应用于图1的通讯***100中，但本案不以此为限。为易于理解，通讯方法700将搭配图1进行讨论。

在操作S710中，藉由电子装置E1透过通讯接口IF对电子装置E2执行写入程序。在一些实施例中，通讯接口IF由串行外设接口实现。

在操作S720中，若写入失败发生，藉由电子装置E1建立相关于写入程序的相关地址列表。在一些实施例中，将写入程序的地址AD2的N个(例如：8个)位元分别执行反相程序，以产生N个(例如：8个)相关地址，进而依据此N个(例如：8个)相关地址建立相关地址列表。

在操作S730中，藉由电子装置E1校验相关地址列表中的该N个相关地址，且重新执行写入程序。

各种功能性组件和方块已于此公开。对于本技术领域具通常知识者而言，功能方块可由电路(不论是专用电路，或是于一或多个处理器及编码指令控制下操作的通用电路)实现，其一般而言包含用以相应于此处描述的功能及操作对电气回路的操作进行控制的晶体管或其他电路元件。如将进一步理解地，一般而言电路元件的具体结构与互连，可由编译器(compiler)，例如暂存器传递语言(Register Transfer Language,RTL)编译器决定。暂存器传递语言编译器对与汇编语言代码(assembly language code)相当相似的脚本(script)进行操作，将脚本编译为用于布局或制作最终电路的形式。确实地，暂存器传递语言以其促进电子和数字***设计过程中的所扮演的角色和用途而闻名。

虽然本案已以实施方式揭示如上，然其并非用以限定本案，任何本领域具通常知识者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视后附的申请专利范围所界定者为准。

【符号说明】

100:通讯***

700:通讯方法

E1:电子装置

E2:电子装置

IF:通讯接口

CS:选择讯号

SCLK:时钟讯号

SI:输入数据

SO:输出数据

CM1:指令

CM2:指令

AD1:地址

AD2:地址

DATA1:资料

DATA2:资料

S410:操作

S420:操作

S510:操作

S520:操作

S530:操作

S540:操作

S550:操作

S610:操作

S620:操作

S630:操作

S640:操作

S710:操作

S720:操作

S730:操作

Claims

1.一种电子装置，透过一通讯接口耦接一另一电子装置，其中所述电子装置透过所述通讯接口对所述另一电子装置执行一写入程序，其中若一写入失败发生，所述电子装置建立相关于所述写入程序的一相关地址列表，校验所述相关地址列表中的复数相关地址，且重新执行所述写入程序。

2.根据权利要求1所述的电子装置，其中若相应于所述写入失败的一地址具有N个位元，该些相关地址的数量为N，其中N为正整数。

3.根据权利要求1所述的电子装置，其中所述电子装置于所述写入程序将一预设数据写入所述另一电子装置的一地址，读取所述地址中的一已写入数据，且判断所述已写入数据是否相同于所述预设数据，以判断所述写入失败是否发生。

4.根据权利要求3所述的电子装置，其中若所述已写入数据相异于所述预设数据，判断所述写入失败发生，所述电子装置判断所述已写入数据是否相同于所述地址的一原始数据。

5.根据权利要求4所述的电子装置，其中若所述已写入数据相同于所述原始数据，所述地址的N个位元的各者分别地执行一反相程序以产生所述另一电子装置的N个相关地址，其中所述相关地址列表基于所述N个相关地址而建立，其中N为正整数。

6.根据权利要求5所述的电子装置，其中所述电子装置对所述N个相关地址进行读取，以判断所述N个相关地址的一者是否发生一数据异常，其中若所述N个相关地址的其中该者发生所述数据异常，相应于所述其中一者的所述已写入数据被回复，且所述电子装置将所述预设数据重新写入所述另一电子装置的所述地址。

7.根据权利要求4所述的电子装置，其中若所述已写入数据相异于所述原始数据，所述电子装置将所述预设数据重新写入所述另一电子装置的所述地址。

8.根据权利要求1所述的电子装置，其中所述电子装置透过所述通讯接口对所述另一电子装置执行一读取程序，其中于所述读取程序中，所述电子装置分别于一第一时间点以及一第二时间点读取所述另一电子装置的一地址的一已写入数据，且判断于所述第一时间点以及所述第二时间点所分别读取到的两读取数据是否相同，以判断所述读取程序是否成功。

9.根据权利要求1所述的电子装置，其中所述通讯接口为串行外设接口(SerialPeripheralInterface,SPI)。

10.一种通讯方法，包含：

藉由一电子装置透过一通讯接口对一另一电子装置执行一写入程序；

若一写入失败发生，藉由所述电子装置建立相关于所述写入程序的一相关地址列表；以及

藉由所述电子装置校验所述相关地址列表中的复数相关地址，且重新执行所述写入程序。