CN113312224B - 一种用于测试otp型mcu及其测试方法 - Google Patents

一种用于测试otp型mcu及其测试方法 Download PDF

Info

Publication number
CN113312224B
CN113312224B CN202110639060.8A CN202110639060A CN113312224B CN 113312224 B CN113312224 B CN 113312224B CN 202110639060 A CN202110639060 A CN 202110639060A CN 113312224 B CN113312224 B CN 113312224B
Authority
CN
China
Prior art keywords
state
state machine
data
control system
external control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110639060.8A
Other languages
English (en)
Other versions
CN113312224A (zh
Inventor
季侠
岳卫杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Panxin Electronic Co ltd
Original Assignee
Hefei Panxin Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Panxin Electronic Co ltd filed Critical Hefei Panxin Electronic Co ltd
Priority to CN202110639060.8A priority Critical patent/CN113312224B/zh
Publication of CN113312224A publication Critical patent/CN113312224A/zh
Application granted granted Critical
Publication of CN113312224B publication Critical patent/CN113312224B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种用于测试OTP型MCU及其测试方法。本发明中：状态机通过解析模块与外部控制***进行信息交互，状态机通过总线与CPU电性连接；状态机接收解析模块解析后的数据，进行相应状态转变和相关信号的控制；状态机在测试态时，外部控制***发送的数据传输至CPU作为运行指令进行测试；状态机在烧录态时用于OTP的烧录，状态机的控制态用于控制配置寄存器的读写。本发明通过在测试时外部控制***与MCU进行通信，通过特定命令控制状态机，间接控制CPU运行程序，运行的程序通过与外部控制***通信进行传输，可以根据需要随时修改；并且在测试完成后，可以将相关信息烧录进OTP，减轻测试时重新编排测试程序的时间和精力。

Description

一种用于测试OTP型MCU及其测试方法
技术领域
本发明属于芯片技术领域，特别是涉及一种用于测试OTP型MCU及其测试方法。
背景技术
OTP型MCU由于价格低廉十分广泛地应用在消费电子市场，应用广泛，市场前景广阔。但是由于OTP只能写入一次的特性使得对OTP型MCU的测试存在许多问题。如果将测试程序写入OTP的存储空间，那么这些空间就无法使用，因而实际可使用空间比OTP的空间小，造成空间浪费。而且如果CPU跑飞有可能跑到测试程序占用的空间，导致整个***出现严重错误。此外，对于MCU来说，测试时需要测试各种各样的功能及参数，因此测试程序及参数需要多种，这样就会导致占用更多的OTP空间，这样能使用的空间就更少了。现在一般采用在OTP中写入测试程序，通过外部控制***与MCU的通信传入测试所需要的各种参数。现有方案中存在着占用大量OTP存储空间，需要针对测试重新编写测试程序，不仅要考虑测试功能的完备性，还要考虑尽可能少的占用OTP的存储空间，而且还要考虑外部控制***传入各种参数的方式和时间，这些工作不仅十分耗费时间和精力，而且容易出错，出错后还不易排查，容易导致整体时间增加，成本增加。
发明内容
本发明的目的在于提供一种用于测试OTP型MCU及其测试方法，通过设置解析模块和状态机，在测试时外部控制***与MCU进行通信，通过特定命令控制状态机，间接控制CPU运行程序，运行的程序通过与外部控制***通信进行传输，可以根据需要随时修改，而不是测试内容固化在OTP中无法轻易改变；并且在测试完成后，可以将相关信息烧录进OTP，减轻测试时重新编排测试程序的时间和精力，不必为节省OTP空间或设置参数耗费心力。
为解决上述技术问题，本发明是通过以下技术方案实现的：
本发明为一种用于测试OTP型MCU，包括MCU本体；所述MCU本体包括状态机、CPU和解析模块；所述状态机通过解析模块与外部控制***进行信息交互，所述状态机通过总线与CPU电性连接；所述CPU还与一外设电性连接；其中，所述解析模块通过时钟线和数据线与外部控制***连接，所述解析模块对外部控制***传输的数据进行解析后传输至状态机，以及将状态机传输的数据解析后发送至外部控制***；所述状态机接收解析模块解析后的数据，进行相应状态转变和相关信号的控制；所述状态机的状态包括：初始态、空闲态、测试态、烧录态和控制态；其中，所述状态机在测试态时，所述外部控制***发送的数据传输至CPU作为运行指令进行测试；所述状态机在烧录态时用于OTP的烧录，所述烧录数据包括测试时振荡器，参考电压的校准值以及厂商数据；所述状态机的控制态用于控制配置寄存器的读写。
优选地，所述状态机在MCU本体上电以及接收到外部控制***传输的复位命令时复位到初始态，所述状态机在初始态时不会控制任何信号，当接收到外部控制***发送特殊序列时激活状态机进入空闲态；所述特殊序列为一段8bit的数据，所述数据的内容为MCU本体相关信息转换的ASCII码。
优选地，所述时钟线用于传输时钟信号，所述数据线用于传输数据信息；所述解析模块采集时钟线保持为高时的数据，当数据线在时钟线为高时改变，则是复位和返回两条命令。
一种用于测试OTP型MCU的测试方法，包括以下步骤：
步骤一：外部控制***发送数据进行验证；
步骤二：通过验证后，状态机处于空闲态，外部控制***先发送返回命令，再发送控制命令，在状态机控制态设置配置字；
步骤三：外部控制***先发送返回命令，再发送测试命令，状态机转到测试态，外部控制***开始传输测试数据进行测试，若测试未完成，修改配置字进行其他测试则返回步骤二；若测试完成则进入步骤四；
步骤四：外部控制***先发送返回命令，再发送烧录命令，状态机转到烧录态，外部控制***烧录需要的数据；
步骤五：结束测试。
本发明具有以下有益效果：
本发明通过设置解析模块和状态机，在测试时外部控制***与MCU进行通信，通过特定命令控制状态机，间接控制CPU运行程序，运行的程序通过与外部控制***通信进行传输，可以根据需要随时修改，而不是测试内容固化在OTP中无法轻易改变；并且在测试完成后，可以将相关信息烧录进OTP，减轻测试时重新编排测试程序的时间和精力，不必为节省OTP空间或设置参数耗费心力。
当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种用于测试OTP型MCU的结构示意；
图2为状态机的状态示意图；
图3为一种用于测试OTP型MCU的测试方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-2所示，本发明为一种用于测试OTP型MCU，包括MCU本体；MCU本体包括状态机、CPU和解析模块；状态机通过解析模块与外部控制***进行信息交互，状态机通过总线与CPU电性连接；CPU还与一外设电性连接；
其中，解析模块通过时钟线和数据线与外部控制***连接，解析模块对外部控制***传输的数据进行解析后传输至状态机，以及将状态机传输的数据解析后发送至外部控制***；
状态机接收解析模块解析后的数据，进行相应状态转变和相关信号的控制；状态机的状态包括：初始态、空闲态、测试态、烧录态和控制态；其中，状态机在测试态时，外部控制***发送的数据传输至CPU作为运行指令进行测试；状态机在烧录态时用于OTP的烧录，烧录数据包括测试时振荡器，参考电压的校准值以及厂商数据；状态机的控制态用于控制配置寄存器的读写。
优选地，状态机在MCU本体上电以及接收到外部控制***传输的复位命令时复位到初始态，状态机在初始态时不会控制任何信号，当接收到外部控制***发送特殊序列时激活状态机进入空闲态；特殊序列为一段8bit的数据，数据的内容为MCU本体相关信息转换的ASCII码。
优选地，时钟线用于传输时钟信号，数据线用于传输数据信息；解析模块采集时钟线保持为高时的数据，当数据线在时钟线为高时改变，则是复位和返回两条命令。
其中如图3所示，一种用于测试OTP型MCU的测试方法，包括以下步骤：
步骤一：外部控制***发送数据进行验证；
步骤二：通过验证后，状态机处于空闲态，外部控制***先发送返回命令，再发送控制命令，在状态机控制态设置配置字；
步骤三：外部控制***先发送返回命令，再发送测试命令，状态机转到测试态，外部控制***开始传输测试数据进行测试，若测试未完成，修改配置字进行其他测试则返回步骤二；若测试完成则进入步骤四；
步骤四：外部控制***先发送返回命令，再发送烧录命令，状态机转到烧录态，外部控制***烧录需要的数据；
步骤五：结束测试。
实施例一：本实施例以8位CPU为例进行说明，CPU运行需要两个时钟周期，指令码的长度为16bit，OTP空间大小为8Kbyte。外部控制***通过PSCK和PSDA两根线与MCU内部解析电路相连，两根线分别是数据线和时钟线，数据线在时钟线为低时进行改变，解析电路采集时钟线保持为高时的数据，若数据线在时钟线为高时改变，则是复位和返回两条命令，所以可以在任何时候回到初始态或空闲态，这样设计，通信出错可以更快速的进行纠正。
外部控制***需要在MCU上电复位的过程中发送特殊序列，特殊序列为一段8bit的数据，数据内容为MCU相关信息转换的ASCII码，设置特殊序列的目的是防止意外激活状态机，使MCU工作异常。
状态机激活后会状态会转化为空闲态，在空闲态接收到测试命令后会进入测试态，在测试态，接收的16位数据会通过总线传输给CPU，CPU会接收状态机的数据作为指令码，然后还需要外部控制***发送两个时钟作为CPU运行的时钟，此时只要保证不发送复位命令或返回命令，CPU就可以一直运行下去。所有的测试程序都可以通过外部控制***发送，不占用OTP的存储空间。在测试过程中，如果通信错误，或者得到一个错误的测试结果，外部控制***需要发送复位命令或返回命令，确保状态机状态正常，然后重新测试，并与第一次测试结果进行比较，两次都是错误并且错误地方相同，则认定MCU出问题，否则需要测试人员对通信进行测试，排除通信问题，以免其他MCU也被干扰。
状态机在接收烧录命令会转移到烧录态，烧录态用于对OTP的烧录，在测试过程中，外部控制***需要记录一些测试结果，主要是MCU频率的校准，ADC的校零，厂商信息，这些信息需要存储在OTP中。操作流程如下：测试完成后，外部控制***发送返回命令，使状态机回到空闲态，然后通过烧录命令进入烧录态，在烧录态有四条命令，其中三条命令长度为18bit，前两bit为命令码，后十六位为数据，这三条命令分别是：地址设置命令，数据传输命令，以及寄存器设置命令。地址设置命令用于设置烧录的地址；数据传输命令传输烧录的数据；寄存器设置命令设置烧录寄存器的值。最后一条命令是一个两bit的命令，它的作用是启动烧录。烧录完成后地址会自动加一，如果按照顺序进行烧录，就不需要每次都设置地址了。
控制态用于对配置寄存器的读写，配置寄存器数据一般会写入OTP，在上电的过程中读到寄存器中，在测试时不可能每次改变配置寄存器都要重新上电，同时，如果通过CPU控制就容易意外写入使得MCU运行错误。因此，控制态专门用于控制相关寄存器，控制态有两条命令：地址控制命令、和数据传输命令。他们的长度都是18bit，前两bit为命令码，后16位为数据。地址控制命令用于写入地址；数据传输命令用于写入和读出数据，通过命令码区分。
值得注意的是，上述***实施例中，所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
另外，本领域普通技术人员可以理解实现上述各实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘或光盘等。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (4)

1.一种用于测试OTP型MCU，其特征在于，包括MCU本体；所述MCU本体包括状态机、CPU和解析模块；所述状态机通过解析模块与外部控制***进行信息交互，所述状态机通过总线与CPU电性连接；所述CPU还与一外设电性连接；
其中，所述解析模块通过时钟线和数据线与外部控制***连接，所述解析模块对外部控制***传输的数据进行解析后传输至状态机，以及将状态机传输的数据解析后发送至外部控制***；
所述状态机接收解析模块解析后的数据，进行相应状态转变和相关信号的控制；所述状态机的状态包括：初始态、空闲态、测试态、烧录态和控制态；
其中，所述状态机在测试态时，所述外部控制***发送的数据传输至CPU作为运行指令进行测试；
所述状态机在烧录态时用于OTP的烧录，所述烧录数据包括测试时振荡器，参考电压的校准值以及厂商数据；
所述状态机的控制态用于控制配置寄存器的读写。
2.根据权利要求1所述的一种用于测试OTP型MCU，其特征在于，所述状态机在MCU本体上电以及接收到外部控制***传输的复位命令时复位到初始态，所述状态机在初始态时不会控制任何信号，当接收到外部控制***发送特殊序列时激活状态机进入空闲态；所述特殊序列为一段8bit的数据，所述数据的内容为MCU本体相关信息转换的ASCII码。
3.根据权利要求1所述的一种用于测试OTP型MCU，其特征在于，所述时钟线用于传输时钟信号，所述数据线用于传输数据信息；所述解析模块采集时钟线保持为高时的数据，当数据线在时钟线为高时改变，则是复位和返回两条命令。
4.根据权利要求1-3任意一所述的一种用于测试OTP型MCU的测试方法，其特征在于，包括以下步骤：
步骤一：外部控制***发送数据进行验证；
步骤二：通过验证后，状态机处于空闲态，外部控制***先发送返回命令，再发送控制命令，在状态机控制态设置配置字；
步骤三：外部控制***先发送返回命令，再发送测试命令，状态机转到测试态，外部控制***开始传输测试数据进行测试，若测试未完成，修改配置字进行其他测试则返回步骤二；若测试完成则进入步骤四；
步骤四：外部控制***先发送返回命令，再发送烧录命令，状态机转到烧录态，外部控制***烧录需要的数据；
步骤五：结束测试。
CN202110639060.8A 2021-06-08 2021-06-08 一种用于测试otp型mcu及其测试方法 Active CN113312224B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110639060.8A CN113312224B (zh) 2021-06-08 2021-06-08 一种用于测试otp型mcu及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110639060.8A CN113312224B (zh) 2021-06-08 2021-06-08 一种用于测试otp型mcu及其测试方法

Publications (2)

Publication Number Publication Date
CN113312224A CN113312224A (zh) 2021-08-27
CN113312224B true CN113312224B (zh) 2022-09-13

Family

ID=77377720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110639060.8A Active CN113312224B (zh) 2021-06-08 2021-06-08 一种用于测试otp型mcu及其测试方法

Country Status (1)

Country Link
CN (1) CN113312224B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116302721A (zh) * 2021-12-20 2023-06-23 瑞昱半导体股份有限公司 芯片设计验证***与方法及计算机可读取记录介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783873A (zh) * 2017-11-23 2018-03-09 芯海科技（深圳）股份有限公司 一种烧录器自动化测试平台的实现方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440984B (en) * 2000-03-08 2001-06-16 Via Tech Inc Chip testing system and testing method
CN200990087Y (zh) * 2006-09-29 2007-12-12 上海海尔集成电路有限公司 一种8位精简指令集微控制器
CN102768331B (zh) * 2012-07-26 2016-06-15 深圳市芯海科技有限公司 一种otp型的mcu测试装置及其测试方法
CN105335548B (zh) * 2015-09-24 2019-05-24 深圳市芯海科技有限公司 一种用于ice的mcu仿真方法
CN105653332B (zh) * 2015-12-30 2019-05-24 深圳市芯海科技有限公司 一种可修正otp烧录问题的mcu***及烧录方法
CN106875974B (zh) * 2017-03-16 2023-12-12 成都信息工程大学 一种otp存储装置以及访问otp存储器的方法
US11316683B2 (en) * 2019-11-18 2022-04-26 Ciot Systems and methods for providing IoT security service using hardware security module

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783873A (zh) * 2017-11-23 2018-03-09 芯海科技（深圳）股份有限公司 一种烧录器自动化测试平台的实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Survey on Chip to System Reverse Engineering;Shahed E.Quadir等;《ACM Journal on Emerging Technologies in Computing Systems》;20160413;第13卷(第1期);全文 *
基于FPGA的简易MCU设计;雒雄等;《现代电子技术》;20070815;第2007卷(第16期);全文 *

Also Published As

Publication number Publication date
CN113312224A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CA1335843C (en) Programmable option select
US5491804A (en) Method and apparatus for automatic initialization of pluggable option cards
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
US6182253B1 (en) Method and system for automatic synchronous memory identification
US7613937B2 (en) Method and apparatus for utilizing a microcontroller to provide an automatic order and timing power and reset sequencer
US5758099A (en) Plug and play protocol for bus adapter card
EP0252340A2 (en) Programmable fault injection tool
US20020116081A1 (en) Data processing system having an on-chip background debug system and method therefor
JPS63133238A (ja) デジタルデータ処理システム
CN114333962A (zh) 闪存芯片的测试方法、装置、***、电子设备及存储介质
CN112034330A (zh) 一种soc芯片自动化qc方法及装置
CN113312224B (zh) 一种用于测试otp型mcu及其测试方法
CN113849433A (zh) 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质
CN113824741A (zh) 一种iic设备的通信方法、装置、设备、***及介质
CN113901754A (zh) 基于fpga的以太网macip的板级验证结构和方法
US5446851A (en) Instruction supplier for a microprocessor capable of preventing a functional error operation
CN110908673B (zh) 数字电源芯片烧录方法
CN116662042A (zh) 内存装置及其工作方法、计算机可读存储介质及设备
US5704048A (en) Integrated microprocessor with internal bus and on-chip peripheral
CN111710357A (zh) Mcu的mtp单元读写控制电路
CN117785756B (zh) 存储器控制***、方法、芯片及计算机可读存储介质
CN112599179B (zh) 一种并行的flash寿命测试装置
CN220252843U (zh) 一种电子保险丝操作逻辑的验证装置
US20230314513A1 (en) In-circuit emulator device
CN117667554A (zh) 一种通信模组同一物理串口智能切换的方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant