CN113302580B - 打码电路、主动笔以及电子设备 - Google Patents

打码电路、主动笔以及电子设备 Download PDF

Info

Publication number
CN113302580B
CN113302580B CN202180000821.3A CN202180000821A CN113302580B CN 113302580 B CN113302580 B CN 113302580B CN 202180000821 A CN202180000821 A CN 202180000821A CN 113302580 B CN113302580 B CN 113302580B
Authority
CN
China
Prior art keywords
voltage
period
coding
switch
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000821.3A
Other languages
English (en)
Other versions
CN113302580A (zh
Inventor
谢浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN113302580A publication Critical patent/CN113302580A/zh
Application granted granted Critical
Publication of CN113302580B publication Critical patent/CN113302580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G06F3/0383—Signal control means within the pointing device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/005—Mechanical details of housing or structure aiming to accommodate the power transfer means, e.g. mechanical integration of coils, antennas or transducers into emitting or receiving devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/40—Circuit arrangements or systems for wireless supply or distribution of electric power using two or more transmitting or receiving devices
    • H02J50/402—Circuit arrangements or systems for wireless supply or distribution of electric power using two or more transmitting or receiving devices the two or more transmitting or the two or more receiving devices being integrated in the same unit, e.g. power mats with several coils or antennas with several sub-antennas
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/50—Circuit arrangements or systems for wireless supply or distribution of electric power using additional energy repeaters between transmitting devices and receiving devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • H03K17/962—Capacitive touch switches
    • H03K17/9622—Capacitive touch switches using a plurality of detectors, e.g. keyboard
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0442—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for transmitting changes in electrical potential to be received by the digitiser
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H03K2217/960725—Charge-transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种打码电路、主动笔以及电子设备，该打码电路用于主动笔，该打码电路包括：电源组件、至少一个储能电容器、开关组件和打码电极。在打码周期内：该开关组件用于控制该电源组件、该至少一个储能电容器和该打码电极之间的连接，以使该打码电极输出第一电压、至少一个第二电压和第三电压，该第一电压和该第三电压分别为该打码电极输出的最大电压和最小电压，该第一电压和该第三电压的差为该主动笔的打码电压，该至少一个储能电容器的储能电压的和小于该第一电压。本申请实施例的打码电路、主动笔以及电子设备，能够减少主动笔的笔尖电极的功耗。

Description

打码电路、主动笔以及电子设备
技术领域
本申请实施例涉及触控技术领域，并且更具体地，涉及打码电路、主动笔以及电子设备。
背景技术
市面上的主动笔一般采用高压方波打码方案，由于方波的边沿位置电压变化较快，且打码频率较高，例如，打码频率一般为50Khz～500Khz，这样，在高压打码时，在笔尖电极的等效电容处消耗的功耗会很大。
发明内容
本申请实施例提供了一种打码电路、主动笔以及电子设备，能够减少主动笔的笔尖电极的功耗。
第一方面，提供一种打码电路，所述打码电路用于主动笔，所述打码电路包括：电源组件、至少一个储能电容器、开关组件和打码电极，所述开关组件用于控制所述至少一个储能电容器的电压与所述电源组件连接，使得所述至少一个储能电容器达到储能电压。在打码周期内：所述开关组件用于控制所述电源组件、所述至少一个储能电容器和所述打码电极之间的连接，以使所述打码电极输出第一电压、至少一个第二电压和第三电压，所述第一电压和所述第三电压分别为所述打码电极输出的最大电压和最小电压，所述第一电压和所述第三电压的差为所述主动笔的打码电压，所述至少一个第二电压包括i个储能电容器的储能电压的和，i为小于或者等于n的正整数且i按照递增或者递减的顺序依次取值，n为所述至少一个储能电容器的数量，所述至少一个储能电容器的储能电压的和小于所述第一电压。
本申请实施例的技术方案中，通过在打码电路中设置至少一个储能电容器，并由开关组件控制该至少一个储能电容器和打码电极的连接，可以使得打码电极输出多个不相等的电压，即将现有的脉冲宽度调制(Pulse width modulation，PWM)方波转换为阶梯型的波形，减缓电压变化，以降低笔尖电容器的瞬间充电电流，从而降低了打码电极的功耗；并且，该打码电路中设置的至少一个储能电容器还可以回收笔尖电容器的电荷，以进一步降低打码功耗。
在一种可能的实施方式中，所述第三电压等于零，在所述打码周期内：在第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压，在所述第一时段之后的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递减的顺序取值，所述至少一个第二电压均大于零；在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零。
在一种可能的实施方式中，所述第三电压等于零，在所述打码周期内：在所述第三时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递增的顺序取值；在所述第四时段之后的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
在一种可能的实施方式中，所述第三电压小于零，在所述打码周期内：在第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压；在所述第一时段之后的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第四电压，i按照递减的顺序取值，所述至少一个第四电压均大于零，所述至少一个第二电压包括所述至少一个第四电压；在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述至少一个第二电压包括零电压；在所述第三时段之后的第六时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第五电压，i按照递增的顺序取值，所述至少一个第五电压均小于零，所述至少一个第二电压包括所述至少一个第五电压；在所述第六时段之后的第七时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第三电压，所述第三电压的绝对值大于所述至少一个储能电容器的储能电压的和。
在一种可能的实施方式中，所述第三电压小于零，在所述打码周期内：在所述第七时段之后的第八时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第五电压，i按照递减的顺序取值；在所述第八时段之后的第九时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零；在所述第九时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第四电压，i按照递增的顺序取值；在所述第四时段之后的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
在一种可能的实施方式中，所述第三电压的绝对值与所述第一电压的绝对值相等。
在一种可能的实施方式中，所述开关组件包括第一开关，所述第一开关的一端与所述电源组件包括的第一输出端连接，所述第一开关的另一端与所述打码电极连接，所述第一开关在所述打码周期内的第一时段和第五时段导通，且在所述打码周期内除所述第一时段和所述第五时段以外的时段断开，所述第一输出端用于输出所述第一电压。
在一种可能的实施方式中，所述开关组件包括第二开关，所述第二开关的一端接地，所述第二开关的另一端与所述打码电极连接，所述第二开关在所述打码周期内的第三时段和第九时段导通，且在所述打码周期内除所述第三时段和所述第九时段以外的时段断开。
在一种可能的实施方式中，所述开关组件包括第三开关，所述第三开关的一端与所述电源组件包括的第二输出端连接，所述第三开关的另一端与所述打码电极连接，所述第三开关在所述打码周期的所述第七时段导通，且在所述打码周期内除所述第七时段以外的时段断开，所述第二输出端用于输出所述第三电压。
在一种可能的实施方式中，所述开关组件包括n个第四开关和第五开关，所述n个第四开关与n个储能电容器一一对应，所述n个第四开关中每个第四开关的一端与所述打码电极连接，所述每个第四开关的另一端与对应的储能电容器的第一端连接，所述第五开关的一端接地，所述第五开关的另一端与所述至少一个储能电容器的第二端连接，其中，所述n个第四开关在所述打码周期的第二时段和第四时段按顺序导通，以控制所述i个储能电容器与所述打码电极连接，所述n个第四开关在所述打码周期的除所述第二时段和所述第四时段以外的时段断开，所述第五开关用于在所述打码周期的第二时段和第四时段导通，且在所述打码周期的除所述第二时段和所述第四时段以外的时段断开。
在一种可能的实施方式中，所述开关组件包括第六开关和n个第七开关，所述第六开关的一端接地，所述第六开关的另一端与所述至少一个储能电容器的第一端连接，所述n个第七开关与n个储能电容器一一对应，所述n个第七开关中每个第七开关的一端与所述打码电极连接，所述每个第七开关的另一端与对应的储能电容器的第二端连接，其中，所述第六开关用于在所述打码周期的第六时段和第八时段导通，且在所述打码周期的除所述第六时段和所述第八时段以外的时段断开，所述n个第七开关在所述打码周期的第六时段和第八时段按顺序导通，以控制所述i个储能电容器与所述打码电极连接，所述n个第七开关在所述打码周期的除所述第六时段和所述第八时段以外的时段断开。
在一种可能的实施方式中，所述开关组件还包括第八开关，所述第八开关的一端与所述电源组件包括的第三输出端连接，所述第八开关的另一端与所述至少一个储能电容器的第一端连接，所述第八开关在所述打码周期的所述第一时段和第五时段导通，且在所述打码周期内除所述第一时段和所述第五时段以外的时段断开，所述第三输出端用于为所述至少一个储能电容器提供储能电压。
在一种可能的实施方式中，所述至少一个储能电容器为多个储能电容器，所述多个储能电容器的电容相等。
在一种可能的实施方式中，所述至少一个储能电容器中每个储能电容器的电容为预设电容的20倍至100倍，所述预设电容为所述打码电极与触摸屏之间的等效电容器的电容。
在一种可能的实施方式中，所述电源组件包括第一电容器、第二电容器、第九开关和第十开关，所述第一电容器的一端和所述电源组件的第一输出端连接，所述第一电容器的另一端和所述第九开关的一端连接、且和所述第十开关的一端连接，所述第九开关的另一端接地，所述第十开关的另一端和所述第二电容器的一端连接、且所述第二电容器的一端为所述电源组件的第二输出端，所述第二电容器的另一端接地，在所述打码周期的第一时段和第五时段，所述第一输出端用于输出所述第一电压，所述第九开关导通，所述第十开关断开，在所述打码周期的第七时段，所述第一输出端输出电压为零，所述第九开关断开，所述第十开关导通，以使所述第二输出端输出所述第三电压，所述第三电压小于零。
第二方面，提供一种打码电路，所述打码电路用于主动笔，所述打码电路包括开关组件和打码电极，所述打码电极包括所述主动笔的笔尖，在打码周期内：第一时间内，所述开关组件用于控制所述打码电极输出第一电压；在所述第一时间之后的第二时间内，所述开关组件用于控制所述打码电极输出至少一个第二电压，所述至少一个第二电压均小于所述第一电压；在所述第二时间之后的第三时间内，所述开关组件用于控制所述打码电极输出第三电压，所述第三电压小于所述至少一个第二电压，所述第一电压和所述第三电压的差为所述主动笔的打码电压；在所述第三时间之后的第四时间，所述开关组件用于控制所述打码电压输出所述至少一个第二电压；在所述第四时间之后的第五时间，所述开关组件用于控制所述打码电压输出所述第一电压。
在一种可能的实施方式中，所述打码电路包括：至少一个储能电容器，所述至少一个第二电压包括i个储能电容器的储能电压的和，i为小于或者等于n的正整数且i按照递增或者递减的顺序依次取值，n为所述至少一个储能电容器的数量，所述至少一个储能电容器的储能电压的和小于所述第一电压。
在一种可能的实施方式中，所述第三电压等于零，所述打码电路还包括电源组件和开关组件，在所述打码周期内：在所述第一时间包括的第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压，在所述第二时间包括的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递减的顺序取值，所述至少一个第二电压均大于零；在所述第三时间包括的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零。
在一种可能的实施方式中，在所述打码周期内：在所述第四时间包括的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递增的顺序取值；在所述第五时间包括的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
在一种可能的实施方式中，所述第三电压小于零，所述打码电路还包括电源组件和开关组件，在所述打码周期内：在所述第一时间包括的第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压；在所述第二时间包括的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第四电压，i按照递减的顺序取值，所述至少一个第四电压均大于零，所述至少一个第二电压包括所述至少一个第四电压；在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述至少一个第二电压包括零电压，所述第二时间包括所述第三时段；在所述第三时段之后的第六时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第五电压，i按照递增的顺序取值，所述至少一个第五电压均小于零，所述至少一个第二电压包括所述至少一个第五电压，所述第二时间包括所述第六时段；在所述第三时间包括的第七时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第三电压，所述第三电压的绝对值大于所述至少一个储能电容器的储能电压的和。
在一种可能的实施方式中，在所述打码周期内：在所述第四时间包括的第八时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第五电压，i按照递减的顺序取值；在所述第八时段之后的第九时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述第四时间包括所述第九时段；在所述第九时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第四电压，i按照递增的顺序取值，所述第四时间包括所述第四时段；在所述第五时间包括的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
在一种可能的实施方式中，所述第三电压的绝对值与所述第一电压的绝对值相等。
在一种可能的实施方式中，所述至少一个储能电容器为多个储能电容器，所述多个储能电容器的电容相等。
在一种可能的实施方式中，所述至少一个储能电容器中每个储能电容器的电容为预设电容的20倍至100倍，所述预设电容为所述打码电极与触摸屏之间的等效电容器的电容。
第三方面，提供一种主动笔，包括：第一方面、第二方面或者第一方面至第二方面中任一种可能的实施方式中的打码电路。
第四方面，提供一种电子设备，包括：触摸屏；以及第三方面中的主动笔。
附图说明
图1是根据本申请实施例的电子设备和主动笔配合工作的示意图。
图2是根据本申请实施例的主动笔的示意图。
图3是一种打码电路的示意图。
图4是图3中打码电路的输出电压的示意图。
图5是根据本申请实施例的打码电路的示意性框图。
图6是根据本申请实施例的一种打码电路的示意图。
图7是图6中打码电路中各个开关的状态的示意性图。
图8是图6中打码电路的打码电极输出电压的示意图。
图9是根据本申请实施例的另一种打码电路的示意图。
图10是图9中打码电路中各个开关的状态的示意性图。
图11是图9中打码电路的打码电极输出电压的示意图。
图12是根据本申请实施例的再一种打码电路的示意图。
图13是图12的打码电路中储能电容器获得储能电压的示意图。
图14是根据本申请实施例的储能电容器的电容与其获得稳定的储能电压时所需的充电次数之间的关系的示意图。
图15是根据本申请实施例的储能电容器的电容与节能效果之间的关系的示意图。
图16是根据本申请实施例的一种电源组件的示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
图1是主动笔100的坐标位置检测的原理图。电容式主动笔的检测***主要包括主动笔100和触摸屏。本申请实施例的主动笔100可以用于具有触摸屏的电子设备，例如，该电子设备可以为笔记本、平板或者智能手机等。带主动笔功能的电子设备在识别到主动笔100靠近后会主动告知主动笔100，主动笔100可以通过主动打码，以使电子设备确定该主动笔100的坐标，从而实现了书写功能；另外，主动笔100还可以带压力检测功能，主动笔100可以同步传输压力数据至电子设备，从而还可以实现不同粗线的笔迹。
如图1所示，电子设备的触摸屏上分布着一定数量的竖直方向和水平方向的检测电极，例如可以是互容式触摸屏的驱动电极和感应电极，分别连接驱动电路和感应电路。主动笔100可以通过位于笔尖处的电极向外发射打码信号，该打码信号可以为激励信号，该打码信号被触摸屏检测后，可以用于计算主动笔100在触摸屏上的坐标，例如，当笔尖输出的打码信号作用在屏幕的某一位置时，该位置对应的横向电极和纵向电极都会产生相应的检测信号，触摸屏可以通过触摸控制器，根据该检测信号，计算主动笔100在屏幕上的二维位置坐标。另外，笔尖的电极还可以连接有一个压力传感器。该压力传感器用于检测主动笔100对触摸屏产生的压力，从而可以使主动笔100感测用户书写力度的变化，并使触摸屏根据书写力度的变化来改变笔迹的粗细，达到优异的用户效果体验。
图2是主动笔100的剖面示意图。如图2所示，主动笔100包括主板110、主电极120、倾斜电极130、笔尖外壳150和笔身外壳140。其中，主电极120的头部可以为该主动笔100的笔尖，以用于在电子设备的触摸屏表面书写，而该主电极120的其余部分可以被笔尖外壳150和笔身外壳140中的至少一部分包裹，其中，该笔尖外壳150和笔身外壳140可以采用绝缘材料，例如硅胶或者塑料；主板110通常位于主动笔100内部，被笔身外壳140包裹；倾斜电极130通常位于笔尖外壳150处，例如，可以作为该笔尖外壳150的一部分。主电极120和倾斜电极130组合在一起，可以用来检测主动笔的姿态。例如，主板110可以控制主电极120向外发射驱动信号，从而基于图1所示的原理计算主动笔100的笔尖位置坐标；主板110还可以控制倾斜电极130向外发射驱动信号，尤其在主动笔100的笔身倾斜时，倾斜电极130发射的驱动信号可以用于计算主动笔100的倾斜角度。触摸屏200可以根据该倾斜角度，向用户呈现与倾斜程度相匹配的笔迹形态，从而提升用户体验。
应理解，主动笔100一般采用高压方波打码方案。图3示出了采用方波打码方案的电路原理图。如图3所示，该电路包括两个开关Ka和Kb，这里以该两个开关Ka和Kb为压控开关为例，可选地，该两个开关还可以为金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，并且为了简化说明，MOSFET的驱动电路已省略。另外，该电路中的电容器C0表示主动笔100的打码电极与触摸屏之间的等效电容器，为了便于描述，本申请实施例中称之为笔尖电容器C0，其中，该打码电极可以为如图2所示的主电极120，主动笔100的打码电极输出的电压的最大和最小峰值之差则为该主动笔100的打码电压。
图4示出了主动笔100输出的打码电压的示意图，如图3和图4所示，通过交替导通两个开关Ka和Kb，在打码周期内，主动笔100的打码电极输出的电压的波形为传统的PWM方波，图4中以主动笔100的打码电极输出的电压等于40V和0V为例，即该主动笔100的打码电压等于40V-0V＝40V。
这种PWM方波的边沿位置处，电压在40V和0V之间变化的速度较快，导致笔尖电容器C0的瞬间充电电流较大，并且，由于打码频率较高，例如，打码频率一般为50Khz～500Khz，因此，在这种高压打码过程中时，在笔尖电容器C0处消耗的功耗会很大；另外，由于笔尖电容器C0的电压在由40V变化至0V的阶段，没有电荷回收，导致笔尖电容器C0内存储的电荷完全被浪费掉，从而进一步增加了整体的功耗。
因此，本申请实施例提供了一种打码电路，可以解决上述问题。
图5示出了本申请实施例的打码电路200的示意性框图，该打码电路200可以应用于主动笔100，如图5所示，该打码电路200可以包括：开关组件230和打码电极240，其中，该开关组件230可以用于控制打码电极240的输出电压。具体地，在打码周期内，该开关组件230可以控制该打码电极240输出第一电压、至少一个第二电压和第三电压，第一电压和第三电压分别为打码电极240输出的最大电压和最小电压，第一电压和第三电压的差为主动笔100的打码电压。
可选地，根据打码电极240输出的电压的不同，打码周期可以包括多个不同的时间段。例如，该打码周期可以包括：第一时间内，该开关组件230用于控制该打码电极240输出第一电压；在该第一时间之后的第二时间内，该开关组件230用于控制该打码电极240输出至少一个第二电压，该至少一个第二电压均小于该第一电压；在该第二时间之后的第三时间内，该开关组件230用于控制该打码电极240输出第三电压，该第三电压小于该至少一个第二电压；在该第三时间之后的第四时间，该开关组件230用于控制该打码电压输出该至少一个第二电压；在该第四时间之后的第五时间，该开关组件230用于控制该打码电压输出该第一电压。
因此，本申请实施例的打码电路200，通过开关组件230控制打码电极240输出多个不相等的电压，即将现有的PWM方波转换为阶梯型的波形，减缓电压变化，以降低笔尖电容器的瞬间充电电流，从而降低了打码电极240的功耗。
可选地，如图5所示，该打码电路200还可以包括电源组件210和至少一个储能电容器220。具体地，开关组件230还可以用于控制至少一个储能电容器220的电压，使得至少一个储能电容器220达到储能电压。另外，在打码周期内：开关组件230用于控制电源组件210、至少一个储能电容器220和打码电极240之间的连接，以使打码电极240输出第一电压、至少一个第二电压和第三电压，其中，至少一个第二电压包括i个储能电容器220的储能电压的和，i为小于或者等于n的正整数且i按照递增或者递减的顺序依次取值，n为至少一个储能电容器220的数量，至少一个储能电容器220的储能电压的和小于第一电压。
因此，本申请实施例的打码电路200，通过设置至少一个储能电容器220，并由开关组件230控制该至少一个储能电容器220和打码电极240的连接，可以使得打码电极240输出多个不相等的电压，即将现有的PWM方波转换为阶梯型的波形，减缓电压变化，以降低笔尖电容器的瞬间充电电流，从而降低了打码电极240的功耗；并且，该打码电路200中设置的至少一个储能电容器220还可以回收笔尖电容器的电荷，以进一步降低打码功耗。
应理解，本申请实施例的打码电路200可以用于主动笔100，其中，打码电路200的打码电极230可以为该主动笔100的笔尖，例如，该打码电极230可以为如图2所示的主动笔100中的主电极120，为了简洁，在此不再赘述。
应理解，本申请实施例的第一电压和第三电压分别为打码电极240输出的最大电压和最小电压，因此，第一电压和第三电压的差为该主动笔100的打码电压，即该第一电压和第三电压的差能够满足该主动笔100的打码需求，以使得对应的触摸屏能够获得主动笔100的打码信号。因此，根据主动笔100的打码需求，该第一电压和第三电压可以分别设置为不同的数值。
可选地，作为一个实施例，本申请实施例的第三电压可以小于零，而第一电压大于0，相应的，至少一个第二电压可以包括大于、小于和等于零的电压。具体地，上文中的打码周期可以包括五个时间，为了便于描述，根据打码周期内输出的电压的不同，可以进一步将打码周期划分为多个时段。可选地，一个打码周期内可以包括下述几个时段：在第一时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压，其中，第一时间可以包括该第一时段；在第一时段之后的第二时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递减的顺序取值，至少一个第四电压均大于零，至少一个第二电压包括至少一个第四电压；在第二时段之后的第三时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零，至少一个第二电压包括零电压；在第三时段之后的第六时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递增的顺序取值，至少一个第五电压均小于零，至少一个第二电压包括至少一个第五电压，其中，第二时间可以包括第二时段、第三时段和第六时段；在第六时段之后的第七时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第三电压，第三电压的绝对值大于至少一个储能电容器220的储能电压的和，其中，第三时间可以包括该第七时段。
应理解，对于打码周期中第一时段之后的第二时段，开关组件230可以控制i个储能电容器220串联，并且该i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递减的顺序取值，至少一个第二电压包括至少一个第四电压。例如，i可以从n依次取至1，对应打码电极240依次可以输出n个第四电压，并且该n个第四电压按照输出时间顺序依次减小，设置n个储能电容器220时，打码电极240输出的电压为n个第四电压中的最大值，而仅设置一个储能电容器220时，打码电极240输出的电压为n个第四电压中的最小值，但每个第四电压均大于零。
对于打码周期中的第三时段之后的第六时段，开关组件230可以控制i个储能电容器220串联，并且该i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递增的顺序取值，至少一个第二电压包括至少一个第五电压。例如，i可以从1依次取至n，对应打码电极240依次可以输出n个第五电压，并且每个第五电压均小于零，该n个第五电压按照输出时间顺序依次减小，也就是n个第五电压的绝对值按照输出时间顺序依次增加，即设置1个储能电容器220时，打码电极240输出的电压为n个第五电压中的最大值，而设置n个储能电容器220时，打码电极240输出的电压为n个第五电压中的最小值。
应理解，上述时段为打码周期中打码电极240输出的电压由最大值(即第一电压)变化至最小值(即第三电压)的过程，可选地，该打码周期还可以包括由最小值(即第三电压)变化至最大值(即第一电压)的过程。具体地，一个打码周期还可以包括：在上述第七时段之后的第八时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递减的顺序取值；在第八时段之后的第九时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零；在第九时段之后的第四时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递增的顺序取值，其中，第四时间可以包括第八时段、第九时段和第四时段；在第四时段之后的第五时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压，其中，第五时间可以包括该第五时段。
对于打码周期中的第八时段，开关组件230可以控制i个储能电容器220串联，并且该i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递减的顺序取值。例如，i可以从n依次取至1，对应打码电极240依次可以输出n个第五电压，并且每个第五电压均小于零，该n个第五电压按照输出时间顺序依次增加，也就是n个第五电压的绝对值按照输出时间顺序依次减小，即设置n个储能电容器220时，打码电极240输出的电压为该第八时段输出的n个第五电压中的最小值，而设置n个储能电容器220时，打码电极240输出的电压为n个第五电压中的最大值。
应理解，第六时段和第八时段均可以输出至少一个第五电压，例如，均可以输出n个第五电压，但两个时段分别输出的n个第五电压的数值可以相等，输出顺序却不同。具体地，第六时段输出的n个第五电压按照输出的时间顺序依次减小，而第八时段输出的n个第五电压按照输出的时间顺序依次增加；但是，第六时段输出的n个第五电压与第八时段输出的n个第五电压在数值上可以完全相同。
对于打码周期中的第九时段之后的第四时段，开关组件230可以控制i个储能电容器220串联，并且该i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递增的顺序取值。例如，i可以从1依次取至n，对应打码电极240依次可以输出n个第四电压，并且每个第四电压均大于零，该n个第四电压按照输出时间顺序依次增加，即设置1个储能电容器220时，打码电极240输出的电压为该第四时段输出的n个第四电压中的最小值，而设置n个储能电容器220时，打码电极240输出的电压为该n个第四电压中的最大值。
应理解，第二时段和第四时段均可以输出至少一个第四电压，例如，均可以输出n个第四电压，但两个时段分别输出的n个第四电压的数值可以相等，输出顺序却不同。具体地，第二时段输出的n个第四电压按照输出的时间顺序依次减小，而第四时段输出的n个第四电压按照输出的时间顺序依次增加；但是，第二时段输出的n个第四电压与第四时段输出的n个第四电压在数值上可以完全相同。
应理解，本申请实施例中的打码周期可以包括上述九个时段中的部分或者全部，该打码周期内的每个时段的时长可以根据实际应用进行设置，并且，打码周期内包括多个时段时，该多个时段的时长可以相等，也可以不相等。例如，以打码周期包括上述九个时段为例，该九个时段的时长可以设置为完全相等的；或者，也可以将该九个时段中部分时段的时长设置为相等，例如，将第一时段和第五时段的时长设置为相等，将第二时段、第六时段、第八时段和第四时段的时长设置为相等，本申请实施例并不限于此。
下面将结合具体实施例，针对上述第三电压小于零的实施例，进行详细描述。
图6示出了本申请实施例的打码电路200的一种实现方式，图6中以该打码电路200仅包括一个储能电容器220为例，即n等于1，该一个储能电容器220表示为C1；图7为图6所示的打码电路200中包括的各个开关的状态的示意图，图7中“1.00”表示对应开关的状态为导通，“0.00”表示对应的开关的状态为断开；图8为采用图6所示的打码电路200时打码电极240输出的电压的示意图，其中，图8所示的坐标的横轴表示时间，纵轴表示打码电极240输出的电压V0，并且，图7还包括图8所示的打码电极240输出的电压V0的示意图。
为了便于说明，这里以一个打码周期为例进行说明。对于该打码周期的第一时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压。具体地，如图6至图8所示，该第一时段可以为t1时刻至t2时刻，开关组件230可以包括第一开关K1，第一开关K1的一端与电源组件210包括的第一输出端连接，第一开关K1的另一端与打码电极240连接，该打码电极240与触摸屏之间形成笔尖电容器C0，该第一开关K1在该第一时段内导通，以使得该笔尖电容器C0与电源组件210的第一输出端连接，该电源组件210的第一输出端输出的电压为第一电压，该第一电压为+HV，例如，这里以该+HV等于+20V为例，则笔尖电容器C0的电压为第一电压+HV，或者说打码电极230输出的电压为第一电压+HV，例如，如图8所示，笔尖电容器C0的电压为+20V。
可选地，在该第一时段，开关组件230还可以用于控制至少一个储能电容器220与电源组件210连接，以使至少一个储能电容器220具有储能电压。具体地，如图6所示图8所示，本申请实施例的开关组件230还可以包括第五开关K5和第八开关K8，第八开关K8的一端与电源组件210包括的第三输出端连接，第八开关K8的另一端与储能电容器C1的第一端连接，该电源组件210的第三输出端输出的电压为+Vmid；第五开关K5的一端接地，第五开关K5的另一端与储能电容器C1的第二端连接，该第五开关K5和第八开关K8可以在该打码周期的第一时段导通，以使得第三输出端能够为储能电容器C1提供储能电压，该储能电容器C1的储能电压等于第三输出端的输出电压+Vmid。
其中，该储能电容器C1的储能电压+Vmid大于零，且小于第一电压+HV。例如，该储能电容器C1的储能电压+Vmid可以等于第一电压+HV的一半，以如图7至图8为例，当第一电压+HV以+20V为例时，该储能电容器C1的储能电压+Vmid可以为+10V，但本申请实施例并不限于此。
对于打码周期中第一时段之后的第二时段，当n等于1时，开关组件230用于控制一个储能电容器220与打码电极240串联，以使打码电极240输出一个第四电压，该一个第四电压大于零，至少一个第二电压包括该一个第四电压。具体地，n等于1时，如图6至图8所示，该第二时段为t2时刻至t3时刻，对应开关组件230还可以包括第四开关K4，第四开关K4的一端与打码电极240连接，即与笔尖电容器C0连接，而第四开关的另一端与储能电容器C1的第一端连接。在第二时段，第一开关K1和第八开关K8断开，第五开关K5仍然导通，并将第四开关K4导通，以使得笔尖电容器C0的电压由第一时段内的第一电压+HV降低为第四电压，该第四电压等于储能电容器C1的储能电压+Vmid，例如，如图8所示，笔尖电容器C0的电压由+20V降低为+10V。
对于打码周期中的第二时段之后的第三时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零，至少一个第二电压包括零电压。具体地，如图6至图8所示，第三时段可以为t3时刻至t4时刻，开关组件230可以包括第二开关K2，第二开关K2的一端接地，第二开关K2的另一端与打码电极240连接，即与笔尖电容器C0连接。该第二开关K2在该第三时段内导通，并且将在第二时段内导通的第四开关K4和第五开关K5断开，从而使得该笔尖电容器C0的两端接地，电压由第四电压+Vmid降为零，即打码电极240输出电压降为零，例如，如图8所示，笔尖电容器C0的电压由+10V降为0V。
对于打码周期中的第三时段之后的第六时段，n等于1时，开关组件230用于控制一个储能电容器220与打码电极240串联，以使打码电极240输出一个第五电压，该一个第五电压小于零，至少一个第二电压包括该一个第五电压。具体地，如图6至图8所示，该第六时段为t4时刻至t5时刻，开关组件230还可以包括第六开关K6和第七开关K7，其中，第六开关K6的一端接地，第六开关K6的另一端与储能电容器C1的第一端连接，第七开关K7的一端与打码电极240连接，即与笔尖电容器C0连接，而第七开关K7的另一端与储能电容器C1的第二端连接。在该第六时段，第六开关K6和第七开关K7导通，并将第三时段内导通的第二开关K2断开，以使得笔尖电容器C0的电压由零降为第五电压，该第五电压等于-Vmid，即打码电极240的电压由零降为第五电压-Vmid，例如，如图8所示，笔尖电容器C0的电压可以由0V降为-10V。
对于打码周期的第六时段之后的第七时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第三电压，第三电压的绝对值大于至少一个储能电容器220的储能电压的和。具体地，如图6至图8所示，该第七时段为t5时刻至t6时刻，开关组件230可以包括第三开关K3，该第三开关K3的一端与电源组件210包括的第二输出端连接，第三开关K3的另一端与打码电极240连接，即与笔尖电容器C0连接。在该第七时段，该第三开关K3导通，并且将第六时段内导通的第六开关K6和第七开关K7断开，以使得该笔尖电容器C0与电源组件210的第二输出端连接，该电源组件210的第二输出端输出的电压为第三电压，该第三电压小于零，且小于储能电容器C1的储能电压，以使得该笔尖电容器C0的电压由-Vmid继续降低至第三电压，即打码电极240输出电压降低为第三电压。
可选地，本申请实施例的第三电压可以根据实际应用进行设置，即可以将该第三电压设置为小于-Vmid的任意值。例如，本申请实施例以将该第三电压设置为-HV为例进行说明，即第三电压的绝对值与第一电压的绝对值相等，例如，如图8所示，以该第三电压等于-20V为例，则笔尖电容器C0的电压由-10V降为-20V。
对于打码周期的第七时段之后的第八时段，n等于1时，开关组件230用于控制一个储能电容器220与打码电极240串联，以使打码电极240输出一个第五电压，该第五电压等于第六时段输出的第五电压。具体地，如图6至图8所示，该第八时段为t6时刻至t7时刻，将第六开关K6和第七开关K7导通，并将第七时段内导通的第三开关K3断开，以使得笔尖电容器C0的电压由-HV增加至第五电压，该第五电压等于-Vmid，即打码电极240的电压由-HV增加至第五电压-Vmid，例如，如图8所示，笔尖电容器C0的电压可以由-20V增加至-10V。
在该打码周期的第八时段之后的第九时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零。具体地，如图6至图8所示，该第九时段为t7时刻至t8时刻，将第二开关K2导通，并将第八时段内导通的第六开关K6和第七开关K7断开，以使得笔尖电容器C0的电压由第五电压增加至零，即打码电极240的电压由第五电压-Vmid增加至零，例如，如图8所示，笔尖电容器C0的电压可以由-10V增加至0V。
在该打码周期的在第九时段之后的第四时段，n等于1时，开关组件230用于控制一个储能电容器220与打码电极240串联，以使打码电极240输出一个第四电压，该第四电压与第二时段输出的第四电压相等。具体地，如图6至图8所示，该第四时段为t8时刻至t9时刻，将第四开关K4和第五开关K5导通，并将第九时段内导通的第二开关K2断开，以使得笔尖电容器C0的电压由零增加至第四电压，该第四电压等于+Vmid，即打码电极240的电压由0增加至第四电压+Vmid，例如，如图8所示，笔尖电容器C0的电压可以由0V增加至10V。
在该打码周期的在第四时段之后的第五时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压。具体地，如图6至图8所示，该第五时段为t9时刻至t10时刻，将第一开关K1导通，并将第四时段内导通的第四开关K4和第五开关K5断开，该电源组件210的第一输出端输出第一电压，以使得笔尖电容器C0的电压由第四电压增加至第一电压，即打码电极240的电压由第四电压+Vmid增加至第一电压+HV，例如，如图8所示，笔尖电容器C0的电压可以由10V增加至20V。
因此，如图6所示的打码电路200的打码电极240按照时间顺序，在每个打码周期内可以依次输出如下电压：+HV、+Vmid、0、-Vmid、-HV、-Vmid、0、+Vmid和+HV，即能够输出阶梯型电压，这相比传统方波型电压，电压变化更缓，因此笔尖电容器C0的瞬间电流更低，降低了功耗；并且储能电容器还可以回收笔尖电容器C0的部分电荷，所以整体功耗进一步降低。
上述图6至图8以采用一个储能电容器220为例进行说明，下面将结合附图，对打码电路200采用多个储能电容器200的情况进行说明，为了便于描述，本申请以采用3个储能电容器200为例。具体地，图9示出了本申请实施例的打码电路200的另一种实现方式，图9中以该打码电路200包括三个储能电容器220为例，即n等于3，该三个储能电容器220分别表示为C2、C3和C4；图10为图9所示的打码电路200中包括的各个开关的状态的示意图，图10中“1.00”表示对应开关的状态为导通，“0.00”表示对应的开关的状态为断开；图11为采用图9所示的打码电路200时打码电极240输出的电压的示意图，其中，图11所示的坐标的横轴表示时间，纵轴表示打码电极240输出的电压V0，并且，图10还包括图11所示的打码电极240输出的电压V0的示意图。
为了便于说明，这里仍然以一个打码周期为例进行说明。对于该打码周期的第一时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压。具体地，如图9至图11所示，该第一时段可以为t11时刻至t12时刻，开关组件230可以包括第一开关K1，第一开关K1的一端与电源组件210包括的第一输出端连接，第一开关K1的另一端与打码电极240连接，该打码电极240与触摸屏之间形成笔尖电容器C0，该第一开关K1在该第一时段内导通，以使得该笔尖电容器C0与电源组件210的第一输出端连接，该电源组件210的第一输出端输出的电压为第一电压，该第一电压为+HV，例如，这里以该+HV等于+20V为例，则笔尖电容器C0的电压为第一电压+HV，或者说打码电极230输出的电压为第一电压+HV，例如，如图11所示，笔尖电容器C0的电压为+20V。
可选地，在该第一时段，开关组件230还可以用于控制至少一个储能电容器220与电源组件210连接，以使至少一个储能电容器220具有储能电压。具体地，如图9所示图11所示，该至少一个储能电容器220串联，本申请实施例的开关组件230还可以包括第五开关K5和第八开关K8，第八开关K8的一端与电源组件210包括的第三输出端连接，第八开关K8的另一端与至少一个储能电容器220的第一端连接，该电源组件210的第三输出端输出的电压为+Vmid；第五开关K5的一端接地，第五开关K5的另一端与至少一个储能电容器220的第二端连接，该第五开关K5和第八开关K8可以在该打码周期的第一时段导通，以使得第三输出端能够为至少一个储能电容器220提供储能电压，以使的每个储能电容器220获得相应的储能电压，其中，第三输出端输出电压+Vmid等于全部储能电容器220的储能电压的和，而每个储能电容器220的储能电压与第三输出端输出电压+Vmid有关，也与每个储能电容器220的电容有关。并且，本申请实施例的第一电压大于至少一个储能电容器220的储能电压的和，即第一电压大于第三输出端输出电压+Vmid。
可选地，当打码电路200中具有多个储能电容器220时，每个储能电容器220的电容可以相同或者不同。例如，为了获得相对均匀变化的至少一个第二电压，可以将多个储能电容器220的电容设置为相同。具体地，如图9至图11所示，本文以三个储能电容器C2至C4的电容相同为例，对应的，三个储能电容器C2至C4的储能电压也相同；例如，以第三输出端的输出电压+Vmid等于第一电压+HV的四分之三为例，即第三输出端的输出电压+Vmid等于15V，则三个储能电容器C2至C4中每个储能电容器的储能电压均为第一电压+HV的四分之一，即每个储能电容器的储能电压均为5V，但本申请实施例并不限于此。
对于打码周期中在第一时段之后的第二时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递减的顺序取值，即i从n依次取值1，至少一个第四电压均大于零，至少一个第二电压包括至少一个第四电压。具体地，如图9至图11所示，该第二时段为t12时刻至t15时刻，对应开关组件230还可以包括n个第四开关K4，n个第四开关与n个储能电容器220一一对应，即n等于3时，3个第四开关K41、K42和K43分别对应三个储能电容器C2、C3和C4，其中，每个第四开关的一端与打码电极240连接，即与笔尖电容器C0连接，而每个第四开关的另一端与对应的储能电容器C1的第一端连接。
在第二时段，第一开关K1和第八开关K8断开，第五开关K5仍然导通，而n个第四开关依次导通，以输出不同的电压，即可以将该第二时段分为n个阶段，共输出n个第四电压。具体地，n等于3时，在t12时刻至t13时刻，将第一个第四开关K41导通，以使得笔尖电容器C0的电压由第一时段内的第一电压+HV降低为第一个第四电压，该第一个第四电压等于三个储能电容器C2至C4的储能电压的和+Vmid，例如，如图11所示，笔尖电容器C0的电压由+20V降低为+15V。在t13时刻至t14时刻，将第二个第四开关K42导通并将第一个第四开关K41断开，以使得笔尖电容器C0的电压由+Vmid降低为第二个第四电压，该第二个第四电压等于两个储能电容器C3至C4的储能电压的和，例如，如图11所示，笔尖电容器C0的电压由+15V降低为+10V。在t14时刻至t15时刻，将第三个第四开关K43导通并将第二个第四开关K42断开，以使得笔尖电容器C0的电压由第二个第四电压降低为第三个第四电压，该第三个第四电压等于个与第三个第四开关K43对应的储能电容器C4的储能电压，例如，如图11所示，笔尖电容器C0的电压由+10V降低为+5V。即在该第二时段，共输出3个第四电压，按照输出时间顺序依次为+15V、+10V和+5V。
对于打码周期中在第二时段之后的第三时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零，至少一个第二电压包括零电压。具体地，如图9至图11所示，第三时段可以为t15时刻至t16时刻，开关组件230可以包括第二开关K2，第二开关K2的一端接地，第二开关K2的另一端与打码电极240连接，即与笔尖电容器C0连接。该第二开关K2在该第三时段内导通，并且将在第二时段内导通的n个第四开关K41至K43和第五开关K5均断开，从而使得该笔尖电容器C0的两端接地，电压由最后输出的第三个第四电压降为零，即打码电极240输出电压降为零，例如，如图11所示，笔尖电容器C0的电压由+5V降为0V。
对于打码周期中在第三时段之后的第六时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递增的顺序取值，即i从1依次取至n，至少一个第五电压均小于零，至少一个第二电压包括至少一个第五电压。具体地，如图9至图11所示，该第六时段为t16时刻至t19时刻，开关组件230还可以包括第六开关K6和n个第七开关K7，其中，n个第七开关与n个储能电容器220一一对应，即n等于3时，3个第七开关K42、K43和K71分别对应三个储能电容器C2、C3和C4，每个第七开关的一端与打码电极240连接，每个第七开关的另一端与对应的储能电容器220的第二端连接；第六开关的一端接地，第六开关的另一端与n个储能电容器220的第一端连接。应理解，如图9所示，本申请实施例的该n个第七开关和n个第四开关可以包括相同的开关，已简化电路的复杂程度，或者，也可以将n个第七开关和n个第四开关设置为完全不同的开关，本申请实施例并不限于此。
在该第六时段，第六开关K6导通，并将第三时段内导通的第二开关K2断开，而n个第七开关K7按照时间顺序依次导通，以使得笔尖电容器C0输出n个第五电压，即可以将该第六时段分为n个阶段，共输出n个第五电压。具体地，n等于3时，在t16时刻至t17时刻，将第一个第七开关K42导通，以使得笔尖电容器C0的电压由第三时段内的0降低为第一个第五电压，该第一个第五电压等于储能电容器C2的储能电压的负值，例如，如图11所示，笔尖电容器C0的电压由+0V降低为-5V。在t17时刻至t18时刻，将第二个第七开关K43导通并将第一个第七开关K42断开，以使得笔尖电容器C0的电压继续降为第二个第五电压，该第二个第五电压等于两个储能电容器C2至C3的储能电压的和的负值，例如，如图11所示，笔尖电容器C0的电压由-5V降低为-10V。在t18时刻至t19时刻，将第三个第七开关K71导通并将第二个第七开关K43断开，以使得笔尖电容器C0的电压由第二个第五电压降低为第三个第五电压，该第三个第五电压等于三个储能电容器C2至C4的储能电压的和的负值，例如，如图11所示，笔尖电容器C0的电压由-10V降低为-15V。即在该第六时段，共输出3个第五电压，按照输出时间顺序依次为-5V、-10V和-15V。
对于打码周期中在第六时段之后的第七时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第三电压，第三电压的绝对值大于至少一个储能电容器220的储能电压的和。具体地，如图9至图11所示，该第七时段为t19时刻至t20时刻，开关组件230可以包括第三开关K3，该第三开关K3的一端与电源组件210包括的第二输出端连接，第三开关K3的另一端与打码电极240连接，即与笔尖电容器C连接。在该第七时段，该第三开关K3导通，并且将第六时段内导通的第六开关K6和n个第七开关均断开，以使得该笔尖电容器C0与电源组件210的第二输出端连接，该电源组件210的第二输出端输出的电压为第三电压，该第三电压小于零，且小于三个储能电容器C2至C4的储能电压的和的负值，以使得该笔尖电容器C0的电压继续降低至第三电压，即打码电极240输出电压降低为第三电压。
可选地，本申请实施例的第三电压可以根据实际应用进行设置，即可以将该第三电压设置为小于-Vmid的任意值。例如，本申请实施例以将该第三电压设置为-HV为例进行说明，即第三电压的绝对值与第一电压的绝对值相等，例如，如图8所示，以该第三电压等于-20V为例，则笔尖电容器C0的电压由-15V降为-20V。
对于打码周期中在第七时段之后的第八时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第五电压，i按照递减的顺序取值，即i从n依次取至1，其中，该至少一个第五电压与第六时段输出的至少一个第五电压的值相同，但是输出顺序不同。具体地，如图9至图11所示，该第八时段为t20时刻至t23时刻，将第六开关K6导通，并将第七时段内导通的第三开关K3断开，而n个第七开关K7依次导通，以使得笔尖电容器C0的电压由-HV逐渐增加，共输出n个第五电压，即可以将该第八时段分为n个阶段，共输出n个第五电压。
具体地，n等于3时，在t20时刻至t21时刻，将第一个第七开关K71导通，以使得笔尖电容器C0的电压由第三电压增加为第一个第五电压，该第一个第五电压等于三个储能电容器C2至C4的储能电压的和的负值，例如，如图11所示，笔尖电容器C0的电压由-20V增加为-15V。在t21时刻至t22时刻，将第二个第七开关K43导通并将第一个第七开关K71断开，以使得笔尖电容器C0的电压继续增加至第二个第五电压，该第二个第五电压等于两个储能电容器C2至C3的储能电压的和的负值，例如，如图11所示，笔尖电容器C0的电压由-15V增加至-10V。在t22时刻至t23时刻，将第三个第七开关K42导通并将第二个第七开关K43断开，以使得笔尖电容器C0的电压由第二个第五电压增加至第三个第五电压，该第三个第五电压等于与第三个第七开关K42对应的储能电容器C2的储能电压的负值，例如，如图11所示，笔尖电容器C0的电压由-10V增加为-5V。即在该第八时段，共输出3个第五电压，按照输出时间顺序依次为-15V、-10V和-5V。
对于打码周期中在第八时段之后的第九时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零。具体地，如图9至图11所示，该第九时段为t23时刻至t24时刻，将第二开关K2导通，并将第八时段内导通的第六开关K6和n个第七开关K7断开，以使得笔尖电容器C0的电压继续增加至零，即打码电极240的电压由第三个第五电压增加至零，例如，如图11所示，笔尖电容器C0的电压可以由-5V增加至0V。
对于打码周期中在第九时段之后的第四时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第四电压，i按照递增的顺序取值，即i从1依次取至n，其中，该至少一个第四电压与第二时段输出的至少一个第四电压的值相同，但是输出顺序不同。具体地，如图9至图11所示，该第四时段为t24时刻至t27时刻，将第五开关K4导通，并将第九时段内导通的第二开关K2断开，而n个第四开关依次导通，以使得笔尖电容器C0的电压由零逐渐增加，共输出n个第四电压，即可以将该第四时段分为n个阶段，共输出n个第四电压。
具体地，n等于3时，在t24时刻至t25时刻，将第一个第四开关K43导通，以使得笔尖电容器C0的电压由零增加为第一个第四电压，该第一个第四电压等于储能电容器C4的储能电压，例如，如图11所示，笔尖电容器C0的电压由0V增加为5V。在t25时刻至t26时刻，将第二个第四开关K42导通并将第一个第四开关K43断开，以使得笔尖电容器C0的电压继续增加至第二个第四电压，该第二个第四电压等于两个储能电容器C3至C4的储能电压的和，例如，如图11所示，笔尖电容器C0的电压由5V增加至10V。在t26时刻至t27时刻，将第三个第四开关K41导通并将第二个第四开关K42断开，以使得笔尖电容器C0的电压由第二个第四电压增加至第三个第四电压，该第三个第四电压等于三个储能电容器C2至C4的储能电压的和，例如，如图11所示，笔尖电容器C0的电压由10V增加为15V。即在该第四时段，共输出3个第四电压，按照输出时间顺序依次为5V、10V和15V。
对于打码周期中在第四时段之后的第五时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压。具体地，如图9至图11所示，该第五时段为t27时刻至t28时刻，将第一开关K1导通，并将第四时段内导通的n个第四开关K4和第五开关K5断开，该电源组件210的第一输出端输出第一电压，以使得笔尖电容器C0的电压由第三个第四电压增加至第一电压，即打码电极240的电压由+Vmid增加至第一电压+HV，例如，如图11所示，笔尖电容器C0的电压可以由15V增加至20V。
应理解，本申请上述各个实施例的开关组件230包括的各个开关的类型可以根据实际应用进行选择，例如，图6和图9中以各个开关为压控开关为例，或者，还可以采用其他形式的开关，例如，可以采用N型或者P型的MOSFET，本申请实施例并不限于此。
因此，如图9所示的打码电路200的打码电极240按照时间顺序，在每个打码周期内可以依次输出如下电压：+HV、+3/4HV、+1/2HV、+1/4HV、0、-1/4HV、-1/2HV、-3/4HV、-HV、-3/4HV、-1/2HV、-1/4HV、0、+1/4HV、+1/2HV、+3/4HV和+HV，即能够输出阶梯型电压，这相比传统方波型电压，或者相比于图6的阶梯型电压，图9的打码电路200的电压变化更缓，因此笔尖电容器C0的瞬间电流更低，降低了功耗；并且储能电容器还可以回收笔尖电容器C0的部分电荷，所以整体功耗进一步降低。
具体地，如果采用如图3所示的打码电路，其笔尖电容器C0的功耗P可以表示为：
P＝CV2f
其中，C表示笔尖电容器C0的电容；V为打码电压，例如，如图4所示，打码电压为40V；f为打码频率。若采用如图6所示的打码电路，其笔尖电容器C0的功耗P可以表示为：
其中，对于打码电压V，对于采用如图6所示的打码电路，V即为第一电压和第三电压之间的电压差，例如，如图8所示，V仍然为40V。所以，采用如图6所示的打码电路200的功耗是采用图3所示的打码电路的功耗的25％，大幅度减少了功耗。类似的，如果采用图9所示的打码电路200，其功耗是采用图3所示的打码电路的功耗的12.5％，大幅度减少了功耗，但是图9相比于图6的打码电路200更为复杂。
可选地，对于图6和图9所示的打码电路200，还可以取消电源组件210的第三输出端，即取消由该第三输出端为至少一个储能电容器220提供储能电压。例如，图12示出了打码电路200的另一示意图，该图12与图6的区别仅在于取消了电源组件210的第三输出端。由于没有电源组件210的第三输出端给至少一个储能电容器220的电压进行初始化，至少一个储能电容器220的储能电压只能通过多次回收笔尖电容器C0的电荷来逐渐升高，这种例如图12所示的打码电路200相比于图6或者图9所示的具有电源组件210的第三输出端的打码电路200，其优势是电路更加简单，劣势是打码电路200输出的梯形波需要一定的稳定时间，即在稳定时间之后，才可以进入上述能够稳定输出打码电压的打码周期。
下面针对不采用电源组件210的第三输出端的打码电路中，至少一个储能电容器220如何获得储能电压进行说明。图13示出了图12所示的打码电路200中储能电容器220获得储能电压的示意图，如图13所示，以设置一个储能电容器220为例，在电源组件210初次给笔尖电容器C0充电时，若电源组件210输出电压为Vcc，则笔尖电容器C0的电荷量Qtip可以表示为：
Qtip＝VccCtip
其中，Ctip表示笔尖电容器C0的电容。
当储能电容器220回收该笔尖电容器C0的能量时，储能电容器220的储能电压Vcp为：
其中，Cp为储能电容器220的电容。
完成能量回收后，储能电容器220上的电荷量Qcp可以表示为：
之后，通过储能电容器220给笔尖电容器C0充电，达到平衡时的电压Qcp-tip为：
根据该平衡电压，储能电容器220经过上述第一次释放能量后的剩余电荷量Qcp-1可以表示为：
依次类推，在经过N次释放能量后，储能电容器220剩余的电荷量Qcp-N以及电压Vcp-N可以表示为：
根据上述公式，为了使得储能电容器220获得稳定的储能电压，例如，该稳定的储能电压可以等于如图6和图9所示的具有电源组件210的第三输出端时每个储能电容器220的储能电压，可以通过调节储能电容器220的电容和笔尖电容器C0的电容之间的大小关系，以使得储能电容器220更加快速的获得稳定的储能电压。
具体地，图14示出了储能电容器220的电容Cp和笔尖电容器C0的电容Ctip之间比值不同时，储能电容器220获得稳定的储能电压时所需的充电次数。如图14所示，储能电容器220的电容Cp越大，储能电容器220获得稳定的储能电压时所需的充电次数越多，也就是储能电容器220获得稳定的储能电压越慢。
另外，图15示出了储能电容器220的电容与节能效果之间的关系曲线，如图15所示，储能电容器220的电容Cp越大，功耗降低的效果更优，但储能电容器220的电容Cp达到一定阈值时，再增加储能电容器220的电容Cp，其功耗降低的效果会保持不变。
因此，如果采用如图6或者图9所示的打码电路200，不必考虑储能电容器220的稳定时间时，可以将储能电容器220的电容Cp设置的较大，以使得功耗更优。但如果不采用电源组件210为储能电容器220提供储能电压，例如，采用如图12所示的打码电路，结合图14和图15，考虑到储能电容器220的电容Cp越大，功耗降低的效果更优，但获得稳定的储能电压的时间过长，因此需要折中选择，例如，可以将储能电容器220的电容Cp设置为笔尖电容器Ctip的20至50倍，本申请实施例并不限于此。
应理解，本申请实施例的主动笔100可以采用干电池或锂电池供电或者其他方式供电。例如，以采用干电池或锂电池供电为例，干电池或锂电池通过升降压(buck-boost)直流/直流(DC/DC)模块为主板供电；并且，通过电源组件210为打码电路200供电。具体地，该电源组件210可以包括升压(Boost)DC/DC模块和电荷泵(charge pump)，从而通过第一输出端输出第一电压，并通过第二输出端输出第三电压。这里以第一电压和第三电压的绝对值相等为例。
图16示出了本申请实施例的电源组件210的示意图，如图16所示，该电源组件210可以包括Boost模块210和电荷泵220。其中，电荷泵220可以具体包括：第一电容器Ca、第二电容器Cb、第九开关K9和第十开关K10。
具体地，如图16所示，第一电容器Ca的一端和电源组件210的第一输出端连接，第一电容器Ca的另一端和第九开关K9的一端连接、且和第十开关K10的一端连接，第九开关K9的另一端接地，第十开关K10的另一端和第二电容器Cb的一端连接、且第二电容器Cb的一端为电源组件210的第二输出端，第二电容器Cb的另一端接地。
可选地，该电源组件210的第一输出端可以为Boost模块210的输出端，为主动笔100供电的干电池或锂电池可以向该Boost模块210输入电压Vin，以使得该Boost模块210的输出端可以输出第一电压+HV或者零。例如，该Boost模块210可以在第一时段，向电荷泵220输出第一电压+HV，还可以向打码电路200输出该第一电压+HV。可选地，该电源组件210还可以包括第十一开关K11和第三电容器Cc，该第十一开关K11一端与第三电容器Cc连接，该第十一开关K11的另一端与该Boost模块210的输出端连接，则该Boost模块210的输出端输出第一电压+HV经过该第十一开关输入至打码电路200。
如图16所示，当Boost模块210的输出端输出第一电压+HV时，例如在第一时段或者第五时段，第九开关K9导通，第十开关K10断开，第一电容器Ca的电压为该第一电压+HV，而第二电容器Cb的电压为零，则该电源组件210的第一输出端输出电压V1等于第一电压+HV；相反的，当Boost模块210的输出端输出电压由+HV变为零时，例如，在打码周期的第七时段，第九开关K9断开，第十开关K10导通，该第一电容器Ca的电压为-HV，而第二电容器Cb的电压也为-HV，此时，该电源组件210的第二输出端输出电压V1等于第三电压-HV。
因此，可以采用如图16所示的电源组件210以输出电压第一电压+HV和第三电压-HV，该电路结构简单，并且具备较高的效率，通过接入两个开关和两个电容即可实现+HV到-HV的转换，这样的好处是-HV的电压绝对值可以和+HV同步变化。
可选地，图16中的第九开关K9至第十一开关K11以二极管为例，也可以采用其他形式的开关，例如，还可以采用MOSFET代替图中的二极管，本申请实施例并不限于此。
上文中结合附图描述了第三电压小于零的情况，可选地，本申请实施例的第三电压还可以等于零。对于第三电压等于零，则可以将上述图6至图11所示的打码电路200中的电源组件210的第二输出端取消，并取消打码周期中打码电极240的输出电压小于零的时段，以使得打码电极240的输出电压大于或者等于零，而不包括小于零的电压。
具体地，对于第三电压等于零的情况，在一个打码周期内，可以包括下述几个时段：在第一时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压，其中，第一时间可以包括该第一时段；在第一时段之后的第二时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第二电压，i按照递减的顺序取值，至少一个第二电压均大于零，其中，第二时间可以包括该第二时段；在第二时段之后的第三时段，开关组件230用于控制打码电极240接地，以使打码电极240输出电压为零，其中，第三时间可以包括该第三时段。
应理解，上述时段为打码周期中打码电极240输出的电压由最大值(即第一电压)变化至最小值(即第三电压0V)的过程，可选地，该打码周期还可以包括由最小值(即第三电压0V)变化至最大值(即第一电压)的过程。具体地，一个打码周期还可以包括：在第三时段之后的第四时段，开关组件230用于控制i个储能电容器220与打码电极240串联，以使打码电极240输出至少一个第二电压，i按照递增的顺序取值，其中，第四时间可以包括该第四时段；在第四时段之后的第五时段，开关组件230用于控制电源组件210与打码电极240连接，以使打码电极240输出第一电压，其中，第五时间可以包括该第五时段。
应理解，第三电压等于零时，打码周期内的第一时段至第五时段分别对应上述第三电压小于零时打码周期内的第一时段至第五时段，为了简洁，在此不再赘述。
当第三电压等于零时，打码电路200同样可以输出阶梯型电压，以采用一个储能电容器220为例，在一个打码周期内，按照时间顺序，打码电极240可以依次输出如下电压：+HV、+Vmid、0+Vmid和+HV，这种阶梯型电压相比传统方波型电压，电压变化减缓，笔尖电容器C0的瞬间电流降低，可以降低该传统方波型电压的50％的功耗。
因此，本申请实施例的打码电路200，通过设置至少一个储能电容器220，并由开关组件230控制该至少一个储能电容器220和打码电极240的连接，可以使得打码电极240输出多个不相等的电压，即将现有的PWM方波转换为阶梯型的波形，减缓电压变化，以降低笔尖电容器的瞬间充电电流，从而降低了打码电极240的功耗；并且，该打码电路200中设置的至少一个储能电容器220还可以回收笔尖电容器的电荷，以进一步降低打码功耗。另外，对于本申请实施例的电源组件210，可以用于提供大于零的第一电压和小于零的第三电压，此时，主动笔100采用的电源管理单元(Power Management Unit，PMU)拓扑结构可以包括如图16所示的电源组件210，提供绝对值相等的第一电压+HV和第三电压-HV的同时，有效的提升电源管理单元整体效率，从而进一步降低功耗。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (26)

1.一种打码电路，其特征在于，所述打码电路用于主动笔，所述打码电路包括：电源组件、至少一个储能电容器、开关组件和打码电极，
所述开关组件用于控制所述至少一个储能电容器的电压，使得所述至少一个储能电容器达到储能电压；
在打码周期内：
所述开关组件用于控制所述电源组件、所述至少一个储能电容器和所述打码电极之间的连接，以使所述打码电极输出第一电压、至少一个第二电压和第三电压，所述第一电压和所述第三电压分别为所述打码电极输出的最大电压和最小电压，所述第一电压和所述第三电压的差为所述主动笔的打码电压，所述至少一个第二电压包括i个储能电容器的储能电压的和，i为小于或者等于n的正整数且i按照递增或者递减的顺序依次取值，n为所述至少一个储能电容器的数量，所述至少一个储能电容器的储能电压的和小于所述第一电压。
2.根据权利要求1所述的打码电路，其特征在于，所述第三电压等于零，在所述打码周期内：
在第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压；
在所述第一时段之后的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递减的顺序取值，所述至少一个第二电压均大于零；
在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零。
3.根据权利要求2所述的打码电路，其特征在于，在所述打码周期内：
在所述第三时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递增的顺序取值；
在所述第四时段之后的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
4.根据权利要求1所述的打码电路，其特征在于，所述第三电压小于零，在所述打码周期内：
在第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压；
在所述第一时段之后的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第四电压，i按照递减的顺序取值，所述至少一个第四电压均大于零，所述至少一个第二电压包括所述至少一个第四电压；
在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述至少一个第二电压包括零电压；
在所述第三时段之后的第六时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第五电压，i按照递增的顺序取值，所述至少一个第五电压均小于零，所述至少一个第二电压包括所述至少一个第五电压；
在所述第六时段之后的第七时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第三电压，所述第三电压的绝对值大于所述至少一个储能电容器的储能电压的和。
5.根据权利要求4所述的打码电路，其特征在于，在所述打码周期内：
在所述第七时段之后的第八时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第五电压，i按照递减的顺序取值；
在所述第八时段之后的第九时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零；
在所述第九时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第四电压，i按照递增的顺序取值；
在所述第四时段之后的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
6.根据权利要求4或5所述的打码电路，其特征在于，所述第三电压的绝对值与所述第一电压的绝对值相等。
7.根据权利要求2至6中任一项所述的打码电路，其特征在于，所述开关组件包括第一开关，所述第一开关的一端与所述电源组件包括的第一输出端连接，所述第一开关的另一端与所述打码电极连接，所述第一开关在所述打码周期内的第一时段和第五时段导通，且在所述打码周期内除所述第一时段和所述第五时段以外的时段断开，所述第一输出端用于输出所述第一电压。
8.根据权利要求2至7中任一项所述的打码电路，其特征在于，所述开关组件包括第二开关，所述第二开关的一端接地，所述第二开关的另一端与所述打码电极连接，所述第二开关在所述打码周期内的第三时段和第九时段导通，且在所述打码周期内除所述第三时段和所述第九时段以外的时段断开。
9.根据权利要求4至6中任一项所述的打码电路，其特征在于，所述开关组件包括第三开关，所述第三开关的一端与所述电源组件包括的第二输出端连接，所述第三开关的另一端与所述打码电极连接，所述第三开关在所述打码周期的所述第七时段导通，且在所述打码周期内除所述第七时段以外的时段断开，所述第二输出端用于输出所述第三电压。
10.根据权利要求2至9中任一项所述的打码电路，其特征在于，所述开关组件包括n个第四开关和第五开关，所述n个第四开关与n个储能电容器一一对应，所述n个第四开关中每个第四开关的一端与所述打码电极连接，所述每个第四开关的另一端与对应的储能电容器的第一端连接，所述第五开关的一端接地，所述第五开关的另一端与所述至少一个储能电容器的第二端连接，
其中，所述n个第四开关在所述打码周期的第二时段和第四时段按顺序导通，以控制所述i个储能电容器与所述打码电极连接，所述n个第四开关在所述打码周期的除所述第二时段和所述第四时段以外的时段断开，
所述第五开关用于在所述打码周期的第二时段和第四时段导通，且在所述打码周期的除所述第二时段和所述第四时段以外的时段断开。
11.根据权利要求4-6和9中任一项所述的打码电路，其特征在于，所述开关组件包括第六开关和n个第七开关，所述第六开关的一端接地，所述第六开关的另一端与所述至少一个储能电容器的第一端连接，所述n个第七开关与n个储能电容器一一对应，所述n个第七开关中每个第七开关的一端与所述打码电极连接，所述每个第七开关的另一端与对应的储能电容器的第二端连接，
其中，所述第六开关用于在所述打码周期的第六时段和第八时段导通，且在所述打码周期的除所述第六时段和所述第八时段以外的时段断开，
所述n个第七开关在所述打码周期的第六时段和第八时段按顺序导通，以控制所述i个储能电容器与所述打码电极连接，所述n个第七开关在所述打码周期的除所述第六时段和所述第八时段以外的时段断开。
12.根据权利要求2至11中任一项所述的打码电路，其特征在于，所述开关组件还包括第八开关，所述第八开关的一端与所述电源组件包括的第三输出端连接，所述第八开关的另一端与所述至少一个储能电容器的第一端连接，所述第八开关在所述打码周期的所述第一时段和第五时段导通，且在所述打码周期内除所述第一时段和所述第五时段以外的时段断开，所述第三输出端用于为所述至少一个储能电容器提供储能电压。
13.根据权利要求1至12中任一项所述的打码电路，其特征在于，所述至少一个储能电容器为多个储能电容器，所述多个储能电容器的电容相等。
14.根据权利要求1至13中任一项所述的打码电路，其特征在于，所述至少一个储能电容器中每个储能电容器的电容为预设电容的20倍至100倍，所述预设电容为所述打码电极与触摸屏之间的等效电容器的电容。
15.根据权利要求7或9所述的打码电路，其特征在于，所述电源组件包括第一电容器、第二电容器、第九开关和第十开关，所述第一电容器的一端和所述电源组件的第一输出端连接，所述第一电容器的另一端和所述第九开关的一端连接、且和所述第十开关的一端连接，所述第九开关的另一端接地，所述第十开关的另一端和所述第二电容器的一端连接、且所述第二电容器的一端为所述电源组件的第二输出端，所述第二电容器的另一端接地，
在所述打码周期的第一时段和第五时段，所述第一输出端用于输出所述第一电压，所述第九开关导通，所述第十开关断开，
在所述打码周期的第七时段，所述第一输出端输出电压为零，所述第九开关断开，所述第十开关导通，以使所述第二输出端输出所述第三电压，所述第三电压小于零。
16.一种打码电路，其特征在于，所述打码电路用于主动笔，所述打码电路包括开关组件和打码电极，所述打码电极包括所述主动笔的笔尖；
在打码周期内：
第一时间内，所述开关组件用于控制所述打码电极输出第一电压；
在所述第一时间之后的第二时间内，所述开关组件用于控制所述打码电极输出至少一个第二电压，所述至少一个第二电压均小于所述第一电压；
在所述第二时间之后的第三时间内，所述开关组件用于控制所述打码电极输出第三电压，所述第三电压小于所述至少一个第二电压，所述第一电压和所述第三电压的差为所述主动笔的打码电压；
在所述第三时间之后的第四时间，所述开关组件用于控制所述打码电压输出所述至少一个第二电压；
在所述第四时间之后的第五时间，所述开关组件用于控制所述打码电压输出所述第一电压。
17.根据权利要求16所述的打码电路，其特征在于，所述打码电路包括：至少一个储能电容器，
所述至少一个第二电压包括i个储能电容器的储能电压的和，i为小于或者等于n的正整数且i按照递增或者递减的顺序依次取值，n为所述至少一个储能电容器的数量，所述至少一个储能电容器的储能电压的和小于所述第一电压。
18.根据权利要求17所述的打码电路，其特征在于，所述第三电压等于零，
所述打码电路还包括电源组件和开关组件，在所述打码周期内：
在所述第一时间包括的第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压，
在所述第二时间包括的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递减的顺序取值，所述至少一个第二电压均大于零；
在所述第三时间包括的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零。
19.根据权利要求18所述的打码电路，其特征在于，在所述打码周期内：
在所述第四时间包括的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第二电压，i按照递增的顺序取值；
在所述第五时间包括的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
20.根据权利要求17所述的打码电路，其特征在于，所述第三电压小于零，
所述打码电路还包括电源组件和开关组件，在所述打码周期内：
在所述第一时间包括的第一时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压；
在所述第二时间包括的第二时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第四电压，i按照递减的顺序取值，所述至少一个第四电压均大于零，所述至少一个第二电压包括所述至少一个第四电压；
在所述第二时段之后的第三时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述至少一个第二电压包括零电压，所述第二时间包括所述第三时段；
在所述第三时段之后的第六时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出至少一个第五电压，i按照递增的顺序取值，所述至少一个第五电压均小于零，所述至少一个第二电压包括所述至少一个第五电压，所述第二时间包括所述第六时段；
在所述第三时间包括的第七时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第三电压，所述第三电压的绝对值大于所述至少一个储能电容器的储能电压的和。
21.根据权利要求20所述的打码电路，其特征在于，在所述打码周期内：
在所述第四时间包括的第八时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第五电压，i按照递减的顺序取值；
在所述第八时段之后的第九时段，所述开关组件用于控制所述打码电极接地，以使所述打码电极输出电压为零，所述第四时间包括所述第九时段；
在所述第九时段之后的第四时段，所述开关组件用于控制所述i个储能电容器与所述打码电极串联，以使所述打码电极输出所述至少一个第四电压，i按照递增的顺序取值，所述第四时间包括所述第四时段；
在所述第五时间包括的第五时段，所述开关组件用于控制所述电源组件与所述打码电极连接，以使所述打码电极输出所述第一电压。
22.根据权利要求20或21所述的打码电路，其特征在于，所述第三电压的绝对值与所述第一电压的绝对值相等。
23.根据权利要求17至22中任一项所述的打码电路，其特征在于，所述至少一个储能电容器为多个储能电容器，所述多个储能电容器的电容相等。
24.根据权利要求17至23中任一项所述的打码电路，其特征在于，所述至少一个储能电容器中每个储能电容器的电容为预设电容的20倍至100倍，所述预设电容为所述打码电极与触摸屏之间的等效电容器的电容。
25.一种主动笔，其特征在于，包括：
如权利要求1至24中任一项所述的打码电路。
26.一种电子设备，其特征在于，包括：
触摸屏；以及
如权利要求25所述的主动笔。
CN202180000821.3A 2021-04-13 2021-04-13 打码电路、主动笔以及电子设备 Active CN113302580B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/087027 WO2022217465A1 (zh) 2021-04-13 2021-04-13 打码电路、主动笔以及电子设备

Publications (2)

Publication Number Publication Date
CN113302580A CN113302580A (zh) 2021-08-24
CN113302580B true CN113302580B (zh) 2024-06-07

Family

ID=77331307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000821.3A Active CN113302580B (zh) 2021-04-13 2021-04-13 打码电路、主动笔以及电子设备

Country Status (3)

Country Link
US (1) US11416088B1 (zh)
CN (1) CN113302580B (zh)
WO (1) WO2022217465A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240045517A1 (en) * 2022-08-02 2024-02-08 Elan Microelectronics Corporation Active stylus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630893A (zh) * 2001-11-06 2005-06-22 先锋株式会社 具有可降低功耗结构的显示板驱动设备
CN108124499A (zh) * 2017-12-13 2018-06-05 深圳市汇顶科技股份有限公司 主动笔的信号发生电路、主动笔和打码方法
CN112640288A (zh) * 2019-08-08 2021-04-09 深圳市汇顶科技股份有限公司 一种正负压打码电路、芯片、主动笔以及打码方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9971423B2 (en) * 2016-05-03 2018-05-15 Microsoft Technology Licensing, Llc Stylus with intermittent voltage driving and sensing
US9891724B2 (en) * 2016-05-04 2018-02-13 Adonit Co., Ltd. Circuit and stylus for capacitive touchscreen
CN111052054B (zh) * 2018-08-13 2023-10-20 深圳市汇顶科技股份有限公司 检测电路及电子设备
JP2020086743A (ja) * 2018-11-21 2020-06-04 ローム株式会社 タッチ検出回路、入力装置、電子機器
CN110321017B (zh) * 2019-07-29 2024-02-02 深圳市千分一智能技术有限公司 一种主动电容笔的打码电路及打码方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630893A (zh) * 2001-11-06 2005-06-22 先锋株式会社 具有可降低功耗结构的显示板驱动设备
CN108124499A (zh) * 2017-12-13 2018-06-05 深圳市汇顶科技股份有限公司 主动笔的信号发生电路、主动笔和打码方法
CN112640288A (zh) * 2019-08-08 2021-04-09 深圳市汇顶科技股份有限公司 一种正负压打码电路、芯片、主动笔以及打码方法

Also Published As

Publication number Publication date
US11416088B1 (en) 2022-08-16
WO2022217465A1 (zh) 2022-10-20
CN113302580A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
WO2018201460A1 (zh) 电容触控装置、电容屏及电容屏的触控方法
WO2019113819A1 (zh) 主动笔的信号发生电路、主动笔和打码方法
CN113302580B (zh) 打码电路、主动笔以及电子设备
US9652013B2 (en) Piezo driver having passive energy storage component recharging capability
CN202749620U (zh) 一种用于usb数据线/电源线上的显示装置
CN110476482B (zh) 双led驱动电路
WO2020172869A1 (zh) 电子设备的充电电路及方法、设备、存储介质
CN201173947Y (zh) 一种电池电压检测电路
US8963400B2 (en) Piezo driver having recharging capability
EP3800776B1 (en) Signal driving circuit generating positive and negative voltages, chip, active pen, and signal driving method
CN204633599U (zh) 功率电荷泵及使用该功率电荷泵的电源管理电路
CN103179736A (zh) 发光二极管驱动电路及驱动发光二极管的方法
US11379055B2 (en) Active pen, touch input system, method for driving active pen, and method for driving touch input system
CN202889195U (zh) 一种延长掉电保护时间的控制电路
US20200310563A1 (en) Stylus pen apparatus with dual power sources
CN208225472U (zh) 基于stm32的电子墨水屏显示***
CN113447721A (zh) 电容检测电路及输入装置
KR102193797B1 (ko) 자체 전력생성부를 구비한 터치펜
CN104901388B (zh) 釆用n个串联的电池直接给电解水电极供电的高效电解水装置
CN202940729U (zh) 两级升压直流变换器
CN218273960U (zh) 一种吉他辅助按弦装置中的电机控制按弦结构
CN203606948U (zh) 一种节能环保的红外遥控信号发生电路
CN217981874U (zh) 一种电子设备及其压感检测电路
CN213182662U (zh) 一种计算器电路以及可外接电源的打印计算器
WO2024098979A1 (zh) 驱动电路、主动笔和触控芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant