CN113297017B - 一种基于uvm的soc验证***及方法 - Google Patents

一种基于uvm的soc验证***及方法 Download PDF

Info

Publication number
CN113297017B
CN113297017B CN202110495249.4A CN202110495249A CN113297017B CN 113297017 B CN113297017 B CN 113297017B CN 202110495249 A CN202110495249 A CN 202110495249A CN 113297017 B CN113297017 B CN 113297017B
Authority
CN
China
Prior art keywords
soc
chip
verification
data
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110495249.4A
Other languages
English (en)
Other versions
CN113297017A (zh
Inventor
赵燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dewang Information Technology Co Ltd
Original Assignee
Hangzhou Dewang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dewang Information Technology Co Ltd filed Critical Hangzhou Dewang Information Technology Co Ltd
Priority to CN202110495249.4A priority Critical patent/CN113297017B/zh
Publication of CN113297017A publication Critical patent/CN113297017A/zh
Application granted granted Critical
Publication of CN113297017B publication Critical patent/CN113297017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及芯片验证技术领域，尤其涉及一种基于UVM的SOC验证***及方法，包括覆盖设计规范随机生成的测试激励、由多个IP_ENV组合搭建的验证环境层和基于risc‑v内核的片上***SOC，所述IP_ENV包括计分板、内核寄存器、参考模型、激励产生器、驱动器以及监测模块，当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc‑v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。本发明具备以下有益效果：在保证测试灵活性的同时大大缩短了验证时间。

Description

一种基于UVM的SOC验证***及方法
技术领域
本发明涉及芯片验证技术领域，尤其涉及一种基于UVM的SOC验证***及方法。
背景技术
随着大规模集成电路的发展，SOC片上***集成了越来越多的IP模块，芯片复杂度和集成度不断提高，对验证的要求越来越高。验证在整个芯片设计工作中占据了百分之八十的时间，如何快速准确的搭建验证平台，开发有效的验证激励，尽快找出设计问题给验证工作带来巨大的挑战。
发明内容
为解决上述问题，本发明提出一种基于UVM的SOC验证***及方法。
一种基于UVM的SOC验证***，包括覆盖设计规范随机生成的测试激励、由多个IP_ENV组合搭建的验证环境层和基于risc-v内核的片上***SOC，所述IP_ENV包括计分板、内核寄存器、参考模型、激励产生器、驱动器以及监测模块，
当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；
当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。
优选的，还包括用于连接片上***SOC与各组件的接口模块。
优选的，各组件之间通过TLM机制实现彼此之间的通信，各组件之间通过数据包交换数据。
优选的，所述监测模块包括第一检测器及第二检测器；
所述第一检测器采样片上***SOC输入端口的数据，按照协议时序封装成数据包；
所述第二检测器采样片上***SOC输出端口的数据。
优选的，所述测试激励包括C语言驱动程序和基于systemverilog的测试激励，所述C语言程序先编译成.elf文件，再进一步将.elf文件编译成可执行的二进制程序，可执行文件在测试用例中写到内存中去供CPU取出指令并执行，基于SystemVerilog的测试激励对验证环境层进行配置并控制仿真的执行。
一种基于UVM的SOC验证方法，包括：
当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；
当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。
本发明具备以下有益效果：
1.当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。搭建基于UVM平台的验证环境，在保证测试灵活性的同时大大缩短了验证时间；
2.验证过程中搭建的验证环境，合理复用到上***SOC的验证环境中，即保证了代码的正确性，又避免了验证组件重复开发的过程。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1是本发明实施例一一种基于UVM的SOC验证***中IP_ENV的结构示意图；
图2是本发明实施例一一种基于UVM的SOC验证***的结构示意图；
图3是本发明实施例二一种基于UVM的SOC验证方法的流程示意图。
具体实施方式
以下结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
实施例一
本实施例中的验证对象为一款以risc-v为内核的高性能低功耗通用片上***SOC。片上***SOC内有总线AXI(Advanced Extensible Interface)、AHB(Advanced Highperformance Bus)、APB(Advanced Peripheral Bus)。总线AXI是一种面向高性能、高带宽、低延迟的片内总线。总线AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。总线APB主要用于低带宽的周边外设之间的连接，例如UART、1284等。
具体的，按照总线特性及IP性能要求，将不同的IP连接到相应的总线上。DDR和DMA模块挂在AXI总线上，USB和以太IP挂接在AHB总线上，IIC/UART/SPI等IP挂接在APB总线上。
本实施例提出一种基于UVM的SOC验证***，包括覆盖设计规范随机生成的测试激励、由多个IP层IP_ENV组合搭建的验证环境层和基于risc-v内核的片上***SOC。如图2所示，IP_ENV包括：IP0_env、IP1_env以及IP2_env。
如图1所示，IP_ENV包括输入代理in_agent、输出代理out_agent、参考模型reference model和计分板scoreboard。输入代理in_agent连接片上***SOC的输入端，输出代理out_agent连接片上***SOC的输出端。参考模型模拟片上***SOC的输出，做为计分板scoreboard的期望输出。输出代理out_agent监测片上***SOC的真实输出通过TLM机制送到计分板scoreboard中。计分板scoreboard把片上***SOC的真实输出数据与参考模型reference model的期望输出做比较，打印输出比较结果。
将片上***SOC与验证环境env相连，随机生成的测试序列在验证开始时通过激励产生器sequencer发送到驱动器driver中。驱动器driver将激励产生器sequencer发送来的事务包解析，按照协议时序驱动DUT的输入端口。DUT的输入端口通过接口模块interface连到输入代理in_agent的驱动器driver中。
片上***SOC的输入端口通过接口模块interface连到输入代理in_agent的第一检测器monitor中。输入代理In_agent的第一检测器采样片上***SOC的输入端口，并按照协议时序组成事务包。
参考模型根据输入代理in_agent中第一检测器采样的片上***SOC输入口事务包给出片上***SOC期望的输出行为事务包，做为计分板scoreboard的golden事务。
输出代理Out_agent中的第二检测器monitor采样片上***SOC的输出端，并按照协议时序组成事务包。此为片上***SOC的真实输出事务。
计分板scoreboard组件比较片上***SOC的真实输出与参考模型的golden输出，判断片上***SOC行为是否正确并给出相应的报告。
在该验证平台中，除了驱动器driver和第一检测器monitor、第二检测器monitor通过interface总线进行数据交换以外，其他组件均使用TLM(Transaction LevelModeling)连接，通过事物级(Transaction Level)数据包进行数据交换，提高了数据的抽象层次，实现了组件的可重用。
在本实施例中，测试用例层test，用于创建不同的验证环境以及产生不同的测试激励。验证环境层env，用于根据test层输入的配置参数对IP_ENV做相应的配置。
片上***SOC的UVM验证环境中，通过对IP_ENV做适当的配置，可以实现不同的验证需求。验证***设备发往片上***SOC的功能时，直接复用IP_ENV的验证环境层生成和发送激励，计分板scoreboard通过后门访问内核中的状态寄存器，与参考模型的期望值自动比较结果，同时hex文件通过读取内核寄存器及中断信息判定验证结果。验证片上***SOC发往总线的数据时，关闭激励产生器sequencer和驱动器driver，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，在片上***SOC的验证环境层中加入AXI_ENV用来监测芯片中的总线信号，并将总线封装成接口模块Interface，监测模块收集发送数据，计分板scoreboard做最终结果的判定。
测试激励包括C语言驱动程序和基于systemverilog的测试激励，所述C语言程序先编译成.elf文件，再进一步将.elf文件编译成可执行的二进制程序，可执行文件在测试用例中写到内存中去供CPU取出指令并执行，基于SystemVerilog的测试激励对验证环境层进行配置并控制仿真的执行。
实施例二
基于实施例一提出的一种基于UVM的SOC验证***，相应的，在方法方面，本实施例二提出一种基于UVM的SOC验证方法，如图3所示，具体包括以下步骤：
S1：当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；
S2：当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。
基于本实施例的技术方案及技术效果与硬件实施例相同，因此不再赘述。
本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (5)

1.一种基于UVM的SOC 验证***，其特征在于，包括覆盖设计规范随机生成的测试激励、由多个IP_ENV组合搭建的验证环境层和基于risc-v内核的片上***SOC，所述IP_ENV包括计分板、内核寄存器、参考模型、激励产生器、驱动器以及监测模块；
所述监测模块包括第一检测器及第二检测器；所述第一检测器采样片上***SOC输入端口的数据，按照协议时序封 从装成数据包；所述第二检测器采样片上***SOC输出端口的数据；
将片上***SOC与验证环境层相连，随机生成的测试序列在验证开始时通过激励产生器发送到驱动器中；驱动器将激励产生器发送来的事务包解析，按照协议时序驱动DUT的输入端口；DUT的输入端口通过接口模块连到输入代理的驱动器中；
片上***SOC的输入端口通过接口模块连到输入代理的第一检测器中，输入代理的第一检测器采样片上***SOC的输入端口，并按照协议时序组成事务包；
参考模型根据输入代理中第一检测器采样的片上***SOC输入口事务包给出片上***SOC期望的输出行为事务包，做为计分板的golden事务；
输出代理中的第二检测器采样片上***SOC的输出端，并按照协议时序组成事务包；
计分板组件比较片上***SOC的真实输出与参考模型的golden输出，判断片上***SOC行为是否正确并给出相应的报告；
当验证***设备发往片上***SOC的数据时，直接复用验证环境层生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，同时hex文件通过读取内核寄存器及中断信息判定验证结果；
当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，在片上***SOC的验证环境层中加入AXI_ENV用来监测芯片中的总线信号，并将总线封装成接口模块，监测模块收集发送数据，计分板做最终结果的判定。
2.根据权利要求1所述的一种基于UVM的SOC 验证***，其特征在于，还包括用于连接片上***SOC与各组件的接口模块。
3.根据权利要求1所述的一种基于UVM的SOC 验证***，其特征在于，各组件之间通过TLM机制实现彼此之间的通信，各组件之间通过数据包交换数据。
4.根据权利要求1所述的一种基于UVM的SOC 验证***，其特征在于，所述测试激励包括C语言驱动程序和基于systemverilog的测试激励，所述C语言程序先编译成.elf文件，再进一步将.elf文件编译成可执行的二进制程序，可执行文件在测试用例中写到内存中去供CPU取出指令并执行，基于SystemVerilog的测试激励对验证环境层进行配置并控制仿真的执行。
5.一种基于UVM的SOC 验证方法，应用于权利要求1-4任一项所述的基于UVM的SOC 验证***，其特征在于，所述方法包括：
当验证***设备发往片上***SOC的数据时，直接复用验证环境生成和发送激励信号，计分板通过后门访问内核寄存器，与参考模型的期望值自动比较，得到验证结果；
当验证片上***SOC发往总线的数据时，关闭激励产生器和驱动器，驱动程序加载到risc-v内核，由片内总线驱动IP模块发送数据，监测模块收集发送数据，计分板做最终结果的判定。
CN202110495249.4A 2021-05-07 2021-05-07 一种基于uvm的soc验证***及方法 Active CN113297017B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110495249.4A CN113297017B (zh) 2021-05-07 2021-05-07 一种基于uvm的soc验证***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110495249.4A CN113297017B (zh) 2021-05-07 2021-05-07 一种基于uvm的soc验证***及方法

Publications (2)

Publication Number Publication Date
CN113297017A CN113297017A (zh) 2021-08-24
CN113297017B true CN113297017B (zh) 2023-08-29

Family

ID=77320990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110495249.4A Active CN113297017B (zh) 2021-05-07 2021-05-07 一种基于uvm的soc验证***及方法

Country Status (1)

Country Link
CN (1) CN113297017B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115481594B (zh) * 2021-11-22 2023-09-08 北京百度网讯科技有限公司 计分板实现方法、计分板、电子设备及存储介质
CN114896114B (zh) * 2022-03-01 2023-03-24 北京百度网讯科技有限公司 计分板实现方法、装置、计分板、电子设备及存储介质
CN114444423B (zh) * 2022-04-02 2022-06-24 北京得瑞领新科技有限公司 基于验证平台的数据处理方法、***及电子设备
CN115130402B (zh) * 2022-08-30 2022-11-11 北京开源芯片研究院 一种缓存验证方法、***、电子设备及可读存储介质
CN115345123B (zh) * 2022-08-31 2023-03-31 沐曦科技(北京)有限公司 一种用于硬件加速的非标准协议的芯片验证装置
CN115146568B (zh) * 2022-09-01 2023-01-06 南京芯驰半导体科技有限公司 一种基于uvm的芯片验证***及验证方法
CN115719047B (zh) * 2022-11-14 2023-06-06 沐曦集成电路(上海)有限公司 基于波形gpu联合仿真***
CN116775394B (zh) * 2023-08-18 2024-04-26 腾讯科技（深圳）有限公司 芯片验证方法、装置、设备、存储介质及计算机程序产品
CN117971721B (zh) * 2024-03-28 2024-06-28 北京微核芯科技有限公司 多核处理器的模块验证方法、装置及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201318775D0 (en) * 2013-10-24 2013-12-11 Ibm Determining a quality parameter for a verification enviroment
US8832622B1 (en) * 2011-11-23 2014-09-09 Marvell International Ltd. Coverage scoreboard
US9330227B1 (en) * 2014-11-14 2016-05-03 Cavium Inc. Testbench builder, system, device and method including a dispatcher
CN106503308A (zh) * 2016-10-08 2017-03-15 中国电子科技集团公司第五十八研究所 一种基于uvm的can控制器ip验证平台
CN107423505A (zh) * 2017-07-21 2017-12-01 山东华芯半导体有限公司 一种模块级和SoC级可重用的验证***及验证方法
CN108038294A (zh) * 2017-12-06 2018-05-15 北京松果电子有限公司 Uvm环境搭建方法和***
CN112463497A (zh) * 2020-12-09 2021-03-09 中国电子科技集团公司第五十八研究所 一种基于uvm的spi验证平台
CN112579381A (zh) * 2020-12-28 2021-03-30 杭州德旺信息技术有限公司 一种基于uvm的uart总线的uvm验证***及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058463B1 (en) * 2013-12-03 2015-06-16 Cavium, Inc. Systems and methods for specifying. modeling, implementing and verifying IC design protocols
US9460261B2 (en) * 2014-03-05 2016-10-04 Vayavya Labs Private. Limited Computer-implemented verification system for performing a functional verification of an integrated circuit
US9310433B2 (en) * 2014-04-18 2016-04-12 Breker Verification Systems Testing SOC with portable scenario models and at different levels
US20180060453A1 (en) * 2016-08-24 2018-03-01 Raytheon Company Universal verification methodology (uvm) register abstraction layer (ral) painter
CN108073738B (zh) * 2016-11-16 2022-02-18 鸿富锦精密电子(天津)有限公司 Gpio验证***及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8832622B1 (en) * 2011-11-23 2014-09-09 Marvell International Ltd. Coverage scoreboard
GB201318775D0 (en) * 2013-10-24 2013-12-11 Ibm Determining a quality parameter for a verification enviroment
US9330227B1 (en) * 2014-11-14 2016-05-03 Cavium Inc. Testbench builder, system, device and method including a dispatcher
CN106503308A (zh) * 2016-10-08 2017-03-15 中国电子科技集团公司第五十八研究所 一种基于uvm的can控制器ip验证平台
CN107423505A (zh) * 2017-07-21 2017-12-01 山东华芯半导体有限公司 一种模块级和SoC级可重用的验证***及验证方法
CN108038294A (zh) * 2017-12-06 2018-05-15 北京松果电子有限公司 Uvm环境搭建方法和***
CN112463497A (zh) * 2020-12-09 2021-03-09 中国电子科技集团公司第五十八研究所 一种基于uvm的spi验证平台
CN112579381A (zh) * 2020-12-28 2021-03-30 杭州德旺信息技术有限公司 一种基于uvm的uart总线的uvm验证***及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于UVM实现高效可重用的SoC功能验证;潘应进;龙恳;;电子世界(第03期);全文 *

Also Published As

Publication number Publication date
CN113297017A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
CN113297017B (zh) 一种基于uvm的soc验证***及方法
KR100491461B1 (ko) ＳｏＣ 설계 검증을 위한 방법 및 장치
US20170337309A1 (en) Target Capture And Replay In Emulation
CN115146568B (zh) 一种基于uvm的芯片验证***及验证方法
CN108351907B (zh) 用于调试电路设计的方法和电路
CN113157501A (zh) 一种基于ate测试机的微***模块ac参数测试方法
US7212961B2 (en) Interface for rapid prototyping system
US8095331B2 (en) Transaction based verification of a system on chip on system level by translating transactions into machine code
US20050144436A1 (en) Multitasking system level platform for HW/SW co-verification
CN116451617A (zh) 芯片仿真中基于仿真波形的信息处理方法、装置及应用
Peterson et al. Assertion-based on-line verification and debug environment for complex hardware systems
Ke et al. Verification of AMBA bus model using SystemVerilog
Ghosh et al. Case Study: SoC Performance Verification and Static Verification of RTL Parameters
US9581643B1 (en) Methods and circuits for testing partial circuit designs
CN112329369B (zh) 一种在芯片仿真模型上进行软件调试的方法
Peng et al. Function verification of SRAM controller based on UVM
CN113496108A (zh) 一种应用于仿真的cpu模型
Lin et al. Full system simulation and verification framework
CN113204929A (zh) 基于sv和uvm实现ahb vip的方法、电子装置及存储介质
CN113673106B (zh) 一种fpga内核可编程仿真器
Lin et al. Transaction level error susceptibility model for bus based SoC architectures
Kumar et al. Assertion based Verification of AXI Protocol using UVM
Patil et al. SYSTEM VERILOG ASSERTIONS FOR THE AHB PROTOCOL VERIFICATION
CN116502576B (zh) 指令流跟踪验证方法及调试***
CN117709046B (zh) 一种基于uvm的APB_bridge子***级的验证平台的搭建方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant