CN113284786A - 基片处理方法和基片处理装置 - Google Patents

基片处理方法和基片处理装置 Download PDF

Info

Publication number
CN113284786A
CN113284786A CN202110183119.7A CN202110183119A CN113284786A CN 113284786 A CN113284786 A CN 113284786A CN 202110183119 A CN202110183119 A CN 202110183119A CN 113284786 A CN113284786 A CN 113284786A
Authority
CN
China
Prior art keywords
gas
signal
substrate
chamber
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110183119.7A
Other languages
English (en)
Inventor
渡部诚一
成重和树
林欣禾
徐建峰
黄艺豪
梁振康
吕育骏
叶秋华
赵斌
蔡财进
渡边雄仁
河村浩司
小松贤次
金丽
陈伟德
刘达立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113284786A publication Critical patent/CN113284786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供能够抑制蚀刻过程中的电弧放电的发生的基片处理方法和基片处理装置。本发明是一种腔室中的基片处理方法，其中，腔室包括：载置基片的载置台；与载置台相对的上部电极；和用于对腔室内供给处理气体的气体供给口，该基片处理方法包含下述a)～d)。a)是对载置台提供基片的工序。b)是对腔室内供给第一处理气体的工序。c)是通过一边对上部电极连续地供给负直流电压，一边连续地供给RF信号，来从第一处理气体生成等离子体的工序。d)是通过一边对上部电极连续地供给负直流电压，一边供给脉冲状的RF信号，来从第一处理气体生成等离子体的工序。c)和d)被交替地反复执行。此外，c)的每1次的期间为30秒以下。

Description

基片处理方法和基片处理装置
技术领域
本发明的各个方面和实施方式涉及基片处理方法和基片处理装置。
背景技术
已知一种准备具有位于不同高度的多个基底层和形成于多个基底层上的对象膜的基片，使用位于各基底层的上方的具有多个开口的掩模，通过蚀刻在对象膜中形成深度不同的孔的技术(例如参照下述专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2019-9259号公报
发明内容
发明要解决的技术问题
本发明提供一种能够抑制蚀刻过程中的电弧放电的发生的基片处理方法和基片处理装置。
用于解决技术问题的技术方案
本发明的一个方面是腔室中的基片处理方法，其中，腔室包括：载置基片的载置台；与载置台相对的上部电极；和用于对腔室内供给处理气体的气体供给口，该基片处理方法包含下述a)～d)。a)是对载置台提供基片的工序。b)是对腔室内供给第一处理气体的工序。c)是通过一边对上部电极连续地供给负直流电压，一边连续地供给RF信号，来从第一处理气体生成等离子体的工序。d)是通过一边对上部电极连续地供给负直流电压，一边供给脉冲状的RF信号，来从第一处理气体生成等离子体的工序。c)和d)被交替地反复执行。此外，c)的每1次的期间为30秒以下。
发明效果
依照本发明的各个方面和实施方式，能够抑制蚀刻过程中的电弧放电的产生。
附图说明
图1是表示本发明的一实施方式中的蚀刻装置的一个例子的概要截面图。
图2是表示蚀刻前的基片的截面的一个例子的图。
图3是表示蚀刻后的基片的截面的一个例子的图。
图4是表示等离子体蚀刻中的腔室内的电子的活动的一个例子的示意图。
图5是表示停止RF信号的供给的情况下的腔室内的电子的活动的一个例子的示意图。
图6是表示RF信号和直流电压的控制的一个例子的图。
图7是表示第一蚀刻工序和第二蚀刻工序的执行时间的一个例子的图。
图8是表示Vpp的大小关于蚀刻时间的变化的一个例子的图。
图9是表示导电膜关于蚀刻时间的蚀刻量的一个例子的图。
图10是表示蚀刻刚结束后的孔的状态的一个例子的示意图。
图11是表示导电膜被侵蚀的状态的一个例子的图。
图12是表示通过本实施方式形成的孔的状态的一个例子的图。
图13是表示蚀刻方法的一个例子的流程图。
附图标记说明
ER 边缘环
H 孔
P 图案
S 处理空间
W 基片
1 蚀刻装置
10 装置主体
11 控制装置
12 腔室
12a 导体
12e 排气口
12g 开口部
14 支承部
16 基台
18 静电吸盘
20 电极
22 直流电源
24 流路
26 配管
28 配管
30 上部电极
32 绝缘性遮挡部件
34 电极板
34a 气体释放孔
36 电极支承体
36a 扩散室
36b 气体流通孔
36c 气体导入口
38 配管
40 气体供给源
42 阀
43 分离器
44 流量控制器
46 沉积物遮挡件
48 挡板
50 排气装置
52 排气管
54 闸阀
56 导电性部件
58 供电棒
58a 棒状导电部件
58b 筒状导电部件
58c 绝缘部件
60 匹配器
61 匹配器
62 第一RF电源
63 第二RF电源
64 开关
65 可变直流电源
66 LPF
67 开关
100 掩模膜
102 绝缘膜
104 导电膜
106 聚合物
108 氧化膜
200 离子
201 鞘层
202 电子
203 鞘层。
具体实施方式
下面，基于附图，对基片处理方法和基片处理装置的实施方式详细地进行说明。此外，所公开的基片处理方法和基片处理装置不由以下的实施方式限定。
伴随近年的半导体装置的微小化，有用于半导体装置的基片中形成的孔的高宽比(aspect)变大的趋势。当通过离子体蚀刻在基片形成高宽比大的孔时，蚀刻的时间变长，因此有时基片的带电量变大。当基片的带电量变大时，存在具有间隙小的结构的基片的部位等发生放电(电弧放电(arcing))的情况。当发生电弧放电时，有基片损伤或者因电弧放电而飞散的材料成为颗粒附着到基片的其他区域成为缺陷的情况。
于是，本发明提供一种能够抑制蚀刻过程中的电弧放电的发生的技术。
[蚀刻装置1的结构]
图1是表示本发明的一实施方式中的蚀刻装置1的一个例子的概要截面图。蚀刻装置1包括装置主体10和控制装置主体10的控制装置11。装置主体10是电容耦合型平行平板等离子体蚀刻装置，具有由表面被阳极氧化处理后的铝等形成的大致圆筒状的腔室12。腔室12被安全接地。蚀刻装置1是基片处理装置的一个例子。
腔室12具有静电吸盘18和上部电极30。在腔室12内的底部配置有由绝缘材料形成的大致圆筒状的支承部14。支承部14支承由铝等金属形成的基台16。基台16设置于腔室12内。在本实施方式中，基台16也作为下部电极发挥作用。
在基台16的上表面设置有静电吸盘18。静电吸盘18是载置台的一个例子。静电吸盘18具有将作为导电膜的电极20配置在一对绝缘膜或绝缘片间的结构。电极20与直流电源22电连接。静电吸盘18借助由从直流电源22供给来的直流电压产生的库仑力等静功率，将基片W吸附保持在静电吸盘18的上表面。
在基台16的上表面、静电吸盘18的周围，配置有边缘环ER。边缘环ER为了使蚀刻的均匀性提高而设置。边缘环ER由根据要蚀刻的膜的材料适当选择的材料形成。在本实施方式中，边缘环ER例如由硅或石英构成。
在基台16的内部形成有流路24。从设置于外部的冷却单元经由配管26a和26b向流路24循环供给被控制成预定的温度的致冷剂。致冷剂例如是冷却水。通过控制在流路24内循环的致冷剂的温度，能够控制载置于静电吸盘18上的基片W的温度。
在静电吸盘18和基台16设置有配管28。配管28例如与He气体等传热气体的供给源连接。从传热气体的供给源供给来的传热气体经由配管28被供给到静电吸盘18与基片W之间。
上部电极30在作为下部电极发挥作用的基台16的上方，以基台16与上部电极30彼此大致平行的方式配置。上部电极30与静电吸盘18相对。在上部电极30与基台16之间，规定出生成等离子体的处理空间S。
上部电极30经由绝缘性遮挡部件32被支承在腔室12的上部。上部电极30包括电极板34和电极支承体36。电极板34的下表面面向处理空间S。在电极板34形成有在电极板34的厚度方向上贯通的多个气体释放孔34a。气体释放孔34a是用于对腔室12内供给处理气体的气体供给口的一个例子。
电极支承体36例如由铝等导电性材料形成，可拆装地支承电极板34。电极支承体36也可以具有水冷结构。在电极支承体36的内部设置有扩散室36a。扩散室36a经由多个气体流通孔36b与气体释放孔34a连通。此外，在电极支承体36设置有向扩散室36a导入处理气体的气体导入口36c。气体导入口36c连接有配管38。
电极支承体36经由开关67和LPF(Low Pass Filter：低通滤波器)66与可变直流电源65连接。可变直流电源65对电极支承体36供给负直流电压。从可变直流电源65对电极支承体36供给的负直流电压的绝对值的大小由控制装置11控制。LPF66去除对电极支承体36供给的负直流电压的高频成分。开关67对从可变直流电源65向电极支承体36的负直流电压的供给和切断供给进行切换。开关67由控制装置11控制。可变直流电源65是电压供给部的一个例子。
配管38经由分离器43、阀42a～42e和流量控制器44a～44e与气体供给源40a～40e连接。流量控制器44a～44e例如是MFC(Mass Flow Controller：质量流量控制器)或FCS(Flow Control System：流量控制***)等。气体供给源40a和流量控制器44b例如是含有碳和氟的气体的供给源。在本实施方式中，气体供给源40a例如供给C4F8气体，气体供给源40b例如供给C4F6气体。气体供给源40c例如是含氧气体的供给源。在本实施方式中，含氧气体例如是O2气体。此外，含氧气体也可以是CO气体等。气体供给源40d例如是稀有气体的供给源。在本实施方式中，稀有气体例如是Ar气体。气体供给源40e是含氮气体的供给源。在本实施方式中，含氮气体例如是N2气体。
从气体供给源40a～40e供给来的气体经由流量控制器44a～44e、阀42a～42e、分离器43和配管38被供给到扩散室36a内。供给到扩散室36a内的气体在扩散室36a内扩散，经由气体流通孔36b和气体释放孔34a以喷淋状被供给到处理空间S内。
此外，在腔室12的上部以从腔室12的侧壁起向上部电极30的高度位置的上方延伸的方式设置有导体12a。导体12a经由腔室12接地。
此外，在装置主体10沿腔室12的内壁可拆装地设置有沉积物遮挡件(depositshield)46。沉积物遮挡件46也设置于支承部14的外周。沉积物遮挡件46防止蚀刻的副产物(所谓的沉积物)附着于腔室12。沉积物遮挡件46例如由铝等形成，其表面由Y2O3等陶瓷覆盖。
在腔室12的底部侧，在支承部14与腔室12的内壁之间设置有挡板48。挡板48例如由铝等形成，其表面由Y2O3等陶瓷覆盖。在腔室12内，在挡板48的下方设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等真空泵，能够将腔室12内减压至预定的真空度。排气装置50将腔室12内维持在例如15～40mTorr的真空度。此外，在腔室12的侧壁形成有用于送入和送出基片W的开口部12g，开口部12g能够由闸阀(gate valve)54开闭。
在腔室12的内壁设置有以DC方式接地的导电性部件56。导电性部件56在高度方向上设置在与基片W大致相同的高度的位置。利用导电性部件56，能够防止异常放电。此外，导电性部件56只要设置在生成等离子体的区域内即可，其设置位置并不限于图1所示的位置。例如，导电性部件56也可以设置在基台16的周围等基台16附近。此外，导电性部件56也可以在上部电极30的外侧呈环状设置在上部电极30的附近。
构成下部电极的基台16与用于对基台16供给RF(Radio Frequency：高频)信号的供电棒58连接。供电棒58具有同轴二层管结构，包含棒状导电部件58a和筒状导电部件58b。棒状导电部件58a在大致铅垂方向上从腔室12外贯通腔室12的底部而延伸到腔室12内。棒状导电部件58a的上端与基台16连接。筒状导电部件58b以包围棒状导电部件58a的周围的方式与棒状导电部件58a同轴地设置。筒状导电部件58b支承于腔室12的底部。在棒状导电部件58a与筒状导电部件58b之间，配置有大致环状的绝缘部件58c。借助绝缘部件58c，能够将棒状导电部件58a与筒状导电部件58b电绝缘。
棒状导电部件58a和筒状导电部件58b经由开关64与匹配器60和匹配器61连接。匹配器60与第一RF电源62连接，匹配器61与第二RF电源63连接。第一RF电源62和第二RF电源63是RF信号供给部的一个例子。
第一RF电源62是产生等离子体生成用的第一RF信号的电源，产生27～100MHz的频率、在一个例子中为40MHz的频率的RF信号。此外，第一RF信号的功率在一个例子中为100～2000W。
第二RF电源63对基台16供给高频偏压，产生用于将离子引入基片W的第二RF信号。第二RF信号的频率是400kHz～13.56MHz的范围内的频率，在一个例子中为3MHz。此外，第二RF信号的功率在一个例子中为100～5000W。
开关64对向棒状导电部件58a和筒状导电部件58b的第一RF信号及第二RF信号的供给和切断供给进行切换。由此，第一RF信号和第二RF信号以脉冲状被供给到基台16。开关64由控制装置11控制。另外，在下文中，在不区分第一RF信号和第二RF信号而进行总称的情况下，记载为RF信号。
控制装置11具有存储器、处理器和输入输出接口。在存储器内存储有方案等的数据和程序。存储器例如是RAM(Random Access Memory：随机存取存储器)、ROM(Read OnlyMemory：只读存储器)、HDD(Hard Disk Drive：硬盘驱动器)或SSD(Solid State Drive：固态硬盘)等。处理器通过执行从存储器读出的程序，基于存储在存储器内的方案等的数据，经由输入输出接口控制装置主体10的各部。处理器是CPU(Central Processing Unit：中央处理器)或DSP(Digital Signal Processor：数字信号处理器)等。
在用蚀刻装置1进行等离子体蚀刻的情况下，打开闸阀54，由未图示的输送机械手将基片W载置在静电吸盘18上。然后，用排气装置50排出腔室12内的气体，分别以预定的流量对腔室12内供给来自气体供给源40a～40d的气体，将腔室12内的压力调节为预定的压力。
然后，对基台16供给来自第一RF电源62的第一RF信号和来自第二RF电源63的第二RF信号，对上部电极30供给来自可变直流电源65的负直流电压。由此，在上部电极30与基台16之间形成RF的电场，由供给到处理空间S的气体生成等离子体。然后，用在处理空间S内生成的等离子体所包含的离子和自由基等蚀刻基片W。
[基片W的结构]
下面，对由图1中说明的蚀刻装置1蚀刻的基片W的结构进行说明。本实施方式中的基片W例如用于形成具有三维结构的多层膜的NAND型闪存的构造。图2是表示蚀刻前的基片W的截面的一个例子的图。
在绝缘膜102内形成有在与绝缘膜102的厚度方向交叉的方向上具有不同长度的多个导电膜104a～104c。在本实施方式中，绝缘膜102例如是氧化膜(硅氧化膜)，各个导电膜104a～104c例如是硅或钨。在绝缘膜102上设置有掩模膜100，在掩模膜100形成有与预定的孔对应的图案Pa～Pc。在图2的例子中，在绝缘膜102的厚度方向上，在图案Pa的下方配置有导电膜104a，在图案Pb的下方配置有导电膜104b，在图案Pc的下方配置有导电膜104c。导电膜104a～104c分别作为蚀刻绝缘膜102时的蚀刻阻挡层发挥作用。另外，在下文中，在不区分各导电膜104a～104c而进行总称的情况下，记载为导电膜104。
通过将掩模膜100作为掩模蚀刻绝缘膜102，例如如图3所示，在绝缘膜102形成孔Ha～Hc。图3是表示蚀刻后的基片W的截面的一个例子的图。通过在孔Ha～Hc内埋入金属，形成与导电膜104a～104c中的每一者单独连接的配线。
[等离子体中的电子的举动]
图4是表示等离子体蚀刻中的腔室12内的电子的活动的一个例子的示意图。通过对基台16供给来自第一RF电源62的第一RF信号和来自第二RF电源63的第二RF信号，由供给到腔室12内的气体生成等离子体。等离子体中包含离子200和自由基等。通过在腔室12内生成等离子体，在基台16附近产生鞘层203。通过鞘层203，等离子体所包含的离子200被引入基片W，基片W被蚀刻。
另外，当离子200被过量地引入基片W时，有时对基片W造成损伤。因此，对上部电极30供给负直流电压。由此，在上部电极30附近产生鞘层201，等离子体中的离子200的一部分被引入上部电极30。由此，能够减少撞击到基片W的离子200，能够减轻基片W的损伤。此外，由于被引入上部电极30的离子200而从上部电极30释放电子202。
此处，当进行等离子体蚀刻时，由于被引入基片W的离子200而基片W带电。由于被引入上部电极30的离子200而从上部电极30释放电子202，被释放的电子202例如如图4所示，由鞘层203妨碍其到达基片W。因此，不能通过电子202中和基片W的带电。因而，当等离子体蚀刻的时间变长时，有时在基片W发生电弧放电。在实验中，当等离子体蚀刻持续30秒以上时，出现了在基片W发生电弧放电的情况。
此处，例如如图5所示，在RF信号向基台16的供给被切断的情况下，基台16附近的鞘层203消失。因此，由于被引入上部电极30的离子200而从上部电极30释放的电子202变得容易到达基片W。由此，基片W的带电量减少。图5是表示在停止RF信号的供给的情况下的腔室12内的电子202的活动的一个例子的示意图。
此时，当增大对上部电极30供给的负直流电压的绝对值时，上部电极30附近的鞘层201变厚，被引入上部电极30的离子200的量增加。由此，由于被引入上部电极30的离子200而从上部电极30释放的电子202的量也增加。由此，到达基片W的电子202的量变多，基片W的带电量快速减少。
于是，考虑例如如图6所示控制RF信号和负直流电压。图6是表示RF信号和直流电压的控制的一个例子的图。
RF信号例如如图6的(a)所示，按每个预定的周期被供给(ON)和切断供给(OFF)。由此，在供给RF信号的第一期间ΔT1，蚀刻进展，在切断RF信号的供给的第二期间ΔT2，基片W的带电被中和。
在本实施方式中，优选包含RF信号的供给和切断供给的1个周期ΔT0的长度例如为50毫秒以下。即，优选RF信号的供给和切断供给的频率例如为20Hz以上。
另外，在本实施方式中，优选RF信号的占空比为90％以上。RF信号的占空比是指，供给RF信号的第一期间ΔT1与包含RF信号的供给和切断供给的1个周期ΔT0之比。
另外，例如如图6的(b)所示，在切断RF信号的供给的第二期间ΔT2，供给绝对值比在供给RF信号的第一期间ΔT1中供给的负直流电压V1的绝对值大的负直流电压V2(|V1|<|V2|)。具体而言，第二期间ΔT2中的负直流电压V2例如为-1000V，第一期间ΔT1中的负直流电压V1例如为﹣200V。由此，在第二期间ΔT2能够对基片W供给足够量的电子，能够使基片W的带电量迅速减少。
此处，只要进行如图6所示的RF信号和负直流电压的控制，就能够减少基片W的电弧放电。但是，在图6所示的RF信号的控制中，在切断RF信号的供给的第二期间ΔT2，在导电膜104上不形成聚合物。因此，导电膜104相对于绝缘膜102的选择比降低，导电膜104变得容易被蚀刻。因此，在图6所示的RF信号的控制中，导电膜104的蚀刻阻挡层的功能降低，有时孔穿透导电膜104地形成。由此，难以按照设计在基片W形成孔。
于是，在本实施方式中，例如如图7所示，交替切换地反复执行第一蚀刻工序和第二蚀刻工序。在第一蚀刻工序中，在连续地供给RF信号和负直流电压的状态下进行蚀刻。在第二蚀刻工序中，通过图6所例示的RF信号和负直流电压的控制进行蚀刻。由此，能够抑制基片W的电弧放电，并且减少导电膜104的蚀刻量。
[RF信号的Vpp]
此外，RF信号的电压的峰峰值(Vpp)的大小根据腔室12内的状态而变化。例如，当等离子体蚀刻的执行时间变长时，由于附着于腔室12的内壁的沉积物的影响和腔室12内的部件的消耗等，腔室12与等离子体之间的阻抗变化。由此，有时匹配器60和61的控制量变化，RF信号的Vpp的大小变化。当RF信号的Vpp的大小变化时，形成在导电膜104上的聚合物的量变化。
例如，当RF信号的Vpp变小时，形成在导电膜104上的聚合物的量变少。当形成在导电膜104上的聚合物的量变少时，导电膜104相对于绝缘膜102的选择比降低。由此，导电膜104变得容易被蚀刻。
为了避免该情况，本实施方式中，在第一蚀刻工序和第二蚀刻工序中，将RF信号的Vpp控制成预定的范围内的大小。由此，能够在导电膜104上形成足够量的聚合物，能够使导电膜104相对于绝缘膜102的选择比提高，减少导电膜104的蚀刻量。
图8是表示Vpp的大小关于蚀刻时间的变化的一个例子的图。在不进行RF信号的Vpp的调整的情况下，如图8的比较例所示，随着蚀刻时间经过，RF信号的Vpp变小。
与此相对，在本实施方式中，将RF信号的Vpp控制成预定的范围内的大小。由此，例如如图8所示，即使蚀刻时间超过350hr，RF信号的Vpp的大小的变动也被抑制在大约8V以内。
图9是表示导电膜104关于蚀刻时间的蚀刻量的一个例子的图。在不进行RF信号的Vpp的调整的情况下，如图9的比较例所示，随着蚀刻时间经过，导电膜104的蚀刻量变多。导电膜104的蚀刻量达到100％的状态意味着孔贯通了导电膜104的状态。
与此相对，在本实施方式中，通过将RF信号的Vpp控制成预定的范围内的大小，例如如图9所示，导电膜104的蚀刻量的增加被抑制。在图9的例子中，即使蚀刻时间超过300hr，导电膜104的蚀刻量也被抑制在不足30％。像这样，在本实施方式中，通过将RF信号的Vpp控制成预定的范围内的大小，能够在导电膜104上形成足够量的聚合物。因此，能够使导电膜104相对于绝缘膜102的选择比提高，减少导电膜104的蚀刻量。
[聚合物的去除]
图10是表示蚀刻刚结束后的孔H的状态的一个例子的示意图。在蚀刻刚结束后，例如如图10所示，在孔H的底部形成有聚合物106。在聚合物106与导电膜104之间，通过与含氧气体的反应而形成有氧化膜108。
此处，当图10所示的状态的基片W暴露于大气中时，大气中包含的水分和聚合物106发生反应，在孔H的底部生成氢氟酸。由此，孔H的底部例如如图11所示进一步被侵蚀。图11是表示导电膜104被侵蚀的状态的一个例子的图。由此，导电膜104与设计值相比被过量地蚀刻。
于是，在本实施方式中，将在基片W的蚀刻结束后的图10的状态的基片W暴露于含氮气体的等离子体。由此，例如如图12所示，残存在孔H的底部的聚合物106被去除。图12是表示通过本实施方式形成的孔H的状态的一个例子的图。之后，通过灰化去除氧化膜108，进行下一个工序的处理。由此，能够在基片W形成接近设计值的形状的孔H。
[蚀刻方法]
图13是表示蚀刻方法的一个例子的流程图。图13中例示的蚀刻方法例如通过控制装置11的处理器读出并执行存储于控制装置11的存储器中的程序，经由控制装置11的输入输出接口控制装置主体10的各部来实现。图13中例示的蚀刻方法是基片处理方法的一个例子。
首先，将基片W送入腔室12内(S10)。在步骤S10中，打开闸阀54，用未图示的输送机械手将基片W送入腔室12内，载置在静电吸盘18上。然后，关闭闸阀54。步骤S10是a)工序的一个例子。
接着，对腔室12内供给处理气体(S11)。在步骤S11中，用排气装置50排出腔室12内的气体。然后，分别以预定的流量对腔室12内供给来自气体供给源40a的C4F8气体、来自气体供给源40b的C4F6气体、来自气体供给源40c的O2气体和来自气体供给源40d的Ar气体。然后，将腔室12内的压力调整为预定的压力。在下文中，将包含C4F8气体、C4F6气体、O2气体和Ar气体的气体记载为第一处理气体。步骤S11是b)工序的一个例子。
接着，执行第一蚀刻工序(S12)。在第一蚀刻工序中，一边从上部电极30连续地供给负直流电压，一边对腔室12内连续地供给RF信号。由此，由供给到腔室12内的第一处理气体生成等离子体，用第一处理气体的等离子体蚀刻载置于静电吸盘18的基片W。步骤S12是c)工序的一个例子。
第一蚀刻工序中的主要处理条件如以下所述。
压力：10～30mTorr
第一RF信号的功率：1000～2000W
第二RF信号的功率：3000～6000W
负直流电压：﹣300～﹣100V
C4F8气体：20～40sccm
C4F6气体：5～20sccm
O2气体：10～30sccm
Ar气体：300～600sccm
接着，判断从开始第一蚀刻工序起是否经过了预定的时间t1(S13)。在本实施方式中，时间t1例如是30秒。在没有经过时间t1的情况下(S13：否(No))，判断从开始蚀刻起是否经过了预定的时间t0(S14)。在没有经过时间t0的情况下(S14：否)，再次执行步骤S12所示的处理。另一方面，在经过了时间t0的情况下(S14：是(Yes))，执行后述的步骤S18的处理。时间t0是总蚀刻时间，是形成最深的孔所需要的时间。
另一方面，在经过了时间t1的情况下(S13：是)，执行第二蚀刻工序(S15)。在第二蚀刻工序中，通过一边对上部电极30连续地供给负直流电压，一边以预定的周期反复进行RF信号的供给和切断供给，来蚀刻载置于静电吸盘18的基片W。此外，在第二蚀刻工序中，在进行RF信号的供给的第一期间ΔT1，对上部电极30供给绝对值小的负直流电压V1，在切断RF信号的供给的第二期间ΔT2，对上部电极30供给绝对值大的负直流电压V2。在第一期间ΔT1中，例如对上部电极30供给﹣200V的负直流电压V1，在第二期间ΔT2中，例如对上部电极30供给﹣1000V的负直流电压V2。在第二蚀刻工序中，除了间断供给RF信号这一点和切换负直流电压的绝对值这一点以外的主要处理条件，与第一蚀刻工序中的主要处理条件相同。步骤S15是d)工序的一个例子。
接着，判断从开始第二蚀刻工序起是否经过了预定的时间t2(S16)。在本实施方式中，时间t2例如是60秒。在没有经过时间t2的情况下(S16：否)，判断从开始蚀刻起是否经过了预定的时间t0(S17)。在没有经过时间t0的情况下(S17：否)，再次执行步骤S14所示的处理。
另一方面，在经过了时间t0的情况下(S17：是)，对腔室12内供给第二处理气体(S18)。在步骤S18中，用排气装置50排出腔室12内的气体。然后，分别以预定的流量对腔室12内供给来自气体供给源40d的Ar气体和来自气体供给源40e的N2气体，将腔室12内的压力调节为预定的压力。在下文中，将包含Ar气体和N2气体的气体记载为第二处理气体。步骤S18是e)工序的一个例子。
接着，执行去除工序(S19)。在去除工序中，对腔室12内连续地供给RF信号。由此，由供给到腔室12内的第二处理气体生成等离子体，用第二处理气体的等离子体去除孔内的聚合物。步骤S19是f)工序的一个例子。
除去工序的主要处理条件如以下所述。
压力：10～30mTorr
第一RF信号的功率：200～2000W
第二RF信号的功率：100～1000W
N2气体：50～200sccm
Ar气体：100～500sccm
处理时间：5～20秒
然后，用排气装置50排出腔室12内的气体，打开闸阀54，用未图示的输送机械手将基片W从腔室12内送出(S18)。然后，本流程图所示的蚀刻方法结束。
以上，对一实施方式进行了说明。如上所述，本实施方式中的基片处理方法是腔室12中的基片处理方法，其中，腔室12包括：载置基片W的静电吸盘18；与静电吸盘18相对的上部电极30；和用于对腔室12内供给处理气体的气体释放孔34a，该基片处理方法包含下述a)～d)。a)是对静电吸盘18提供基片的工序。b)是对腔室12内供给第一处理气体的工序。c)是通过一边对上部电极30连续地供给负直流电压，一边连续地供给RF信号，来从第一处理气体生成等离子体的工序。d)是通过一边对上部电极30连续地供给负直流电压，一边供给脉冲状的RF信号，来从第一处理气体生成等离子体的工序。c)和d)被交替地反复执行。此外，c)的每1次的期间为30秒以下。由此，能够抑制蚀刻过程中的电弧放电的发生。
此外，在上述的实施方式中，d)工序的每1次的期间为60秒以下。由此，能够抑制过量的蚀刻。
此外，在上述的实施方式的d)工序中，供给RF信号的期间与脉冲状的RF信号的1个脉冲周期之比为90％以上。由此，在d)工序中，也能够抑制电弧放电的发生并且使蚀刻进展。
此外，在上述的实施方式的d)工序中，脉冲状的RF信号的1个脉冲周期的期间为50毫秒以下。由此，在d)工序中，也能够抑制电弧放电的发生。
此外，在上述的实施方式的d)工序中，在切断RF信号的供给的第二期间ΔT2对上部电极30供给的负直流电压V2的绝对值，大于在供给RF信号的第一期间ΔT1对上部电极30供给的负直流电压V1的绝对值。由此，能够短时间且高效地对基片W进行除电。
此外，在上述的实施方式中，基片W具有：导电膜104；设置于导电膜104上的绝缘膜102；和设置于绝缘膜102上的形成有预定的图案P的图案PR膜。此外，绝缘膜102例如是氧化膜(硅氧化膜)，导电膜104是硅或钨的膜。在这种构造的基片W的蚀刻中，能够抑制电弧放电的发生。
此外，在上述的实施方式中，第一处理气体包含含碳和氟的气体、含氧气体以及稀有气体。含有碳和氟的气体是C4F8气体或C4F6气体，含氧气体是O2气体或CO气体，稀有气体是Ar气体。由此，能够从第一处理气体生成等离子体，用所生成的等离子体蚀刻基片W。
此外，上述的实施方式中的基片处理方法还包含e)和f)工序。e)工序是在反复进行c)和d)后执行，对腔室12内供给包含含氮气体和稀有气体的第二处理气体的工序。f)工序通过对腔室12内供给RF信号来从第二处理气体生成等离子体，用所生成的等离子体去除残存在由c)和d)工序形成于基片W的孔H内的聚合物。含氮气体是N2气体，稀有气体是Ar气体。由此，能够在基片W形成接近设计值的形状的孔H。
此外，在上述的实施方式的c)和d)工序中，将脉冲状的RF信号的电压的Vpp的大小控制在预定的范围内。由此，能够在导电膜104上形成足够量的聚合物，能够使导电膜104相对于绝缘膜102的选择比提高，减少导电膜104的蚀刻量。
此外，上述的实施方式中的蚀刻装置1包括：腔室12；设置于腔室12内的上部电极30；与上部电极30相对的载置基片W的静电吸盘18；供给RF信号的第一RF电源62和第二RF电源63；对上部电极30供给负直流电压的可变直流电源65；以及控制装置11。控制装置11执行以下的a)～d)工序。a)工序是对静电吸盘18提供基片W的工序。b)工序是对腔室12内供给第一处理气体的工序。c)工序是通过一边对上部电极30连续地供给负直流电压，一边对腔室12内连续地供给RF信号，来从第一处理气体生成等离子体的工序。d)工序是通过一边对上部电极30连续地供给负直流电压，一边供给脉冲状的RF信号，来从第一处理气体生成等离子体的工序。c)工序和d)工序被交替地反复执行。c)工序的每1次的期间为30秒以下。由此，能够抑制蚀刻过程中的电弧放电的发生。
[其他]
另外，本发明公开的技术并不限定于上述的实施方式，在其主旨的范围内能够进行各种变形。
例如，在上述的各实施方式中，以将电容耦合型等离子体(CCP)用作等离子体源的蚀刻装置1为例进行了说明，但等离子体源并不限于此。作为电容耦合型等离子体以外的等离子体源，例如可例举电感耦合等离子体(ICP)、微波激发表面波等离子体(SWP)、电子回旋共振等离子体(ECP)和螺旋波激发等离子体(HWP)等。
另外，应当认为这次公开的实施方式在所有方面均是例示，而非限定性的。实际上，上述的实施方式能够通过多种多样的方式实现。此外，上述的实施方式在不脱离所附的权利要求书及其思想的情况下，能够以各种方式省略、替换、改变。

Claims (16)

1.一种腔室中的基片处理方法，其特征在于：
所述腔室包括：载置基片的载置台；与所述载置台相对的上部电极；和用于对所述腔室内供给处理气体的气体供给口，
该基片处理方法包括：
a)对所述载置台提供基片的工序；
b)对所述腔室内供给第一处理气体的工序；
c)通过一边对所述上部电极连续地供给负直流电压，一边连续地供给RF信号，来从所述第一处理气体生成等离子体的工序；和
d)通过一边所述上部电极连续地供给负直流电压，一边供给脉冲状的RF信号，来从所述第一处理气体生成等离子体的工序，
所述c)和所述d)被交替地反复执行，
所述c)的每1次的期间为30秒以下。
2.如权利要求1所述的基片处理方法，其特征在于：
所述d)的每1次的期间为60秒以下。
3.如权利要求1或2所述的基片处理方法，其特征在于：
在所述d)中，
供给所述RF信号的期间与所述脉冲状的RF信号的1个脉冲周期之比为90％以上。
4.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述d)中，
所述脉冲状的RF信号的1个脉冲周期的期间为50毫秒以下。
5.如权利要求1至3中任一项所述的基片处理方法，其特征在于：
在所述d)中，
所述脉冲状的RF信号的脉冲频率为20Hz以上。
6.如权利要求1至5中任一项所述的基片处理方法，其特征在于：
在所述d)中，
在切断所述RF信号的供给的期间对所述上部电极供给的负直流电压的绝对值，大于在供给所述RF信号的期间对所述上部电极供给的负直流电压的绝对值。
7.如权利要求1至6中任一项所述的基片处理方法，其特征在于：
所述基片具有：导电膜；设置于所述导电膜上的绝缘膜；和设置于所述绝缘膜上的形成有预定的图案的掩模膜。
8.如权利要求7所述的基片处理方法，其特征在于：
所述绝缘膜是氧化膜，
所述导电膜是硅或钨的膜。
9.如权利要求1至8中任一项所述的基片处理方法，其特征在于：
所述第一处理气体包含含碳和氟的气体、含氧气体以及稀有气体。
10.如权利要求9所述的基片处理方法，其特征在于：
所述含碳和氟的气体是C4F8气体或C4F6气体。
11.如权利要求9或10所述的基片处理方法，其特征在于：
所述含氧气体是O2气体或CO气体。
12.如权利要求9至11中任一项所述的基片处理方法，其特征在于：
所述稀有气体是Ar气体。
13.如权利要求9至12中任一项所述的基片处理方法，其特征在于，还包括：
e)在反复进行所述c)和所述d)后执行的、对所述腔室内供给包含含氮气体和稀有气体的第二处理气体的工序；以及
f)通过对所述腔室内供给所述RF信号来从所述第二处理气体生成等离子体，去除残存在由所述c)和所述d)形成于所述基片的孔内的聚合物的工序。
14.如权利要求13所述的基片处理方法，其特征在于：
所述含氮气体是N2气体，
所述稀有气体是Ar气体。
15.如权利要求1至14中任一项所述的基片处理方法，其特征在于：
在所述c)和所述d)中，
将所述RF信号的电压的峰峰值的大小控制在预定的范围内。
16.一种基片处理装置，其特征在于，包括：
腔室；
设置于所述腔室内的上部电极；
与所述上部电极相对的载置基片的载置台；
供给RF信号的RF信号供给部；
对所述上部电极供给负直流电压的电压供给部；和
控制装置，
所述控制装置执行以下工序：
a)对所述载置台提供所述基片的工序；
b)对所述腔室内供给第一处理气体的工序；
c)通过一边对所述上部电极连续地供给负直流电压，一边对所述腔室内连续地供给RF信号，来从所述第一处理气体生成等离子体的工序；和
d)通过一边所述上部电极连续地供给负直流电压，一边供给脉冲状的所述RF信号，来从所述第一处理气体生成等离子体的工序，
所述c)和所述d)被交替地反复执行，
所述c)的每1次的期间为30秒以下。
CN202110183119.7A 2020-02-20 2021-02-10 基片处理方法和基片处理装置 Pending CN113284786A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-026863 2020-02-20
JP2020026863A JP7382848B2 (ja) 2020-02-20 2020-02-20 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN113284786A true CN113284786A (zh) 2021-08-20

Family

ID=77275787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110183119.7A Pending CN113284786A (zh) 2020-02-20 2021-02-10 基片处理方法和基片处理装置

Country Status (5)

Country Link
US (1) US11501976B2 (zh)
JP (1) JP7382848B2 (zh)
KR (1) KR20210106371A (zh)
CN (1) CN113284786A (zh)
TW (1) TW202139787A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230416906A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737177A (en) * 1996-10-17 1998-04-07 Applied Materials, Inc. Apparatus and method for actively controlling the DC potential of a cathode pedestal
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
JP5638682B2 (ja) * 2006-03-22 2014-12-10 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
JP6512962B2 (ja) * 2014-09-17 2019-05-15 東京エレクトロン株式会社 プラズマ処理装置
US9966231B2 (en) * 2016-02-29 2018-05-08 Lam Research Corporation Direct current pulsing plasma systems
JP7137913B2 (ja) 2017-06-23 2022-09-15 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US11501976B2 (en) 2022-11-15
JP7382848B2 (ja) 2023-11-17
KR20210106371A (ko) 2021-08-30
TW202139787A (zh) 2021-10-16
JP2021132126A (ja) 2021-09-09
US20210265170A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US9034198B2 (en) Plasma etching method
US8641916B2 (en) Plasma etching apparatus, plasma etching method and storage medium
EP2911187A1 (en) Etching method
JP6382055B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
US20220051904A1 (en) Etching method
KR20150015408A (ko) 반도체 장치의 제조 방법
JPH08288267A (ja) 平行電極エッチングの操作のための上段電極
KR20170000340A (ko) 에칭 방법
JP6521848B2 (ja) エッチング方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US20220181162A1 (en) Etching apparatus
KR20170000791A (ko) 에칭 방법
CN113284786A (zh) 基片处理方法和基片处理装置
CN113496889A (zh) 蚀刻方法和等离子体处理装置
CN109923648B (zh) 处理被处理体的方法
CN109075068B (zh) 蚀刻方法
KR20210023699A (ko) 기판을 처리하는 방법, 디바이스 제조 방법, 및 플라즈마 처리 장치
EP3046137A1 (en) Etching method
JP2023018631A (ja) エッチング方法、半導体装置の製造方法、プログラムおよびプラズマ処理装置
WO2023096729A1 (en) Ion energy control on electrodes in a plasma reactor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination