CN113282969B - 设备控制方法、电子设备及可读存储介质 - Google Patents
设备控制方法、电子设备及可读存储介质 Download PDFInfo
- Publication number
- CN113282969B CN113282969B CN202110525059.2A CN202110525059A CN113282969B CN 113282969 B CN113282969 B CN 113282969B CN 202110525059 A CN202110525059 A CN 202110525059A CN 113282969 B CN113282969 B CN 113282969B
- Authority
- CN
- China
- Prior art keywords
- memory
- cpld
- operation module
- signal
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000012795 verification Methods 0.000 claims description 41
- 238000004590 computer program Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007488 abnormal function Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/575—Secure boot
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Abstract
本申请提供一种设备控制方法、电子设备及可读存储介质。方法包括：CPLD在接收到启动信号时，控制第三开关组件打开，并控制第一开关组件开启第一存储器与密码运算模块连接的信号通道，通过信号控制电路锁持CPLD输出至处理器的第一复位信号；控制被配置为主动模式的密码运算模块主动对第一存储器进行校验；当对第一存储器校验通过时，密码运算模块配置为被动模式，并解除对第一复位信号的锁持，以使处理器基于第一复位信号读取第一存储器中的数据实现电子设备的开机。如此，可以在电子设备的***启动之前，实现对BIOS的存储器的校验，提高电子设备开机启动的安全性。
Description
技术领域
本申请涉及计算机设备启动控制领域，具体而言，涉及一种设备控制方法、电子设备及可读存储介质。
背景技术
目前服务器行业的硬件加密通常使用可信赖平台模块(Trusted PlatformModule，TPM)或可信密码模块(Trusted Cryptography Module，TCM)，对计算机进行保护和防止非法入侵。TPM或TCM在加密数据过程中，都是被动加密，在硬件电路上作为一个串行外设接口(Serial Peripheral Interface，SPI)设备挂载在中央处理器(CentralProcessing Unit，CPU)的SPI总线上面，一直监控CPU的状态。对服务器中的硬件模块的监控，通常都是在CPU和基本输入输出***(Basic Input Output System，BIOS)启动之后进行的，无法对BIOS和CPU启动之前的状态进行监控，并且无法对基板管理控制器(BaseboardManagement Controller，BMC)进行监控，导致服务器存在安全风险。
发明内容
本申请实施例的目的在于提供一种设备控制方法、电子设备及可读存储介质，能够降低服务器的安全风险。
为了实现上述目的，本申请的实施例通过如下方式实现：
第一方面，本申请实施例提供一种设备控制方法，应用于电子设备，所述电子设备包括处理器、CPLD、与BIOS对应的第一存储器、基板管理控制器、与所述基板管理控制器对应的第二存储器、密码运算模块、第一开关组件、第二开关组件及第三开关组件及信号控制电路；
所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第一开关组件与所述第一存储器连接，所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第二开关组件与所述第二存储器连接，所述处理器及所述CPLD通过所述第三开关组件与所述密码运算模块连接；所述处理器的复位引脚通过所述信号控制电路与所述CPLD连接，所述方法包括：
所述CPLD在接收到启动信号时，控制所述第三开关组件打开，并控制所述第一开关组件开启所述第一存储器与所述密码运算模块连接的信号通道，通过所述信号控制电路锁持所述CPLD输出至所述处理器的第一复位信号，用于阻止所述处理器基于所述第一复位信号读取所述第一存储器中的数据；
控制被配置为主动模式的所述密码运算模块主动对所述第一存储器进行校验；
当对所述第一存储器校验通过时，所述密码运算模块配置为被动模式，并解除对所述第一复位信号的锁持，以使所述处理器基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备的开机。
在上述的实施方式中，CPLD锁持用于输出至所述处理器的第一复位信号，以阻止所述处理器基于所述第一复位信号读取所述第一存储器中的数据，然后由密码运算模块对第一存储器进行校验，如此，可以在电子设备的***启动之前，实现对BIOS的存储器的校验，提高电子设备开机启动的安全性，避免在***启动之前无法对BIOS的存储器进行校验。
结合第一方面，在一些可选的实施方式中，控制被配置为主动模式的所述密码运算模块主动对所述第一存储器进行校验，包括：
控制被配置为主动模式的所述密码运算模块获取所述第一存储器中的第一待校验数据；
通过所述密码运算模块对所述第一待校验数据与所述密码运算模块中的第一预设数据进行比对；
当所述第一待校验数据与所述第一预设数据匹配时，确定对所述第一存储器的校验通过。
在上述的实施方式中，密码运算模块通过对第一待校验数据与第一预设数据进行匹配分析，便可以快速得到第一存储器是否校验通过的校验结果。
结合第一方面，在一些可选的实施方式中，在所述CPLD在接收到启动信号之前，所述方法还包括：
当所述电子设备接入电源时，通过所述CPLD根据所述密码运算模块发送的在位信号，以及用于验证所述第二存储器的标志信号，控制所述第二开关组件打开所述密码运算模块和所述第二存储器的信号通道，并控制所述第一开关组件和所述第三开关组件处于关闭状态；
通过所述CPLD锁持输出至所述基板管理控制器的第二复位信号；
通过所述CPLD控制所述密码运算模块配置为所述主动模式，并通过所述密码运算模块对所述第二存储器进行校验；
当对所述第二存储器的校验通过时，通过所述CPLD控制所述第二开关组件打开所述基板管理控制器与所述第二存储器的信号通道，并解除对所述第二复位信号的锁持，用于所述基板管理控制器读取所述第二存储器中的数据。
在上述的实施方式中，电子设备可以在接入电源时，通过CPLD控制第二开关组件打开密码运算模块和第二存储器的信号通道，以使密码运算单元可以在***启动之前对第二存储器进行校验，以提高电子设备开机启动的安全性。
结合第一方面，在一些可选的实施方式中，通过所述密码运算模块对所述第二存储器进行校验，包括：
通过所述密码运算模块获取所述第二存储器中的第二待校验数据；
通过所述密码运算模块对所述第二待校验数据与所述密码运算模块中的第二预设数据进行比对；
当所述第二待校验数据与所述第二预设数据匹配时，确定对所述第二存储器的校验通过。
结合第一方面，在一些可选的实施方式中，在所述CPLD在接收到启动信号之前，所述方法还包括：
所述CPLD将所述电子设备的开机信号作为所述启动信号。
结合第一方面，在一些可选的实施方式中，在所述CPLD在接收到启动信号之前，所述方法还包括：
所述CPLD将所述电子设备的重启信号作为所述启动信号。
结合第一方面，在一些可选的实施方式中，所述信号控制电路为MOS管，通过所述信号控制电路锁持所述CPLD输出至所述处理器的第一复位信号，包括：
通过所述CPLD控制所述MOS管的栅极的电平，以锁持所述CPLD输出至所述处理器的第一复位信号。
第二方面，本申请还提供一种电子设备，所述电子设备包括处理器、CPLD、与BIOS对应的第一存储器、基板管理控制器、与所述基板管理控制器对应的第二存储器、密码运算模块、第一开关组件、第二开关组件及第三开关组件及信号控制电路；
所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第一开关组件与所述第一存储器连接，所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第二开关组件与所述第二存储器连接，所述处理器及所述CPLD通过所述第三开关组件与所述密码运算模块连接；所述处理器的复位引脚通过所述信号控制电路与所述CPLD连接；
所述CPLD在接收到启动信号时，用于控制所述第三开关组件打开，并控制所述第一开关组件开启所述第一存储器与所述密码运算模块连接的信号通道，所述信号控制电路用于锁持所述CPLD输出至所述处理器的第一复位信号，以阻止所述处理器基于所述第一复位信号读取所述第一存储器中的数据；
被配置为主动模式的所述密码运算模块用于对所述第一存储器进行校验；
当对所述第一存储器校验通过时，所述密码运算模块配置为被动模式，所述CPLD还用于解除对所述第一复位信号的锁持，以使所述处理器基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备的开机。
结合第二方面，在一些可选的实施方式中，在所述CPLD在接收到启动信号之前，当所述电子设备接入电源时，所述CPLD用于根据所述密码运算模块发送的在位信号，以及用于验证所述第二存储器的标志信号，控制所述第二开关组件打开所述密码运算模块和所述第二存储器的信号通道，并控制所述第一开关组件和所述第三开关组件处于关闭状态；
所述CPLD还用于锁持输出至所述基板管理控制器的第二复位信号；
所述CPLD还用于控制所述密码运算模块配置为所述主动模式，并通过所述密码运算模块对所述第二存储器进行校验；
当对所述第二存储器的校验通过时，所述CPLD还用于控制所述第二开关组件打开所述基板管理控制器与所述第二存储器的信号通道，并解除对所述第二复位信号的锁持，以使所述基板管理控制器读取所述第二存储器中的数据。
第三方面，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述的方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的电子设备的电路模块示意图。
图2为本申请实施例提供的设备控制方法的流程示意图之一。
图3为图2中步骤S160的子步骤的流程示意图。
图4为本申请实施例提供的设备控制方法的流程示意图之二。
图标：10-电子设备；11-处理器；12-复杂可编程逻辑器件；13-基板管理控制器；14-第一存储器；15-第二存储器；16-密码运算模块；17-第一开关组件；18-第二开关组件；19-第三开关组件；21-信号控制电路。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。需要说明的是，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
对服务器中的硬件模块的监控，通常都是在CPU和基本输入输出***(BasicInput Output System，BIOS)启动之后的进行的，无法对BIOS和CPU启动之前的状态进行监控，并且无法对BMC进行监控。在服务器开机之前，如果BMC的ROM(Read-Only Memory，只读存储器)和BIOS的ROM被入侵和篡改，则会威胁服务器整个***的安全性，导致服务器存在安全风险。
鉴于上述问题，本申请发明人提出以下实施例以解决上述问题。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参照图1，本申请提供一种电子设备10，该电子设备10可以包括处理模块及存储模块。存储模块内存储计算机程序，如电子设备10的启动固件，当计算机程序被所述处理模块执行时，使得电子设备10能够执行下述方法中的各步骤，以提高电子设备10启动的安全性。处理模块可以包括处理器11(Central Processing Unit，CPU)、复杂可编程逻辑器件12(Complex Programming Logic Device，CPLD)。存储模块可以包括第一存储器、第二存储器15，或者其他存储器。
电子设备10还可以包括其他器件。例如，电子设备10还可以包括基板管理控制器13(BMC)、与BIOS对应的第一存储器、与BMC对应的第二存储器15、密码运算模块16、第一开关组件17、第二开关组件18及第三开关组件19及信号控制电路21。
所述处理器11、所述CPLD、所述密码运算模块16及所述基板管理控制器13通过所述第一开关组件17与所述第一存储器连接，所述处理器11、所述CPLD、所述密码运算模块16及所述基板管理控制器13通过所述第二开关组件18与所述第二存储器15连接，所述处理器11及所述CPLD通过所述第三开关组件19与所述密码运算模块16连接；所述处理器11的复位引脚通过所述信号控制电路21与所述CPLD连接。
请参照图2，本申请还提供一种设备控制方法，可以应用于上述的电子设备10中，由电子设备10执行或实现方法的各步骤，方法可以包括如下步骤：
步骤S150，所述CPLD在接收到启动信号时，控制所述第三开关组件19打开，并控制所述第一开关组件17开启所述第一存储器与所述密码运算模块16连接的信号通道，通过所述信号控制电路21锁持所述CPLD输出至所述处理器11的第一复位信号，用于阻止所述处理器11基于所述第一复位信号读取所述第一存储器中的数据；
步骤S160，控制被配置为主动模式的所述密码运算模块16主动对所述第一存储器进行校验；
步骤S170，当对所述第一存储器校验通过时，所述密码运算模块16配置为被动模式，并解除对所述第一复位信号的锁持，以使所述处理器11基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备10的开机。
在上述的实施方式中，CPLD锁持用于输出至所述处理器11的第一复位信号，以阻止所述处理器11基于所述第一复位信号读取所述第一存储器中的数据，然后由密码运算模块16对第一存储器进行校验，如此，可以在电子设备10的***启动之前，实现对BIOS的存储器的校验，提高电子设备10开机启动的安全性，避免在***启动之前无法对BIOS的存储器进行校验。
下面将对方法的各步骤进行详细阐述，如下：
请再次参照图1，在步骤S150中，启动信号可以是电子设备10的开机信号或***重启信号。当用户按下电子设备10的开机开关以启动电子设备10时，CPLD可以接收到开机开关被按下后生成的开机信号。当用户重启电子设备10时，CPLD可以接收到处理器11输出至CPLD的S5信号的电平发生变化，从而可以用于判断***是否重启。在步骤S150之前，CPLD可以将所述电子设备10的开机信号作为所述启动信号，或者，CPLD可以将所述电子设备10的重启信号作为所述启动信号。
在本实施例中，CPLD与第一开关组件17(即开关组件MUX1)、第二开关组件18(即开关组件MUX2)及第三开关组件19(即开关组件MUX3)连接。当电子设备10接入电源后，CPLD可以控制第一开关组件17、第二开关组件18及第三开关组件19中相应开关的打开或关闭。例如，CPLD在接收到开机信号或重启信号时，可以控制第三开关组件19打开，并控制第一开关组件17开启第一存储器与密码运算模块16连接的信号通道。此时，信号控制电路21锁持所述CPLD用于输出至所述处理器11的第一复位信号，用于阻止所述处理器11基于所述第一复位信号读取所述第一存储器中的数据。
可理解地，在对第一存储器进行验证之前，若不对第一复位信号进行锁持，处理器11会立即接收到CPLD发送的第一复位信号，由于第一开关组件17已打开，此时密码运算模块16还未对第一存储器进行校验，处理器11会去读取第一存储器中的数据，但无法读取到第一存储器中的数据，从而造成设备宕机，无法正常启动。在本实施例中，通过信号控制电路21，拉住/锁持CPLD用于输出至所述处理器11的第一复位信号，使得在对第一存储器完成校验之前，处理器11不会读取第一存储器中的数据。在完成对第一存储器的校验后，信号控制电路21才释放第一复位信号，以使处理器11接收第一复位信号，并读取第一存储器中的数据。
在步骤S160中，在电子设备10接入电源后，在CPLD在接收到启动信号之前，密码运算模块16已被配置为主动模式，此时，密码运算模块16可以主动对第一存储器中的相应数据进行校验，以检测第一存储器是否被入侵或被篡改。当密码运算模块16对第一存储器的校验通过，便表示第一存储器为安全的，可以执行步骤S170。当密码运算模块16对第一存储器的校验不通过，表示第一存储器存在被入侵或被篡改的可能，此时，可以阻止电子设备10开机。
另外，当对第一存储器的校验不通过，CPLD还可以控制提示模块发出提示信息，用于提示第一存储器可能被入侵或被篡改。提示模块可以是但不限于提示灯、蜂鸣器等，可以发出灯光提示、声音提示等。
在步骤S170中，在对第一存储器的校验通过后，密码运算模块16便被配置为被动模式，以避免与处理器11存在冲突。另外，信号控制电路21解除对所述第一复位信号的锁持，以释放第一复位信号，使得处理器11可以接收到第一复位信号。由于对第一存储器的校验已通过，处理器11在接收到第一复位信号后，便可以读取BIOS的第一存储器中的数据，从而实现电子设备10的正常开机。
在本实施例中，密码运算模块16对第一存储器的校验方式，可以根据实际情况进行设置。例如，请参照图3，步骤S160可以包括子步骤S161、子步骤S162及子步骤S163，如下：
子步骤S161，控制被配置为主动模式的所述密码运算模块16获取所述第一存储器中的第一待校验数据；
子步骤S162，通过所述密码运算模块16对所述第一待校验数据与所述密码运算模块16中的第一预设数据进行比对；
子步骤S163，当所述第一待校验数据与所述第一预设数据匹配时，确定对所述第一存储器的校验通过。
可理解地，密码运算模块16预先存储有用于对第一存储器进行校验的第一预设数据。第一存储器在正常状态下，可以预先存储第一待校验数据，此时，第一待校验数据与第一预设数据相匹配。匹配方式可以根据实际情况进行确定，例如，第一待校验数据与第一预设数据数据相同，则确认相匹配；若第一待校验数据与第一预设数据数据不同，则确认不匹配。若密码运算模块16在获取第一存储器中的第一待校验数据时，若第一存储器未被入侵或未被篡改，即第一存储器仍然为正常状态，此时，第一存储器中的第一待校验数据不会发生改变，因此，密码运算模块16可以确定第一待校验数据与第一预设数据相匹配，从而得到对第一存储器的校验通过的校验结果。若对第一存储器的校验通过，便执行步骤S170，以使电子设备10正常开机启动。
若第一存储器被入侵或被篡改，第一待校验数据便会发生变化或不存在。即，若密码运算模块16从第一存储器中未读取到第一待校验数据，或所读取的第一待校验数据与第一预设数据不匹配，便确定对第一存储器的校验不通过。若对第一存储器的校验不通过，便阻止电子设备10开机，即阻止处理器11读取第一存储器中的数据，以使电子设备10宕机，以避免造成安全隐患。其中，第一预设数据可以根据实际情况进行设置，这里不作具体限定。
请参照图4，在本实施例中，在CPLD在接收到启动信号之前，若电子设备10接入电源，此时，方法还可以包括步骤S110至步骤S140，如下：
步骤S110，当所述电子设备10接入电源时，通过所述CPLD根据所述密码运算模块16发送的在位信号，以及用于验证所述第二存储器15的标志信号，控制所述第二开关组件18打开所述密码运算模块16和所述第二存储器15的信号通道，并控制所述第一开关组件17和所述第三开关组件19处于关闭状态；
步骤S120，通过所述CPLD锁持输出至所述基板管理控制器13的第二复位信号；
步骤S130，通过所述CPLD控制所述密码运算模块16配置为所述主动模式，并通过所述密码运算模块16主动对所述第二存储器15进行校验；
步骤S140，当对所述第二存储器15的校验通过时，通过所述CPLD控制所述第二开关组件18打开所述基板管理控制器13与所述第二存储器15的信号通道，并解除对所述第二复位信号的锁持，用于所述基板管理控制器13读取所述第二存储器15中的数据。
可理解地，在位信号用于表示电子设备10中存在密码运算模块16，在开机启动过程中，需要密码运算模块16对第一存储器、第二存储器15进行校验，并在校验通过后，才准许电子设备10开机启动。在位信号与标志信号可以为相应的电平信号，可以根据实际情况进行设置。
当电子设备10接入到电源之后，若CPLD侦测到密码运算模块16在位信号有效，则表示电子设备10中存在密码运算模块16。另外，密码运算模块16向CPLD输出第二存储器校验标志信号，告知CPLD，以使CPLD控制所述第二开关组件18打开所述密码运算模块16和所述第二存储器15的信号通道，并控制所述第一开关组件17和所述第三开关组件19处于关闭状态，如此，密码运算模块16以主动模式运行，然后主动读取第二存储器15中的数据。
其中，CPLD锁持输出至所述基板管理控制器13的第二复位信号，用于避免BMC读取第二存储器15中的数据。可理解地，BMC可以在接收到第二复位信号后，读取第二存储器15中的数据，以实现BMC的正常启动，该流程为本领域技术人员熟知。对于存在密码运算模块16的电子设备10，第二存储器15在校验之前，若BMC接收到第二复位信号一直为低电平，便无法读取第二存储器15中的数据，如此会导致电子设备10中的BMC无法正常启动，从而导致电子设备10中BMC功能异常。在本实施例中，在对完成对第二存储器15在校验之前，通过CPLD锁持第二复位信号，以使BMC无法在对第二存储器15在校验之前接收到第二复位信号，只有当第二存储器15完成校验且校验通过后，BMC才会接收到CPLD发送的第二复位信号，如此，可以提高开机启动的安全性。
在本实施例中，CPLD基于第二复位信号，控制BMC读取第二存储器15中的数据的方式，与CPLD基于第一复位信号控制处理器11读取第一存储器中的数据的方式相类似，通过在校验之前，拉住第一复位信号与第二复位信号，在校验通过后释放第一复位信号与第二复位信号，如此，可以确保电子设备10可以在启动之前完成校验，提高电子设备10开机启动的安全性。
在本实施例中，步骤S130可以包括：
通过所述密码运算模块16获取所述第二存储器15中的第二待校验数据；
通过所述密码运算模块16对所述第二待校验数据与所述密码运算模块16中的第二预设数据进行比对；
当所述第二待校验数据与所述第二预设数据匹配时，确定对所述第二存储器15的校验通过。
可理解地，对第二存储器15的校验方式与对第一存储器的校验方式相类似。例如，密码运算模块16预先存储有用于对第二存储器15进行校验的第二预设数据。若第二存储器15在正常状态下，可以预先存储第二待校验数据，此时，第二待校验数据与第二预设数据相匹配。匹配方式可以根据实际情况进行确定，例如，第二待校验数据与第二数据数据相同，则确认相匹配；若第二待校验数据与第二数据数据不同，则确认不匹配。若密码运算模块16在获取第二存储器15中的第二待校验数据时，若第二存储器15未被入侵或未被篡改，即第二存储器15仍然为正常状态，此时，第二存储器15中的第二待校验数据不会发生改变，因此，密码运算模块16可以确定第二待校验数据与第二预设数据相匹配，从而得到对第二存储器15的校验通过的校验结果。若对第二存储器15的校验通过，便执行步骤S140。
若第二存储器15被入侵或被篡改，第二待校验数据便会发生变化或不存在。即，若密码运算模块16从第二存储器15中未读取到第二待校验数据，或所读取的第二待校验数据与第二预设数据不匹配，便确定对第二存储器15的校验不通过。若对第二存储器15的校验不通过，便阻止电子设备10开机，以避免造成安全隐患。
在本实施例中，信号控制电路21可以包括MOS管与电阻。MOS管的栅极与CPLD连接，MOS管的源极接地，MOS管的漏极与处理器11的复位引脚连接，MOS管的漏极还通过电阻与辅助电源连接。CPLD可以控制所述MOS管的栅极的电平，以锁持所述CPLD输出至所述处理器的第一复位信号，避免在对第一存储器进行校验之前便将第一复位信号释放以输出至处理器11，如此，可以确保电子设备10可以安全正常地启动。例如，信号控制电路21可以为N型MOS管。当N型MOS管的栅极为低电平时，会使得源极与漏极处于高阻态(相当于断开)，从而锁持第一复位信号。当N型MOS管的栅极为高电平时，会使得源极与漏极导通，从而释放第一复位信号。
为了便于理解方法的实现流程，下面将基于图1举例对方法进行阐述：
图1线路中传输的各信号的含义如下：
BLADE_DET，指密码运算模块16的在位信号；
BIOS_SEL，指CPLD通知密码运算模块16进行BIOS开始校验使能信号；
BMC_SEL，指CPLD通知密码运算模块16进行BMC开始校验使能信号；
BMC_ROM_OK，指密码运算模块16输出至CPLD的用于校验第二存储器15的标志信号；
BIOS_ROM_OK，指密码运算模块16输出至CPLD的用于校验第一存储器的标志信号；
CS，指SPI片选信号。
第一步，当电子设备10接入电源后，开始对BMC的第二存储器15进行校验流程，如下：
CPLD侦测在位信号BLADE_DET为低电平，密码运算模块16输出BMC ROM(BMC ROM即为BMC的只读存储器，即为第二存储器15)的度量标志信号BMC_ROM_OK为低电平，告知CPLD，并且将MUX2 SPI通道切换到密码运算模块16和BMC ROM；
CPLD收到BLADE_DET和BMC_ROM_OK信号之后配置BMC_SEL为高电平，并告知密码运算模块16设置为Master模式(Master模式即为主动模式)，同时CPLD配置MUX_OE为高电平,关闭MUX1和MUX3,并且拉住BMC复位信号EXTRST(即为第二复位信号)，然后，由密码运算模块16对BMC ROM进行校验，校验过程可以参照对步骤S130的描述。
第二步，当对BMC ROM的校验通过，密码运算模块16输出BMC_ROM_OK为高电平，表示校验通过；然后通过CPLD将MUX2通道切换为BMC到BMC ROM的通道，并且释放BMC的EXTRST信号和BMC_SEL，BMC可以基于EXTRST信号开始正常读取BMC ROM。
第三步，当CPLD接收到开机信号或***重启信号时，开始对BIOS的第一存储器14进行校验流程，如下：
CPLD可以输出BIOS_SEL为高电平至密码运算模块16。密码运算模块16基于高电平的BIOS_SEL信号，向CPLD输出BIOS ROM(BIOS ROM即为BIOS的只读存储器，即为第一存储器)度量标志信号BIOS_ROM_OK为低电平。CPLD基于低电平的BIOS_ROM_OK，配置MUX_OE信号为低电平，并打开MUX1和MUX3，另外，MUX3被切换到密码运算模块16CS和BIOS CS通道，另外CPLD通过MOS管(信号控制电路21)拉住输出至处理器11的RESET_L信号(RESET_L信号即为第一复位信号)，阻止处理器11去读BIOS ROM中的数据。然后由密码运算模块16对第一存储器进行校验，校验过程可以参照上述步骤S160的描述。
第四步，当对BIOS ROM的校验通过，密码运算模块16输出BIOS_ROM_OK为高电平,MUX3通道被切换到TPM CS，BIOS_SEL被拉低告知密码运算模块16配置为Slave模式(Slave模式即为被动模式)，并且CPLD释放输出至处理器11的RESET_L信号,处理器11此时便可以正常读BIOS ROM中的，电子设备10便可以正常启动。
基于上述设计，在CPU和BIOS启动之前，先通过开关组件将CPU的SPI通道关闭，打开密码运算模块16到BMC ROM的SPI通道，密码运算模块16主动对BMC ROM进行检查和校验。如果BMC ROM被入侵和篡改，BMC不能正常启动，只有校验完成，BMC才能正常启动。BMC启动之后，CPLD收到开机信号之后，打开密码运算模块16到BIOS ROM的SPI通道，密码运算模块16主动对BIOS ROM进行检查和校验，同时CPLD将CPU一直宕机处理，防止CPU去抓取BIOSROM的资料，直到密码运算模块16对BIOS ROM校验完成；BIOS ROM被校验完成且校验通过之后，CPLD释放CPU复位信号，将SPI通道切换到BIOS ROM，同时连接到密码运算模块16，此时密码运算模块16作为次级设备使用；CPU正常读取BIOS ROM的资料，CPU正常启动，并且密码运算模块16作为次级设备对***进行被动监控。如果校验不成功，CPU一直处于宕机状态，只有校验成功，CPU才会解除宕机状态，正常开机，从而提高电子设备10的安全性。
请再次参照图1，处理器11可以是一种集成电路芯片，具有信号的处理能力。处理器11可以是中央处理器(CPU)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。
密码运算模块16可以用于进行密码运算的芯片或模块，可以根据实际情况进行设置。
可以理解的是，图1所示的结构仅为电子设备10的一种结构示意图，电子设备10还可以包括比图1所示更多的组件。图1中所示的各组件可以采用硬件、软件或其组合实现。
需要说明的是，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的电子设备10的具体工作过程，可以参考前述方法中的各步骤对应过程，在此不再过多赘述。
例如，所述CPLD在接收到启动信号时，用于控制所述第三开关组件19打开，并控制所述第一开关组件17开启所述第一存储器与所述密码运算模块16连接的信号通道，所述信号控制电路21用于锁持所述CPLD输出至所述处理器11的第一复位信号，以阻止所述处理器11基于所述第一复位信号读取所述第一存储器中的数据；
被配置为主动模式的所述密码运算模块16用于对所述第一存储器进行校验；
当对所述第一存储器校验通过时，所述CPLD还用于控制所述密码运算模块16配置为被动模式，并解除对所述第一复位信号的锁持，以使所述处理器11基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备10的开机。
在所述CPLD在接收到启动信号之前，当所述电子设备10接入电源时，所述CPLD用于根据所述密码运算模块16发送的在位信号，以及用于验证所述第二存储器15的标志信号，控制所述第二开关组件18打开所述密码运算模块16和所述第二存储器15的信号通道，并控制所述第一开关组件17和所述第三开关组件19处于关闭状态；
所述CPLD还用于锁持输出至所述基板管理控制器13的第二复位信号；
所述CPLD还用于控制所述密码运算模块16配置为所述主动模式，并通过所述密码运算模块16对所述第二存储器15进行校验；
当对所述第二存储器15的校验通过时，所述CPLD还用于控制所述第二开关组件18打开所述基板管理控制器13与所述第二存储器15的信号通道，并解除对所述第二复位信号的锁持，以使所述基板管理控制器13读取所述第二存储器15中的数据。
本申请实施例还提供一种计算机可读存储介质。计算机可读存储介质中存储有计算机程序，当计算机程序在计算机上运行时，使得计算机执行如上述实施例中所述的设备控制方法。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本申请可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现，基于这样的理解，本申请的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施场景所述的方法。
综上所述，本申请提供一种设备控制方法、电子设备及可读存储介质。电子设备包括处理器、CPLD、与BIOS对应的第一存储器、基板管理控制器、与基板管理控制器对应的第二存储器、密码运算模块、第一开关组件、第二开关组件及第三开关组件及信号控制电路；处理器、CPLD、密码运算模块及基板管理控制器通过第一开关组件与第一存储器连接，处理器、CPLD、密码运算模块及基板管理控制器通过第二开关组件与第二存储器连接，处理器及CPLD通过第三开关组件与密码运算模块连接；处理器的复位引脚通过信号控制电路与CPLD连接，方法包括：CPLD在接收到启动信号时，控制第三开关组件打开，并控制第一开关组件开启第一存储器与密码运算模块连接的信号通道，通过信号控制电路锁持CPLD输出至处理器的第一复位信号，用于阻止处理器基于第一复位信号读取第一存储器中的数据；控制被配置为主动模式的密码运算模块对第一存储器进行校验；当对第一存储器校验通过时，密码运算模块配置为被动模式，通过CPLD解除对第一复位信号的锁持，以使处理器基于第一复位信号读取第一存储器中的数据实现电子设备的开机。
在本方案中，CPLD锁持用于输出至处理器的第一复位信号，以阻止处理器基于第一复位信号读取第一存储器中的数据，然后由密码运算模块对第一存储器进行校验，如此，可以在电子设备的***启动之前，实现对BIOS的存储器的校验，提高电子设备开机启动的安全性，避免在***启动之前无法对BIOS的存储器进行校验。
在本申请所提供的实施例中，应该理解到，所揭露的装置、***和方法，也可以通过其它的方式实现。以上所描述的装置、***和方法实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种设备控制方法，其特征在于，应用于电子设备，所述电子设备包括处理器、CPLD、与BIOS对应的第一存储器、基板管理控制器、与所述基板管理控制器对应的第二存储器、密码运算模块、第一开关组件、第二开关组件及第三开关组件及信号控制电路；
所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第一开关组件与所述第一存储器连接，所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第二开关组件与所述第二存储器连接，所述处理器及所述CPLD通过所述第三开关组件与所述密码运算模块连接；所述处理器的复位引脚通过所述信号控制电路与所述CPLD连接，所述方法包括：
所述CPLD在接收到启动信号时，控制所述第三开关组件打开，并控制所述第一开关组件开启所述第一存储器与所述密码运算模块连接的信号通道，通过所述信号控制电路锁持所述CPLD输出至所述处理器的第一复位信号，用于阻止所述处理器基于所述第一复位信号读取所述第一存储器中的数据；
控制被配置为主动模式的所述密码运算模块主动对所述第一存储器进行校验；
当对所述第一存储器校验通过时，所述密码运算模块配置为被动模式，并解除对所述第一复位信号的锁持，以使所述处理器基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备的开机。
2.根据权利要求1所述的方法，其特征在于，控制被配置为主动模式的所述密码运算模块主动对所述第一存储器进行校验，包括：
控制被配置为主动模式的所述密码运算模块获取所述第一存储器中的第一待校验数据；
通过所述密码运算模块对所述第一待校验数据与所述密码运算模块中的第一预设数据进行比对；
当所述第一待校验数据与所述第一预设数据匹配时，确定对所述第一存储器的校验通过。
3.根据权利要求1所述的方法，其特征在于，在所述CPLD在接收到启动信号之前，所述方法还包括：
当所述电子设备接入电源时，通过所述CPLD根据所述密码运算模块发送的在位信号，以及用于验证所述第二存储器的标志信号，控制所述第二开关组件打开所述密码运算模块和所述第二存储器的信号通道，并控制所述第一开关组件和所述第三开关组件处于关闭状态；
通过所述CPLD锁持输出至所述基板管理控制器的第二复位信号；
通过所述CPLD控制所述密码运算模块配置为所述主动模式，并通过所述密码运算模块对所述第二存储器进行校验；
当对所述第二存储器的校验通过时，通过所述CPLD控制所述第二开关组件打开所述基板管理控制器与所述第二存储器的信号通道，并解除对所述第二复位信号的锁持，用于所述基板管理控制器读取所述第二存储器中的数据。
4.根据权利要求3所述的方法，其特征在于，通过所述密码运算模块对所述第二存储器进行校验，包括：
通过所述密码运算模块获取所述第二存储器中的第二待校验数据；
通过所述密码运算模块对所述第二待校验数据与所述密码运算模块中的第二预设数据进行比对；
当所述第二待校验数据与所述第二预设数据匹配时，确定对所述第二存储器的校验通过。
5.根据权利要求1所述的方法，其特征在于，在所述CPLD在接收到启动信号之前，所述方法还包括：
所述CPLD将所述电子设备的开机信号作为所述启动信号。
6.根据权利要求1所述的方法，其特征在于，在所述CPLD在接收到启动信号之前，所述方法还包括：
所述CPLD将所述电子设备的重启信号作为所述启动信号。
7.根据权利要求1所述的方法，其特征在于，所述信号控制电路为MOS管，通过所述信号控制电路锁持所述CPLD输出至所述处理器的第一复位信号，包括：
通过所述CPLD控制所述MOS管的栅极的电平，以锁持所述CPLD输出至所述处理器的第一复位信号。
8.一种电子设备，其特征在于，所述电子设备包括处理器、CPLD、与BIOS对应的第一存储器、基板管理控制器、与所述基板管理控制器对应的第二存储器、密码运算模块、第一开关组件、第二开关组件及第三开关组件及信号控制电路；
所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第一开关组件与所述第一存储器连接，所述处理器、所述CPLD、所述密码运算模块及所述基板管理控制器通过所述第二开关组件与所述第二存储器连接，所述处理器及所述CPLD通过所述第三开关组件与所述密码运算模块连接；所述处理器的复位引脚通过所述信号控制电路与所述CPLD连接；
所述CPLD在接收到启动信号时，用于控制所述第三开关组件打开，并控制所述第一开关组件开启所述第一存储器与所述密码运算模块连接的信号通道，所述信号控制电路用于锁持所述CPLD输出至所述处理器的第一复位信号，以阻止所述处理器基于所述第一复位信号读取所述第一存储器中的数据；
被配置为主动模式的所述密码运算模块用于对所述第一存储器进行校验；
当对所述第一存储器校验通过时，所述密码运算模块配置为被动模式，所述CPLD还用于解除对所述第一复位信号的锁持，以使所述处理器基于所述第一复位信号读取所述第一存储器中的数据实现所述电子设备的开机。
9.根据权利要求8所述的电子设备，其特征在于，在所述CPLD在接收到启动信号之前，当所述电子设备接入电源时，所述CPLD用于根据所述密码运算模块发送的在位信号，以及用于验证所述第二存储器的标志信号，控制所述第二开关组件打开所述密码运算模块和所述第二存储器的信号通道，并控制所述第一开关组件和所述第三开关组件处于关闭状态；
所述CPLD还用于锁持输出至所述基板管理控制器的第二复位信号；
所述CPLD还用于控制所述密码运算模块配置为所述主动模式，并通过所述密码运算模块对所述第二存储器进行校验；
当对所述第二存储器的校验通过时，所述CPLD还用于控制所述第二开关组件打开所述基板管理控制器与所述第二存储器的信号通道，并解除对所述第二复位信号的锁持，以使所述基板管理控制器读取所述第二存储器中的数据。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行如权利要求1-7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110525059.2A CN113282969B (zh) | 2021-05-13 | 2021-05-13 | 设备控制方法、电子设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110525059.2A CN113282969B (zh) | 2021-05-13 | 2021-05-13 | 设备控制方法、电子设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113282969A CN113282969A (zh) | 2021-08-20 |
| CN113282969B true CN113282969B (zh) | 2023-10-31 |
Family
ID=77279125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110525059.2A Active CN113282969B (zh) | 2021-05-13 | 2021-05-13 | 设备控制方法、电子设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113282969B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115454517B (zh) * | 2022-11-11 | 2023-03-10 | 山东云海国创云计算装备产业创新中心有限公司 | 多介质安全启动的方法、***、存储介质、设备及芯片 |
| CN115795490B (zh) * | 2023-02-13 | 2023-05-12 | 惠州大亚湾华北工控实业有限公司 | 可信启动方法、装置、工控主机及可读存储介质 |
| CN117436090B (zh) * | 2023-12-18 | 2024-03-08 | 苏州元脑智能科技有限公司 | 一种启动校验***、方法、电子设备及存储介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110334522A (zh) * | 2019-07-08 | 2019-10-15 | 北京可信华泰信息技术有限公司 | 启动度量的方法及装置 |
| CN110659497A (zh) * | 2018-06-29 | 2020-01-07 | 国民技术股份有限公司 | 可信启动控制方法及其装置、计算机可读存储介质 |
| CN110659498A (zh) * | 2018-06-29 | 2020-01-07 | 国民技术股份有限公司 | 可信计算度量方法及其***、计算机可读存储介质 |
| CN111158767A (zh) * | 2019-12-25 | 2020-05-15 | 北京工业大学 | 基于bmc的服务器安全启动方法及装置 |
| CN111399919A (zh) * | 2020-03-06 | 2020-07-10 | 苏州浪潮智能科技有限公司 | 一种服务器的启动方法、***、电子设备及存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9805200B2 (en) * | 2016-02-01 | 2017-10-31 | Quanta Computer, Inc. | System and method for firmware verification |
-
2021
- 2021-05-13 CN CN202110525059.2A patent/CN113282969B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110659497A (zh) * | 2018-06-29 | 2020-01-07 | 国民技术股份有限公司 | 可信启动控制方法及其装置、计算机可读存储介质 |
| CN110659498A (zh) * | 2018-06-29 | 2020-01-07 | 国民技术股份有限公司 | 可信计算度量方法及其***、计算机可读存储介质 |
| CN110334522A (zh) * | 2019-07-08 | 2019-10-15 | 北京可信华泰信息技术有限公司 | 启动度量的方法及装置 |
| CN111158767A (zh) * | 2019-12-25 | 2020-05-15 | 北京工业大学 | 基于bmc的服务器安全启动方法及装置 |
| CN111399919A (zh) * | 2020-03-06 | 2020-07-10 | 苏州浪潮智能科技有限公司 | 一种服务器的启动方法、***、电子设备及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| 基于可信BMC的服务器安全启动机制;孙亮;陈小春;钟阳;林志鹏;任彤;;山东大学学报(理学版)(第01期);全文 * |
| 基于国产BMC的服务器安全启动技术研究与实现;苏振宇;;信息安全研究(第09期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113282969A (zh) | 2021-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113282969B (zh) | 设备控制方法、电子设备及可读存储介质 | |
| US10839079B2 (en) | Systems and methods for tamper-resistant verification of firmware with a trusted platform module | |
| US9292300B2 (en) | Electronic device and secure boot method | |
| CN106855814B (zh) | 管理基本输入输出***设定的***和方法 | |
| TWI438686B (zh) | 用於使用狀態確認來保護作業系統啟動過程的系統及方法 | |
| KR101209252B1 (ko) | 전자기기의 부팅 방법 및 부팅 인증 방법 | |
| US8533829B2 (en) | Method for monitoring managed device | |
| US11475107B2 (en) | Hardware security | |
| US11055414B2 (en) | Method for a secured start-up of a computer system, and configuration comprising a computer system and an external storage medium connected to the computer system | |
| JP2016025616A (ja) | ディスク・ドライブが記憶するデータを保護する方法および携帯式コンピュータ | |
| KR20210097825A (ko) | 참조 플랫폼 매니페스트 및 데이터 씰링에 따른 보안 os 부팅 기법 | |
| US11443043B2 (en) | Automatic verification method and system | |
| US10742412B2 (en) | Separate cryptographic keys for multiple modes | |
| US11416604B2 (en) | Enclave handling on an execution platform | |
| US10853474B2 (en) | System shipment lock | |
| US8341389B2 (en) | Device, systems, and method for securely starting up a computer installation | |
| US20210367781A1 (en) | Method and system for accelerating verification procedure for image file | |
| CN112148314B (zh) | 一种嵌入式***的镜像验证方法、装置、设备及存储介质 | |
| CN111095200A (zh) | 嵌入式程序的安全升级方法、装置、设备及存储介质 | |
| CN112346785B (zh) | 数据处理方法、装置、***、存储介质和计算机设备 | |
| US7085933B2 (en) | Computer system apparatus and method for improved assurance of authentication | |
| CN112219186B (zh) | 用于将程序代码包安装到设备中的方法以及设备和机动车 | |
| CN110674525A (zh) | 一种电子设备及其文件处理方法 | |
| US11797679B2 (en) | Trust verification system and method for a baseboard management controller (BMC) | |
| KR102248132B1 (ko) | 생체정보를 이용한 로그인방법, 장치 및 프로그램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |