CN113257987B - 一种集成超导器件及其制备方法 - Google Patents
一种集成超导器件及其制备方法 Download PDFInfo
- Publication number
- CN113257987B CN113257987B CN202110525255.XA CN202110525255A CN113257987B CN 113257987 B CN113257987 B CN 113257987B CN 202110525255 A CN202110525255 A CN 202110525255A CN 113257987 B CN113257987 B CN 113257987B
- Authority
- CN
- China
- Prior art keywords
- superconducting
- layer
- conductive plug
- nanowire
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
本发明提供一种集成超导器件及其制备方法,该集成超导器件包括衬底及位于衬底上的超导纳米线单光子探测器与超导单磁通量子电路,其中,超导纳米线单光子探测器包括超导曲折纳米线;超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,电感层及电阻层均与约瑟夫森结电连接,且电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。本发明将两种超导器件集成到同一个芯片上,无需进行跨芯片的信号传输,从而消减了噪声和***复杂性,同时也为使用两种器件的片上***(SOC)的构建提供了方便。
Description
技术领域
本发明属于集成电路工艺与设计技术领域,涉及一种集成超导器件及其制备方法。
背景技术
超导纳米线单光子探测器(Superconducting nanowire single-photondetector,简称SNSPD)是由超导薄膜(如NbN等)经过工艺加工构成的曲折纳米线结构,工作温度远低于超导临界温度,偏置电流稍微小于超导临界电流。一个近红外光子比NbN材料超导能隙高出2到3个数量级,当纳米线吸收一个光子时,大量库伯对被破坏,形成大量热电子,从而形成一个热点。热点使得局部超导电性被破环,电流从热点两边流过,使得电流密度增加,当电流密度超过超导临界电流时,纳米线会因为失超而产生电阻,偏置电流会在此电阻两端产生电压脉冲。通过读出电路来将这个电压脉冲捕捉到,就可以通过观测这个电压脉冲来观测光子信息。SNSPD具有高计数率、低暗计数、宽响应波段等优势。可用于量子密钥分发(QKD)、光谱测量等领域。
超导单磁通量子电路(Single Flux Quantum,SFQ)是利用超导量子干涉仪(SQUID)中的磁通量子的有无来表示逻辑“1”和“0”的新一代超导电路技术。这种电路具有高的工作频率(最高可达770GHz)、低功耗等优点,可用于高速计算和数模/模数转换器等。SFQ的关键工艺是制备约瑟夫森结,一般是由三层膜结构组成,两块超导体由一层薄绝缘体隔开,超导电子波函数之间存在干涉,从而产生超导电流。
SFQ电路与SNSPD都是工作在极低温度下,用SFQ电路读出SNSPD脉冲并处理是一个很好的选择。传统的读出电路使用了低温低噪声放大器(LNA),然后通过同轴电缆将信号从制冷机里面引出来,通过CMOS电路进行捕捉处理,使用示波器观测。这种读出电路的实现,一是电路***复杂,在多个器件的连接中可能会引入额外噪声,而且最重要的是在当今阵列式SNSPD越来越成为一个重要的研究方向的情况下,传统多个SNSPD阵列的读出会因为需要很多引线从低温制冷机里面引出,难以避免的会为制冷***引入了热负载。
SFQ电路读出SNSPD信号则不会有这些问题。首先,SFQ读出电路工作频率远高于SNSPD脉冲,可以将阵列信号通过空间上压缩(并转串等技术),从而使读出电路只需要很少的引线就可以输出完整的信号;二是数据处理,信号放大等大部分的功能都由SFQ电路实现,外界测试***只需要读取SFQ的输出就可以得到SNSPD输出信号信息。但已有的SFQ+SNSPD的读出电路实现中,都是使用SFQ电路与SNSPD两块芯片分别置于低温环境下,然后通过同轴线将两者连接起来传递信号。这不仅会因为芯片引脚连线的暴露和同轴线的阻抗失配引入噪声,而且不利于做成一个具有完整功能的集成化片上***。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种集成超导器件及其制备方法,用于解决现有技术中超导纳米线单光子探测器与读取电路之间失配、噪声大以及难以集成的问题。
为实现上述目的及其他相关目的,本发明提供一种集成超导器件的制备方法,包括以下步骤:
提供一衬底;
形成超导纳米线单光子探测器于所述衬底上,所述超导纳米线单光子探测器包括超导曲折纳米线;
形成超导单磁通量子电路于所述衬底上,所述超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,所述电感层及所述电阻层均与所述约瑟夫森结电连接,且所述电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。
可选地,所述约瑟夫森结包括自下而上依次堆叠的第一超导层、绝缘夹层及第二超导层,所述电感层与所述第一超导层电连接。
可选地,所述第一超导层的材料包括铌,所述绝缘夹层的材料包括氧化铝,所述第二超导层的材料包括铌。
可选地,所述超导单磁通量子电路还包括第一连线、第二连线、第三连线、第一导电插塞、第二导电插塞、第三导电插塞及第四导电插塞,所述电阻层的第一端依次通过所述第一导电插塞、所述第一连线与所述第一超导层连接,所述电阻层的第二端依次通过所述第二导电插塞、所述第二连线、所述第三导电插塞、所述第三连线、所述第四导电插塞与所述第二超导层连接。
可选地,所述超导纳米线单光子探测器还包括依次连接的电极、第五导电插塞、第四连线、第六导电插塞及第五连线,所述电极连接于所述超导曲折纳米线的一端。
可选地,所述电极与所述超导曲折纳米线基于同一材料层图形化得到,所述第四连线、所述电感层、所述第一超导层、所述第一连线及所述第二连线基于同一材料层图形化得到,所述第五连线及所述第三连线基于同一材料层图形化得到。
可选地,还包括形成接地层的步骤,所述接地层电连接所述第五连线及所述第三连线。
可选地,所述接地层的材料包括金、银、铌、铝、钛中的至少一种。
可选地,所述超导曲折纳米线的材质包括氮化铌、氮化钛铌中的至少一种。
可选地,所述衬底包括硅层、氧化硅层及氧化镁层中的至少一种。
本发明还提供一种集成超导器件,包括:
衬底;
超导纳米线单光子探测器,位于所述衬底上,所述超导纳米线单光子探测器包括超导曲折纳米线;
超导单磁通量子电路,位于所述衬底上,所述超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,所述电感层及所述电阻层均与所述约瑟夫森结电连接,且所述电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。
可选地,所述约瑟夫森结包括自下而上依次堆叠的第一超导层、绝缘夹层及第二超导层,所述电感层与所述第一超导层电连接。
可选地,所述第一超导层的材料包括铌,所述绝缘夹层的材料包括氧化铝,所述第二超导层的材料包括铌。
可选地,所述超导单磁通量子电路还包括第一连线、第二连线、第三连线、第一导电插塞、第二导电插塞、第三导电插塞及第四导电插塞,所述电阻层的第一端依次通过所述第一导电插塞、所述第一连线与所述第一超导层连接,所述电阻层的第二端依次通过所述第二导电插塞、所述第二连线、所述第三导电插塞、所述第三连线、所述第四导电插塞与所述第二超导层连接。
可选地,所述超导纳米线单光子探测器还包括依次连接的电极、第五导电插塞、第四连线、第六导电插塞及第五连线,所述电极连接于所述超导曲折纳米线的一端。
可选地,所述集成超导器件还包括接地层,所述接地层电连接所述第五连线及所述第三连线。
可选地,所述超导曲折纳米线的材质包括氮化铌、氮化钛铌中的至少一种。
可选地,所述衬底包括硅层、氧化硅层及氧化镁层中的至少一种。
如上所述,本发明的集成超导器件及其制备方法通过同一个衬底上不同区域长出纳米线薄膜和SFQ电路器件,纳米线薄膜和SFQ走线做在垂直的两层中,通过线圈互感将信号耦合到SFQ电路,最终实现将超导纳米线单光子探测器和超导单磁通量子电路(读出电路)集成到一个芯片上。本发明将两种超导器件集成到同一个芯片上,无需进行跨芯片的信号传输,从而消减了噪声和***复杂性,同时也为使用两种器件的片上***(SOC)的构建提供了方便。
附图说明
图1显示为本发明的集成超导器件的制备方法的一种工艺流程图。
图2显示为本发明的集成超导器件的制备方法提供一衬底的示意图。
图3显示为本发明的集成超导器件的制备方法形成超导曲折纳米线、电极及电阻层于衬底上的示意图。
图4显示为本发明的集成超导器件的制备方法形成第一层间介质于衬底上的示意图。
图5显示为本发明的集成超导器件的制备方法形成约瑟夫森结、电感层、第一连线、第二连线及第四连线的示意图。
图6显示为本发明的集成超导器件的制备方法形成第二层间介质的示意图。
图7显示为本发明的集成超导器件的制备方法形成第五连线及第三连线的示意图。
图8显示为本发明的集成超导器件的制备方法形成第三层间介质并图形化的示意图。
图9显示为本发明的集成超导器件的制备方法形成接地层的示意图。
图10显示为本发明的集成超导器件的一种平面布局图。
元件标号说明
S1~S3 步骤
1 衬底
2 超导曲折纳米线
3 电感层
4 约瑟夫森结
401 第一超导层
402 绝缘夹层
403 第二超导层
5 电阻层
6 第一连线
7 第二连线
8 第三连线
9 第一导电插塞
10 第二导电插塞
11 第三导电插塞
12 第四导电插塞
13 电极
14 第五导电插塞
15 第四连线
16 第六导电插塞
17 第五连线
18 第一层间介质
19 第二层间介质
20 第三层间介质
21 接地层
22 第七导电插塞
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
超导纳米线单光子探测器(SNSPD)是一种基于超薄超导薄膜的非平衡态热电子效应的一种探测器,在高分辨率光谱测量、量子通信等领域有着广泛应用。SNSPD会在接收到光子后,在输出端产生一个极短的电流脉冲,使用半导体电路读出多个SNSPD阵列的脉冲会对低温制冷机产生严重的热载。超导单磁通量子器件(SFQ)可以作为SNSPD的读出电路以在低温制冷机内部对SNSPD脉冲读出并用SFQ数字逻辑对脉冲进行预处理。在以往的读出方案中,通常是使用同轴电缆将SNSPD器件的芯片和SFQ器件的芯片连接起来,而这种连接方式不仅容易引入噪声,大大增加了***的复杂度,而且不利于集成化、小型化和搭建片上***等商业化使用。因此,本发明提供一种超导集成方案以解决上述问题,下面通过具体的实施例来说明本发明的具体技术方案。
实施例一
本实施例中提供一种集成超导器件的制备方法,请参阅图1,显示为该制备方法的一种工艺流程图,包括以下步骤:
S1:提供一衬底;
S2:形成超导纳米线单光子探测器于所述衬底上,所述超导纳米线单光子探测器包括超导曲折纳米线;
S3:形成超导单磁通量子电路于所述衬底上,所述超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,所述电感层及所述电阻层均与所述约瑟夫森结电连接,且所述电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。
其中,所述超导单磁通量子电路的作用是对所述超导纳米线单光子探测器进行读出,将SNSPD脉冲转换为SFQ脉冲。
首先请参阅图2,执行步骤S1:提供一衬底1。
作为示例,所述衬底1可包括硅(Si)层、氧化硅(SiO2)层及氧化镁层(MgO)中的至少一种,例如所述衬底1可以是MgO衬底,也可以是Si/SiO2叠层结构。在其它实施例中,所述衬底1也可以采用其它适合制作SNSPD器件和SFQ器件的衬底材料,此处不应过分限制本发明的保护范围。
然后请参阅图3至图10,执行步骤S2及所述步骤S3:形成超导纳米线单光子探测器及超导单磁通量子电路于所述衬底1上。
需要指出的是,为了验证集成工艺的效果,应当先对SFQ读出电路进行设计,确定电路结构和约瑟夫森结尺寸、临界电流等,确定参数。确定一个合适的位置生长SNSPD的纳米线结构,并确定好纳米线的曲折结构、布局和电极位置。其次,根据确定的参数绘制版图,并确定每一层掩模版框架和布局。再次,利用光刻为基础的微纳加工工艺制备出完整的集成器件。最后,流片得到晶圆,测试表征器件工作性能,通过后将整个芯片键合到PCB板上,放置在GM制冷机下,使用激光发生器给予光子信号,观察SFQ电路输出。
作为示例,如图9所示,所述超导纳米线单光子探测器包括超导曲折纳米线2,所述超导单磁通量子电路包括电感层3、约瑟夫森结4及电阻层5,所述电感层3及所述电阻层5均与所述约瑟夫森结4电连接,且所述电感层3与超导曲折纳米线2在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。
作为示例,如图10所示,显示为所述集成超导器件的一种平面布局图,其中,所述约瑟夫森结4的数量可不止一个。需要指出的是,在其它实施例中,器件的参数、布局方式可根据需要进行调整,不以本实施例为限。
作为示例,如图9所示,所述约瑟夫森结4包括自下而上依次堆叠的第一超导层401、绝缘夹层402及第二超导层403,所述电感层3与所述第一超导层401电连接。所述超导单磁通量子电路还包括第一连线6、第二连线7、第三连线8、第一导电插塞9、第二导电插塞10、第三导电插塞11及第四导电插塞12,所述电阻层5的第一端依次通过所述第一导电插塞9、所述第一连线6与所述第一超导层401连接,所述电阻层5的第二端依次通过所述第二导电插塞10、所述第二连线7、所述第三导电插塞11、所述第三连线8、所述第四导电插塞12与所述第二超导层403连接。所述超导纳米线单光子探测器还包括依次连接的电极13、第五导电插塞14、第四连线15、第六导电插塞16及第五连线17,所述电极13连接于所述超导曲折纳米线2的一端,所述电极13的作用是给电流到地和注入偏置电流。
需要指出的是,所述步骤S2和步骤S3的先后顺序可以调换,也可以同步执行,本实施例中以同步执行为例。
具体的,如图3所示,采用磁控溅射或其它合适的方法形成第一材料层于所述衬底1上,并通过涂胶、电子束曝光/光学曝光、反应离子刻蚀(RIE)或其它合适的方法图形化所述第一材料层以得到所述超导曲折纳米线2及所述电极13。通过溅射或其它合适的方法形成第二材料层于所述衬底1上,并通过光刻、刻蚀等工艺图形化所述第二材料层以得到所述电阻层5。
需要指出的是,所述第一材料层与所述第二材料层的沉积顺序可以根据需要进行调整,此处不应过分限制本发明的保护范围。
作为示例,所述超导曲折纳米线2可包括氮化铌(NbN)、氮化钛铌(NbTiN)中的至少一种或其它合适的超导材料。
如图4所示,采用等离子体增强化学气相沉积法(PECVD)或其它合适的方法形成第一层间介质18于所述衬底1上,所述第一层间介质18覆盖所述超导曲折纳米线2、所述电极13及所述电阻层5。
作为示例,所述第一层间介质18可采用二氧化硅(SiO2)或其它合适的绝缘材料。
本实施例中,还进一步通过光刻、刻蚀等工艺形成多个通孔于所述第一层间介质18中,其中,部分通孔暴露出所述电极13的预设区域以最终将所述电极13与外部的焊盘(pad)电连接,部分通孔暴露出所述电阻层5的预设区域。
如图5所示,采用磁控溅射或其它合适的方法依次形成第三材料层、第四材料层及第五材料层,并采用光刻、刻蚀等工艺图形化所述第五材料层以得到所述第二超导层403,图形化所述第四材料层以得到所述绝缘夹层402,图形化所述第三材料层以得到所述第一超导层401、所述第一连线6、第二连线7、所述电感层3及第四连线15,其中,所述第三材料层还填充进所述第一层间介质18中的通孔内以构成与所述电阻层5的第一端电连接的所述第一导电插塞9、与所述电阻层5的第二端电连接的所述第二导电插塞10及与所述电极13电连接所述第五导电插塞14。
作为示例,所述第一超导层401的材料可包括铌(Nb)或其它合适的超导材料,所述绝缘夹层402的材料可包括氧化铝(Al2O3)或其它合适的绝缘材料,所述第二超导层403的材料可包括铌或其它合适的超导材料。
如图6所示,采用等离子体增强化学气相沉积法(PECVD)或其它合适的方法形成第二层间介质19,所述第二层间介质19覆盖所述第一连线6、第二连线7、所述电感层3、第四连线15及所述约瑟夫森结。
本实施例中,还进一步通过光刻、刻蚀等工艺形成多个通孔于所述第二层间介质19中,其中,部分通孔暴露出所述第四连线15的预设区域以最终将所述电极13与外部的焊盘电连接,部分通孔暴露出所述第二超导层403的预设区域,部分通孔暴露出所述第二连线7的预设区域。
如图7所示,采用磁控溅射或其它合适的方法形成第六材料层于所述第二层间介质层19上,并采用光刻、刻蚀等工艺图形化所述第六材料层以得到所述第五连线17及所述第三连线8,其中,所述第六材料层还填充进所述第二层间介质层19中的通孔内以构成与所述第四连线15电连接的第六导电插塞16、与所述第二连线7电连接的第三导电插塞11及与所述第二超导层403电连接的第四导电插塞12。
如图8所示,采用等离子体增强化学气相沉积法(PECVD)或其它合适的方法形成第三层间介质20并图形化,图形化后的所述第三层间介质20覆盖所述第五连线17。
本实施例中,还形成至少一通孔于所述第三层间介质20中以暴露出第五连线17的预设区域以最终将所述电极13与外部的焊盘(pad)电连接。
如图9所示,采用磁控溅射或其它合适的方法形成接地层21于所述第三层间介质20及所述第三连线8上,所述接地层21还填充进所述第三层间介质20中的通孔内以构成与所述第五连线17电连接的第七导电插塞22。
作为示例,所述接地层21的材料可包括金、银、铌、铝、钛中的至少一种或其它合适的导电材料。
至此,制作得到一种集成超导器件。本实施例通过将基于Nb的三层膜SFQ制备工艺与基于NbN的超导纳米线工艺结合起来,在同一个衬底上做出两种器件,从而将两种工艺的器件集成到一个芯片上,这样可以削弱由传输线和芯片引脚引入的噪声,并且可以集成到一片芯片上以方便使用SFQ搭建高速数字电路来处理单光子信号产生的脉冲。
实施例二
本实施例中提供一种集成超导器件,请参阅图9,显示为该集成超导器件的剖面结构示意图,包括衬底1及位于所述衬底1上的超导纳米线单光子探测器与超导单磁通量子电路,其中,所述超导纳米线单光子探测器包括超导曲折纳米线2,所述超导单磁通量子电路包括电感层3、约瑟夫森结4及电阻层5,所述电感层3及所述电阻层5均与所述约瑟夫森结4电连接,且所述电感层3与超导曲折纳米线2在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号。
作为示例,所述衬底1可包括硅(Si)层、氧化硅(SiO2)层及氧化镁层(MgO)中的至少一种或其它适合制作SNSPD器件和SFQ器件的衬底材料,例如所述衬底1可以是MgO衬底,也可以是Si/SiO2叠层结构。所述超导曲折纳米线2可包括氮化铌(NbN)、氮化钛铌(NbTiN)中的至少一种或其它合适的超导材料。
作为示例,所述约瑟夫森结4包括自下而上依次堆叠的第一超导层401、绝缘夹层402及第二超导层403,所述电感层3与所述第一超导层401电连接。所述第一超导层401的材料可包括铌(Nb)或其它合适的超导材料,所述绝缘夹层402的材料可包括氧化铝(Al2O3)或其它合适的绝缘材料,所述第二超导层403的材料可包括铌或其它合适的超导材料。
作为示例,所述超导单磁通量子电路还包括第一连线6、第二连线7、第三连线8、第一导电插塞9、第二导电插塞10、第三导电插塞11及第四导电插塞12,所述电阻层5的第一端依次通过所述第一导电插塞9、所述第一连线6与所述第一超导层401连接,所述电阻层5的第二端依次通过所述第二导电插塞10、所述第二连线7、所述第三导电插塞11、所述第三连线8、所述第四导电插塞12与所述第二超导层403连接。
作为示例,所述超导纳米线单光子探测器还包括依次连接的电极13、第五导电插塞14、第四连线15、第六导电插塞16及第五连线17,所述电极13连接于所述超导曲折纳米线2的一端,所述电极13的作用是给电流到地和注入偏置电流。
作为示例,所述集成超导器件还包括接地层21,所述接地层21电连接所述第五连17及所述第三连线8。所述接地层21的材料可包括金、银、铌、铝、钛中的至少一种或其它合适的导电材料。
综上所述,本发明的集成超导器件及其制备方法通过同一个衬底上不同区域长出纳米线薄膜和SFQ电路器件,纳米线薄膜和SFQ走线做在垂直的两层中,通过线圈互感将信号耦合到SFQ电路,最终实现将超导纳米线单光子探测器和超导单磁通量子电路(读出电路)集成到一个芯片上。本发明将两种超导器件集成到同一个芯片上,无需进行跨芯片的信号传输,从而消减了噪声和***复杂性,同时也为使用两种器件的片上***(SOC)的构建提供了方便。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种集成超导器件的制备方法,其特征在于,包括以下步骤:
提供一衬底;
形成超导纳米线单光子探测器于所述衬底上,所述超导纳米线单光子探测器包括超导曲折纳米线;
形成超导单磁通量子电路于所述衬底上,所述超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,所述电感层及所述电阻层均与所述约瑟夫森结电连接,且所述电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号;
其中,所述约瑟夫森结包括自下而上依次堆叠的第一超导层、绝缘夹层及第二超导层,所述电感层与所述第一超导层电连接;所述超导单磁通量子电路还包括第一连线、第二连线、第三连线、第一导电插塞、第二导电插塞、第三导电插塞及第四导电插塞,所述电阻层的第一端依次通过所述第一导电插塞、所述第一连线与所述第一超导层连接,所述电阻层的第二端依次通过所述第二导电插塞、所述第二连线、所述第三导电插塞、所述第三连线、所述第四导电插塞与所述第二超导层连接;所述超导纳米线单光子探测器还包括依次连接的电极、第五导电插塞、第四连线、第六导电插塞及第五连线,所述电极连接于所述超导曲折纳米线的一端。
2.根据权利要求1所述的集成超导器件的制备方法,其特征在于:所述第一超导层的材料包括铌,所述绝缘夹层的材料包括氧化铝,所述第二超导层的材料包括铌。
3.根据权利要求1所述的集成超导器件的制备方法,其特征在于:所述电极与所述超导曲折纳米线基于同一材料层图形化得到,所述第四连线、所述电感层、所述第一超导层、所述第一连线及所述第二连线基于同一材料层图形化得到,所述第五连线及所述第三连线基于同一材料层图形化得到。
4.根据权利要求1所述的集成超导器件的制备方法,其特征在于:还包括形成接地层的步骤,所述接地层电连接所述第五连线及所述第三连线。
5.根据权利要求4所述的集成超导器件的制备方法,其特征在于:所述接地层的材料包括金、银、铌、铝、钛中的至少一种。
6.根据权利要求1所述的集成超导器件的制备方法,其特征在于:所述超导曲折纳米线的材质包括氮化铌、氮化钛铌中的至少一种。
7.根据权利要求1所述的集成超导器件的制备方法,其特征在于:所述衬底包括硅层、氧化硅层及氧化镁层中的至少一种。
8.一种集成超导器件,其特征在于,包括:
衬底;
超导纳米线单光子探测器,位于所述衬底上,所述超导纳米线单光子探测器包括超导曲折纳米线;
超导单磁通量子电路,位于所述衬底上,所述超导单磁通量子电路包括电感层、约瑟夫森结及电阻层,所述电感层及所述电阻层均与所述约瑟夫森结电连接,且所述电感层与超导曲折纳米线在水平面上的投影部分重叠以形成互感,用于传递光子产生的脉冲信号;
其中,所述约瑟夫森结包括自下而上依次堆叠的第一超导层、绝缘夹层及第二超导层,所述电感层与所述第一超导层电连接;所述超导单磁通量子电路还包括第一连线、第二连线、第三连线、第一导电插塞、第二导电插塞、第三导电插塞及第四导电插塞,所述电阻层的第一端依次通过所述第一导电插塞、所述第一连线与所述第一超导层连接,所述电阻层的第二端依次通过所述第二导电插塞、所述第二连线、所述第三导电插塞、所述第三连线、所述第四导电插塞与所述第二超导层连接;所述超导纳米线单光子探测器还包括依次连接的电极、第五导电插塞、第四连线、第六导电插塞及第五连线,所述电极连接于所述超导曲折纳米线的一端。
9.根据权利要求8所述的集成超导器件,其特征在于:所述第一超导层的材料包括铌,所述绝缘夹层的材料包括氧化铝,所述第二超导层的材料包括铌。
10.根据权利要求8所述的集成超导器件,其特征在于:所述集成超导器件还包括接地层,所述接地层电连接所述第五连线及所述第三连线。
11.根据权利要求8所述的集成超导器件,其特征在于:所述超导曲折纳米线的材质包括氮化铌、氮化钛铌中的至少一种。
12.根据权利要求8所述的集成超导器件,其特征在于:所述衬底包括硅层、氧化硅层及氧化镁层中的至少一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110525255.XA CN113257987B (zh) | 2021-05-08 | 2021-05-08 | 一种集成超导器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110525255.XA CN113257987B (zh) | 2021-05-08 | 2021-05-08 | 一种集成超导器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113257987A CN113257987A (zh) | 2021-08-13 |
CN113257987B true CN113257987B (zh) | 2022-12-23 |
Family
ID=77181903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110525255.XA Active CN113257987B (zh) | 2021-05-08 | 2021-05-08 | 一种集成超导器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113257987B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367516A (zh) * | 2013-07-18 | 2013-10-23 | 南京大学 | 一种超导纳米单光子探测芯片及其制备工艺 |
CN112670401A (zh) * | 2020-12-21 | 2021-04-16 | 中国科学院上海微***与信息技术研究所 | 约瑟夫森结及其超导器件与制备方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5846626B2 (ja) * | 2011-07-12 | 2016-01-20 | 国立研究開発法人情報通信研究機構 | 超伝導単一光子検出システムおよび超伝導単一光子検出方法 |
JP5875045B2 (ja) * | 2012-02-01 | 2016-03-02 | 国立研究開発法人情報通信研究機構 | 超伝導単一光子検出システムおよび超伝導単一光子検出方法 |
CN102829884B (zh) * | 2012-09-10 | 2014-10-08 | 清华大学 | 具有强吸收结构的高速snspd及其制备方法 |
CN103840035B (zh) * | 2014-03-20 | 2016-03-16 | 中国科学院上海微***与信息技术研究所 | 降低纳米线单光子探测器件非本征暗计数的方法及器件 |
CN107910400B (zh) * | 2017-11-10 | 2019-12-24 | 中国科学院上海微***与信息技术研究所 | 一种调控超导纳米线的单光子探测器及其制备方法 |
CN108362389B (zh) * | 2018-02-02 | 2019-12-10 | 中国科学院上海微***与信息技术研究所 | 提高超导纳米线单光子探测器计数率的方法及*** |
CN109764960B (zh) * | 2019-03-15 | 2021-06-08 | 南京大学 | 一种多通道超导纳米线单光子探测器的低温读出方法 |
WO2021076177A1 (en) * | 2019-10-18 | 2021-04-22 | Massachusetts Institute Of Technology | Impedance matched superconducting nanowire photodetector for single- and multi-photon detection |
WO2021080681A1 (en) * | 2019-10-22 | 2021-04-29 | Massachusetts Institute Of Technology | Single-photon single-flux coupled detectors |
CN111947794B (zh) * | 2020-07-31 | 2023-01-31 | 电子科技大学 | 一种超导纳米线单光子探测器的制备方法 |
-
2021
- 2021-05-08 CN CN202110525255.XA patent/CN113257987B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367516A (zh) * | 2013-07-18 | 2013-10-23 | 南京大学 | 一种超导纳米单光子探测芯片及其制备工艺 |
CN112670401A (zh) * | 2020-12-21 | 2021-04-16 | 中国科学院上海微***与信息技术研究所 | 约瑟夫森结及其超导器件与制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113257987A (zh) | 2021-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468578B2 (en) | Package substrates with top superconductor layers for qubit devices | |
US10833243B1 (en) | System and method for providing multi-conductive layer metallic interconnects for superconducting integrated circuits | |
US10256206B2 (en) | Qubit die attachment using preforms | |
CN111328432B (zh) | 用于超导量子位电路的低损耗架构 | |
CN111344896B (zh) | 凸起的谐振器结构 | |
JP5152549B2 (ja) | ジョセフソン接合及びジョセフソンデバイス | |
US5218297A (en) | Superconductive quantum interference device in high temperature environments having reduced inductance and improved thermal noise response | |
AU2021396351A1 (en) | Interconnections between quantum computing module and non-quantum processing modules in quantum computing systems | |
CN113257987B (zh) | 一种集成超导器件及其制备方法 | |
EP0327123B1 (en) | Superconducting quantum interference device | |
Hashimoto et al. | Implementation and experimental evaluation of a cryocooled system prototype for high-throughput SFQ digital applications | |
US11991935B2 (en) | Materials and methods for fabricating superconducting quantum integrated circuits | |
Tian et al. | Development of RF power dividers for the Josephson arbitrary waveform synthesizer | |
JP2674680B2 (ja) | 超伝導超格子結晶デバイス | |
US11508896B1 (en) | Materials and methods for fabricating superconducting quantum integrated circuits | |
JP4152778B2 (ja) | 超伝導システムおよび超伝導回路チップ | |
Tanabe et al. | Advances in high-T c single flux quantum device technologies | |
CN114865264B (zh) | 一种双超导线耦合器 | |
Tanabe et al. | Recent progress in SFQ device technologies in Japan | |
JP2879010B2 (ja) | 超電導素子 | |
Wu et al. | Fabrication of three-dimensional nanobridge junction arrays for SQIFs | |
CN217881568U (zh) | 一种电路组件、超导量子干涉仪 | |
JP2679610B2 (ja) | 超電導素子の製造方法 | |
JP3082667B2 (ja) | 超電導信号出力装置 | |
JP3669891B2 (ja) | 超電導単一磁束量子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |