CN113254383B - 基于飞腾和fpga的嵌入式板卡的数据存储方法及*** - Google Patents

基于飞腾和fpga的嵌入式板卡的数据存储方法及*** Download PDF

Info

Publication number
CN113254383B
CN113254383B CN202110677609.2A CN202110677609A CN113254383B CN 113254383 B CN113254383 B CN 113254383B CN 202110677609 A CN202110677609 A CN 202110677609A CN 113254383 B CN113254383 B CN 113254383B
Authority
CN
China
Prior art keywords
file
feiteng
feiteng processor
fpga
xdma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110677609.2A
Other languages
English (en)
Other versions
CN113254383A (zh
Inventor
谭德辉
洪琳琅
王树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Bojiang Information Technology Co Ltd
Original Assignee
Hunan Bojiang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Bojiang Information Technology Co Ltd filed Critical Hunan Bojiang Information Technology Co Ltd
Priority to CN202110677609.2A priority Critical patent/CN113254383B/zh
Publication of CN113254383A publication Critical patent/CN113254383A/zh
Application granted granted Critical
Publication of CN113254383B publication Critical patent/CN113254383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种基于飞腾和FPGA的嵌入式板卡的数据存储方法及***，通过非标准插接件将存储盘和FPGA芯片建立通信连接进而组成VPX板卡，相比传统的使用SATA接口将存储盘和FPGA芯片建立通信连接方式，能够大大增加VPX板卡的使用容量；本发明还设置一个与FPGA芯片通信连接的飞腾处理器，飞腾处理器运行有kylin操作***，且操作***设置有用户空间文件***，用户可通过用户空间文件***来兼容标准文件管理***，从而对存储盘内的数据文件进行管理操作；也就是说，本发明提出的基于飞腾和FPGA的嵌入式板卡的数据存储方法，能够兼具大容量，且能够兼容操作***的标准文件管理***。

Description

基于飞腾和FPGA的嵌入式板卡的数据存储方法及***
技术领域
本发明涉及数据存储技术领域，具体涉及一种基于飞腾和FPGA的嵌入式板卡的数据存储方法及***。
背景技术
VPX嵌入式板卡因具有体积小，抗震性好，功耗低等优势，被广泛应用于工控、机械、航海航天等领域，主要用来进行数据采集和存储。但是VPX嵌入式板卡的体积小，一般不会设置过多的标准存储接口，有限的存储接口制约了VPX嵌入式板卡能够连接的存储盘的数量，所以VPX嵌入式板卡很难通过直接增加连接于存储接口的存储盘来增加存储容量。
例如，1个VPX嵌入板卡最多只能设置2个标准存储接口（如SATA接口或者NVMe接口），而一个标准存储接口所能识别的单个存储盘的最大容量一般是2TB，2个标准存储接口最大也就是支持4TB，大大限制了VPX嵌入板卡能够应用的存储容量。
故为了实现更大的存储盘容量，需要扩大单个存储盘的容量；但是受限于单片Flash（闪存颗粒）容量的上限，单个存储盘的容量是有限的。有鉴于此，目前迫切需要一种兼具大容量，且能够兼容操作***的标准文件管理***的数据存储方案。
发明内容
本发明的主要目的是提供一种基于飞腾和FPGA的嵌入式板卡的数据存储方法及***，旨在解决目前迫切需要一种兼具大容量，且能够兼容操作***的标准文件管理***的数据存储方案的问题。
本发明提出的技术方案为：
一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，应用于基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块和用户空间文件***；所述方法，包括：
将存储盘通信连接于各所述非标准插接件，以使所述存储盘通信连接于所述FPGA芯片；
所述飞腾处理器通过文件管理模块生成操作指令；
所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作。
优选的，所述文件管理模块为文件资源管理器；所述kylin操作***还设置有XDMA驱动；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作，包括：
所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作。
优选的，所述kylin操作***运行有FUSE应用程序；所述kylin操作***设置有虚拟文件***和内核文件***；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作，包括：
所述文件管理模块基于所述操作指令通过***调用访问所述虚拟文件***；
所述虚拟文件***基于所述操作指令，获取所述操作指令对应的文件的地址；
所述虚拟文件***通过FUSE驱动和libfuse接口库将所述操作指令和所述地址返回至所述FUSE应用程序；
所述FUSE应用程序基于所述操作指令和所述地址，通过XDMA接口库、libxdma接口、所述XDMA驱动、所述PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核；
所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
优选的，所述文件管理模块为文件资源管理器；所述kylin操作***设置有xdma-ext4文件***、XDMA驱动、文件***编程接口和虚拟文件***；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；所述飞腾处理器通过文件管理模块生成操作指令，之后还包括；
所述文件管理模块基于所述操作指令通过所述文件***编程接口***调用所述虚拟文件***，以获取与所述操作指令对应的文件的地址；
所述虚拟文件***基于所述操作指令和所述地址，通过xdma-ext4文件***、所述XDMA驱动、PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核；
所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
优选的，所述基于飞腾和FPGA的嵌入式板卡还包括通信连接于所述FPGA芯片的缓存模块；所述飞腾处理器还通信连接有显示器；所述操作指令包括读取指令；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作，包括：
所述飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中；
当所述操作指令为读取指令时，所述飞腾处理器判断所述读取指令对应的待读取文件是否为热点文件；
若是，所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，并将所述待读取文件显示于所述显示器。
优选的，所述飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中，包括：
所述飞腾处理器获取过去预设周期内，所述存储盘中读取次数排行前预设个数的文件，并标记为原始文件；
所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件；
当所述存储盘中的所述原始文件发生变化时，所述飞腾处理器对存储于所述缓存模块中对应的所述热点文件进行更新。
优选的，还包括：
所述飞腾处理器获取所述原始文件于所述存储盘中的存储地址，并标记为原始地址；
所述飞腾处理器获取所述热点文件于所述缓存模块中的存储地址，并标记为热点地址，并将原始地址和热点地址建立对应关系；
所述飞腾处理器判断所述读取指令对应的待读取文件是否为热点文件，包括：
所述飞腾处理器获取待读取文件于所述存储盘的存储地址，并标记为第一地址；
基于是否存在和所述第一地址一致的所述原始地址，判断所述读取指令对应的待读取文件是否为热点文件；
所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，包括：
所述飞腾处理器获取所述缓存模块中与所述第一地址一致的所述热点地址存储的文件，并作为所述待读取文件。
优选的，所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件，之前还包括：
所述飞腾处理器将过去所述预设周期内获取的所述原始文件的总大小标记为待转移大小；
所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小；
若否，所述飞腾处理器计算所述当前剩余空间和所述待转移大小的差值，并标记为需求差，所述飞腾处理器将所述缓存模块内大于所述需求差的所述热点文件标记为待删除文件，所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，并再次执行所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小的步骤；
若是，执行所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件的步骤。
优选的，所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，包括：
所述飞腾处理器获取所述待删除文件于过去的所述预设周期内被访问的总次数
Figure 100002_DEST_PATH_IMAGE001
；
所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内被访问的次数
Figure DEST_PATH_IMAGE002
，其中，i表示第i个所述待删除文件，
Figure 100002_DEST_PATH_IMAGE003
，N为所述待删除文件的总数量；
所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内后半程时长中被访问的次数
Figure DEST_PATH_IMAGE004
；
所述飞腾处理器获取各所述待删除文件的于过去的所述后半程时长中的最近预设时间段内被访问的次数
Figure 100002_DEST_PATH_IMAGE005
；
所述飞腾处理器计算各所述待删除文件的重要系数
Figure DEST_PATH_IMAGE006
：
Figure 100002_DEST_PATH_IMAGE007
,
所述飞腾处理器将所述重要系数最小的所述待删除文件删除。
本发明还提出一种基于飞腾和FPGA的嵌入式板卡的数据存储***，本***应用如上述中任一项所述的基于飞腾和FPGA的嵌入式板卡的数据存储方法；所述基于飞腾和FPGA的嵌入式板卡的数据存储***包括基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块和用户空间文件***。
通过上述技术方案，能实现以下有益效果：
通过非标准插接件将存储盘和FPGA芯片建立通信连接进而组成VPX板卡，相比传统的使用SATA接口将存储盘和FPGA芯片建立通信连接方式，能够大大增加VPX板卡的使用容量，例如，通过设置10个非标准插接件，即可实现20TB的容量管理，大大提升了VPX板卡的应用范围；但是因为存储盘和FPGA芯片之间采用非标准插接件进行连接，故外界上位机并不能够通过自带的标准文件管理***并不能够直接对存储盘进行管理；为此，本发明设置一个与FPGA芯片通信连接的飞腾处理器，飞腾处理器运行有kylin操作***（基于Linux内核的操作***，本操作***设置有标准文件管理***），且操作***设置有用户空间文件***，用户可通过用户空间文件***来兼容标准文件管理***，从而对存储盘内的数据文件进行管理操作；也就是说，本发明提出的基于飞腾和FPGA的嵌入式板卡的数据存储方法，能够兼具大容量，且能够兼容操作***的标准文件管理***。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法第一实施例的流程图；
图2为本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法第三实施例的基于飞腾和FPGA的嵌入式板卡的结构图；
图3为本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法第三实施例的应用框架图；
图4为本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法第四实施例的基于飞腾和FPGA的嵌入式板卡的结构图；
图5为本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法第四实施例的应用框架图。
具体实施方式
应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本发明提出一种基于飞腾和FPGA的嵌入式板卡的数据存储方法及***。
如附图1所示，在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第一实施例中，本实施例应用于基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块（即kylin操作***自带的标准文件管理***）和用户空间文件***（FUSE，implementing filesystems in user space）；本实施例包括如下步骤：
步骤S110：将存储盘通信连接于各所述非标准插接件，以使所述存储盘通信连接于所述FPGA芯片。
具体的，这里的非标准插接件不受数量限制，可以设置多个非标准插接件用于和FPGA芯片通信连接，存储盘直接通信连接于非标准插接件，以使得存储盘通信连接于FPGA芯片，这样即可大大增加FPGA芯片能够管理的存储盘的数量。
步骤S120：所述飞腾处理器通过文件管理模块生成操作指令。
具体的，这里的操作指令即是对存储盘内的数据文件进行管理的指令，包括写入、读取、删除、修改等指令。
步骤S130：所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作。
具体的，通过非标准插接件将存储盘和FPGA芯片建立通信连接进而组成VPX板卡，相比传统的使用SATA接口将存储盘和FPGA芯片建立通信连接方式，能够大大增加VPX板卡的使用容量，例如，通过设置10个非标准插接件，即可实现20TB的容量管理，大大提升了VPX板卡的应用范围；但是因为存储盘和FPGA芯片之间采用非标准插接件进行连接，故外界上位机并不能够通过自带的标准文件管理***直接对存储盘进行管理；为此，本发明设置一个与FPGA芯片通信连接的飞腾处理器，飞腾处理器运行有kylin操作***（基于Linux内核的操作***，本操作***设置有标准文件管理***），且操作***设置有用户空间文件***，用户可通过用户空间文件***来兼容标准文件管理***，从而对存储盘内的数据文件进行管理操作；也就是说，本发明提出的基于飞腾和FPGA的嵌入式板卡的数据存储方法，能够兼具大容量，且能够兼容操作***的标准文件管理***。
如附图2所示，在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第二实施例中，基于第一实施例，所述文件管理模块为文件资源管理器（优选为Ext4模块）；所述kylin操作***还设置有XDMA驱动模块；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；步骤S130，包括如下步骤：
步骤S210：所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动模块、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作。
具体的，本实施例中，操作***自带的标准文件管理***为Ext4模块（***扩展文件***，Fourth extended filesystem）；XDMA驱动是一个驱动模块，运行在Linux内核（即本kylin操作***的内核），其作用是用于访问XDMA-PCIe-IP核，从而实现用户访问存储盘。
如附图2和附图3所示，在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第三实施例中，基于第二实施例，所述kylin操作***的用户空间运行有FUSE应用程序（这里的FUSE应用程序即是基于用户空间文件***的文件管理软件，具有图形界面，以便于用于直观的管理存储盘内的文件，是用户空间文件***的具体实施例）所述kylin操作***的内核空间设置有虚拟文件***（VFS）和内核文件***（Kernel-based filesystem）；步骤S210，包括如下步骤：
步骤S310：所述文件管理模块基于所述操作指令通过***调用访问所述虚拟文件***。
步骤S320：所述虚拟文件***基于所述操作指令，与所述内核文件***进行交互，以获取所述操作指令对应的文件的地址。
步骤S330：所述虚拟文件***通过FUSE驱动和libfuse接口库将所述操作指令和所述地址返回至所述FUSE应用程序。
具体的，这里的libfuse接口是运行于Linux用户态的软件库接口，其作用是用户可借助libfuse接口通过自定义的软件管理软件（即本实施例中的FUSE应用程序）来访问操作***的虚拟文件***，从而实现自定义文件管理。
步骤S340：所述FUSE应用程序基于所述操作指令和所述地址，通过XDMA接口库、libxdma接口、所述XDMA驱动、所述PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核。
步骤S350：所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
本实施例的目的，在于给出了第二实施例中所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动模块、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作的详细步骤。
如附图4和附图5所示，在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第四实施例中，基于第一实施例，所述文件管理模块为文件资源管理器；所述kylin操作***设置有xdma-ext4文件***、XDMA驱动模块和文件***编程接口；所述kylin操作***的内核空间还设置有虚拟文件***；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；步骤S120，之后包括如下步骤：
步骤S410：所述文件管理模块基于所述操作指令通过所述文件***编程接口***调用所述虚拟文件***，以获取与所述操作指令对应的文件的地址。
步骤S420：所述虚拟文件***基于所述操作指令和所述地址，通过xdma-ext4文件***、所述XDMA驱动模块、PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核。
步骤S430：所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
本实施例中，有别与第一实施例中通过用户空间文件***来兼容标准文件管理***，从而实现对大容量存储盘进行管理的方案；本实施例中，采用xdma-ext4文件***来直接对存储盘进行管理，本实施例中的xdma-ext4文件***为自定义自命名的文件管理***，通过kylin操作***的文件资源管理器（即标准的文件管理***）可直接访问kylin操作***的虚拟文件***，进而虚拟文件***通过xdma-ext4文件***实现对存储盘内文件的管理，以此实现对通过非标准插接件连接于FPGA芯片的大容量存储盘进行管理，从而避免了兼容问题。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第五实施例中，基于第一实施例，所述基于飞腾和FPGA的嵌入式板卡还包括通信连接于所述FPGA芯片的缓存模块；所述飞腾处理器还通信连接有显示器；所述操作指令包括读取指令；步骤S130，包括如下步骤：
步骤S510：所述飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中。
具体的，飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中。这里的热点文件即定义为访问频率较高的文件，将热点文件存储至缓冲模块中，以加快对热点文件的访问速度，提升效率。
步骤S520：当所述操作指令为读取指令时，所述飞腾处理器判断所述读取指令对应的待读取文件是否为热点文件。
若是，执行步骤S530：所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，并将所述待读取文件显示于所述显示器。
具体的，若读取指令对应的待读取文件为热点文件，则飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，并将所述待读取文件显示于所述显示器，这样能更快速的读取待读取文件。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第六实施例中，基于第五实施例，步骤S510，包括如下步骤：
步骤S610：所述飞腾处理器获取过去预设周期内，所述存储盘中读取次数排行前预设个数的文件，并标记为原始文件。
具体的，所述飞腾处理器获取过去预设周期（例如1个月）内，所述存储盘中读取次数排行前预设个数（例如10）的文件，并标记为原始文件。
即飞腾处理器将过去1个月内，存储盘内读取次数排行前10 的文件标记为原始文件，这些原始文件为过去1个月内被访问最多的10个文件。
步骤S620：所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件。
具体的，即缓存模块中生成和原始文件一一对应且完全一致的热点文件。指的注意的，这里的复制操作是每隔预设周期便执行一次的，即飞腾处理器每隔一个预设周期便会标记一次原始文件，进而将原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件，从而保证热点文件时刻为最新的高频访问文件。
步骤S630：当所述存储盘中的所述原始文件发生变化时，所述飞腾处理器对存储于所述缓存模块中对应的所述热点文件进行更新。
具体的，本步骤的目的在于使得存储盘中的原始文件和缓存模块中的热点文件时刻保持一致。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第七实施例中，基于第六实施例，本实施例还包括如下步骤：
步骤S710：所述飞腾处理器获取所述原始文件于所述存储盘中的存储地址，并标记为原始地址。
具体的，原始地址即为原始文件于存储盘中的存储地址。
步骤S720：所述飞腾处理器获取所述热点文件于所述缓存模块中的存储地址，并标记为热点地址，并将原始地址和热点地址建立对应关系。
具体的，热点地址即为热点文件于缓存模块中的存储地址。
步骤S520，包括如下步骤：
步骤S730：所述飞腾处理器获取待读取文件于所述存储盘的存储地址，并标记为第一地址。
具体的，第一地址即为待读取文件于存储盘中的存储地址。
步骤S740：基于是否存在和所述第一地址一致的所述原始地址，判断所述读取指令对应的待读取文件是否为热点文件。
具体的，即当存在和第一地址一致的原始地址时，说明待读取文件为热点文件；当不存在和第一地址一致的原始地址时，说明待读取文件不为热点文件
步骤SS530中的所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，包括如下步骤：
步骤S750：所述飞腾处理器获取所述缓存模块中与所述第一地址一致的所述热点地址存储的文件，并作为所述待读取文件。
具体的，飞腾处理器获取缓存模块中与第一地址一致的热点地址存储的文件，并作为所述待读取文件。即从缓冲模块中获取热点文件。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第八实施例中，基于第六实施例，步骤S620，之前还包括如下步骤：
步骤S810：所述飞腾处理器将过去所述预设周期内获取的所述原始文件的总大小标记为待转移大小。
具体的，即飞腾处理器获取过去1个月内原始文件的总大小，并标记为待转移大小。
步骤S820：所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小。
具体的，因步骤S620为每隔一个预设周期便执行一次，即每隔一个预设周期便向缓存模块中存入最新的热点文件；故最终会导致缓存模块中的剩余空间不足以存入新的热点文件，为此，需要提前对缓存模块的当前剩余空间是否大于待转移大小而进行一个判断，并基于判断结果，进行后续的相应的步骤。
若否，执行步骤S830：所述飞腾处理器计算所述当前剩余空间和所述待转移大小的差值，并标记为需求差，所述飞腾处理器将所述缓存模块内大于所述需求差的所述热点文件标记为待删除文件，所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，并再次执行所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小的步骤。
具体的，若缓存模块的当前剩余空间不大于待转移大小，则说明待转移文件的大小超出了缓存模块内的剩余空间的大小，故需要对缓冲模块内文件进行删除，以腾出新的空间，直至缓存模块内的剩余空间大于待转移文件的大小。
故飞腾处理器计算当前剩余空间和待转移大小的差值，并标记为需求差，飞腾处理器将缓存模块内大于需求差的热点文件标记为待删除文件。然后飞腾处理器基于过去预设周期内各待删除文件的访问情况，删除一个待删除文件，删除的原则是，从待删除文件的重要程度入手，优先删除不重要的待删除文件；删除完成后再次执行步骤S820。
若是，执行步骤S620。
若是，说明缓存模块内的剩余空间已足够容纳待转移文件，故直接执行步骤S620。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第九实施例中，基于第八实施例，步骤S830中的所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，包括如下步骤：
步骤S910：所述飞腾处理器获取所述待删除文件于过去的所述预设周期内被访问的总次数
Figure DEST_PATH_IMAGE008
。
这里的总次数
Figure 791805DEST_PATH_IMAGE008
为所有的待删除文件于过去预设周期内被访问的总次数。
步骤S920：所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内被访问的次数
Figure DEST_PATH_IMAGE009
，其中，i表示第i个所述待删除文件，
Figure DEST_PATH_IMAGE010
，N为所述待删除文件的总数量。
步骤S930：所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内后半程时长中被访问的次数
Figure DEST_PATH_IMAGE011
。
具体的，这里的
Figure 787574DEST_PATH_IMAGE011
即为第i个待删除文件于过去预设周期内后半程被访问的次数，即过去1个月内，后半个月内被访问的次数。
步骤S940：所述飞腾处理器获取各所述待删除文件的于过去的所述后半程时长中的最近预设时间段内被访问的次数
Figure DEST_PATH_IMAGE012
。
具体的，这里的
Figure 504995DEST_PATH_IMAGE012
即为第i个待删除文件于过去预设周期内的后半程时长中最近预设时间段（如3天）内被访问的次数。
步骤S950：所述飞腾处理器计算各所述待删除文件的重要系数
Figure DEST_PATH_IMAGE013
：
Figure DEST_PATH_IMAGE014
,
具体的，上述的公式的意义在于，各所述待删除文件的重要系数
Figure 572308DEST_PATH_IMAGE013
越大，则说明该待删除文件越重要；分析如下：当于过去的所述预设周期内被访问的次数
Figure 855522DEST_PATH_IMAGE009
越大，说明该待删除文件越重要，当于过去预设周期内后半程被访问的次数
Figure 881246DEST_PATH_IMAGE011
越大，说明该待删除文件越重要，当于过去预设周期内的后半程时长中最近预设时间段（如3天）内被访问的次数
Figure 637629DEST_PATH_IMAGE012
，说明该待删除文件越重要；为此，本公式能够从待删除文件被访问的次数的角度，来说明其重要程度。
步骤S960：所述飞腾处理器将所述重要系数最小的所述待删除文件删除。
具体的，本实施例的目的，在于给出了删除一个待删除文件的具体方案。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第十实施例中，基于第一实施例，所述操作指令包括删除指令和写入指令；步骤S130，包括如下步骤：
步骤S1010：当所述操作指令为删除指令时，所述飞腾处理器将所述删除指令对应的文件标记为预删除文件。
具体的，当所述操作指令为删除指令时，所述飞腾处理器将所述删除指令对应的文件标记为预删除文件。
步骤S1020：当所述操作指令为写入指令时，所述飞腾处理器判断所述写入指令对应的文件的大小是否大于所述存储盘的剩余空间。
若是，执行步骤S1030：所述飞腾处理器将所述写入指令对应的文件存储至所述存储盘中。
具体的，若是，可直接通过所述飞腾处理器将所述写入指令对应的文件存储至所述存储盘中。
若否，执行步骤S1040：所述飞腾处理器将所述预删除文件删除直至所述存储盘的剩余空间大于所述写入指令对应的文件的大小，然后执行步骤S1030。
具体的，若否，则无法执行步骤S1030，故先通过所述飞腾处理器将所述预删除文件删除直至所述存储盘的剩余空间大于所述写入指令对应的文件的大小，然后执行步骤S1030。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第十一实施例中，基于第十实施例，步骤S1030中的所述飞腾处理器将所述预删除文件删除直至所述存储盘的剩余空间大于所述写入指令对应的文件的大小，包括如下步骤：
步骤S1110：所述飞腾处理器将所述预删除文件按照重要程度进行排序，并对所述预删除文件设置删除序号，其中，所述删除序号越大，说明对应的所述预删除文件越重要。
具体的，即通过删除序号来反应预删除文件的重要程度。
步骤S1120：所述飞腾处理器将所述预删除文件按照删除序号从小至大的顺序进行删除，直至所述存储盘的剩余空间大于所述待写入数据的大小。
具体的，因所述删除序号越大，说明对应的所述预删除文件越重要。故直接通过所述飞腾处理器将所述预删除文件按照删除序号从小至大的顺序进行删除，直至所述存储盘的剩余空间大于所述待写入数据的大小。
在本发明提出的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法的第十二实施例中，基于第十一实施例，步骤S1110，包括如下步骤：
步骤S1210：所述飞腾处理器获取各所述预删除文件被访问的次数
Figure DEST_PATH_IMAGE015
，其中，k表示第i个所述预删除文件，
Figure DEST_PATH_IMAGE016
，M为所述预删除文件的总数量。
具体的，这里的被访问的次数
Figure DEST_PATH_IMAGE017
，为各预删除文件至今的被访问的次数。
步骤S1220：所述飞腾处理器获取各所述预删除文件中最大访问次数
Figure DEST_PATH_IMAGE018
。
具体的，这里的
Figure 446316DEST_PATH_IMAGE018
即为各预设删除文件中，访问次数最多的预删除文件的被访问的次数。
步骤S1230：所述飞腾处理器获取各所述预删除文件的写入时间点和被标记为预删除文件的时间点之间的时长
Figure DEST_PATH_IMAGE019
。
具体的，即所述飞腾处理器获取各所述预删除文件的写入时间点和被标记为预删除文件的时间点之间的时长
Figure 256140DEST_PATH_IMAGE019
。
步骤S1240：所述飞腾处理器获取各所述预删除文件的写入时间点距当前时间点的时长
Figure DEST_PATH_IMAGE020
。
具体的，当预删除文件被标记为预删除文件时，可能不会立即被实际删除，故各所述预删除文件的写入时间点距当前时间点的时长
Figure 187187DEST_PATH_IMAGE020
肯定是大于或等于
Figure 207096DEST_PATH_IMAGE019
。
步骤S1250：所述飞腾处理器计算所述预删除文件的重要程度值
Figure DEST_PATH_IMAGE021
：
Figure DEST_PATH_IMAGE022
，
其中，A为权重常数，当所述预删除文件被标记过为所述热点文件时，A取1，当所述预删除文件未曾被标记过为所述热点文件时，A取0。
具体的，上述公式的目的在于，提供了一种计算各预删除文件的重要程度
Figure 553895DEST_PATH_IMAGE021
的方案，本公式中，将各预删除文件的重要程度和被访问的次数，以及删除时间和写入时间建立关联。
首先，
Figure 546122DEST_PATH_IMAGE019
肯定是小于或等于
Figure 441878DEST_PATH_IMAGE020
的，且当
Figure 152345DEST_PATH_IMAGE019
越接近
Figure 161889DEST_PATH_IMAGE020
时，说明该预删除文件被标记为预删除文件的时间点越接近当前时间，即说明该预删除文件被标记为预删除文件的时间是刚刚不久之前，那么该预删除文件越重要；当预删除文件被访问的次数
Figure 274202DEST_PATH_IMAGE017
越大时，说明该预删除文件越重要，当A取1时，说明该预删除文件越重要，那么上述公式中，各预删除文件的重要程度
Figure 78210DEST_PATH_IMAGE021
取值越大，则说明该预删除文件越重要。
步骤S1260：所述飞腾处理器将所述预删除文件按照所述重要程度值的大小设置所述删除序号，其中，所述重要程度值越小，则所述删除序号越小。
本实施例的目的，在于给出了如何对预删除文件设置删除序号的具体方案。
本发明还提出一种基于飞腾和FPGA的嵌入式板卡的数据存储***，本***应用如上述中任一项所述的基于飞腾和FPGA的嵌入式板卡的数据存储方法；所述基于飞腾和FPGA的嵌入式板卡的数据存储***包括基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端（可以是手机，计算机，服务器，空调器，或者网络设备等）执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (9)

1.一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，应用于基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块和用户空间文件***；所述方法，包括：
将存储盘通信连接于各所述非标准插接件，以使所述存储盘通信连接于所述FPGA芯片；
所述飞腾处理器通过文件管理模块生成操作指令；
所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作；
所述文件管理模块为文件资源管理器；所述kylin操作***还设置有XDMA驱动；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作，包括：
所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作。
2.根据权利要求1所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，所述kylin操作***运行有FUSE应用程序；所述kylin操作***设置有虚拟文件***和内核文件***；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***、所述XDMA驱动、所述XDMA-PCIe-IP核和所述SATA -IP核对所述存储盘进行相应的操作，包括：
所述文件管理模块基于所述操作指令通过***调用访问所述虚拟文件***；
所述虚拟文件***基于所述操作指令，获取所述操作指令对应的文件的地址；
所述虚拟文件***通过FUSE驱动和libfuse接口库将所述操作指令和所述地址返回至所述FUSE应用程序；
所述FUSE应用程序基于所述操作指令和所述地址，通过XDMA接口库、libxdma接口、所述XDMA驱动、PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核；
所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
3.根据权利要求1所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，所述基于飞腾和FPGA的嵌入式板卡还包括通信连接于所述FPGA芯片的缓存模块；所述飞腾处理器还通信连接有显示器；所述操作指令包括读取指令；所述飞腾处理器基于所述操作指令，通过所述用户空间文件***和所述FPGA芯片对所述存储盘进行相应的操作，包括：
所述飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中；
当所述操作指令为读取指令时，所述飞腾处理器判断所述读取指令对应的待读取文件是否为热点文件；
若是，所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，并将所述待读取文件显示于所述显示器。
4.根据权利要求3所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，所述飞腾处理器将所述存储盘中的热点文件存储至所述缓存模块中，包括：
所述飞腾处理器获取过去预设周期内，所述存储盘中读取次数排行前预设个数的文件，并标记为原始文件；
所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件；
当所述存储盘中的所述原始文件发生变化时，所述飞腾处理器对存储于所述缓存模块中对应的所述热点文件进行更新。
5.根据权利要求4所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，还包括：
所述飞腾处理器获取所述原始文件于所述存储盘中的存储地址，并标记为原始地址；
所述飞腾处理器获取所述热点文件于所述缓存模块中的存储地址，并标记为热点地址，并将原始地址和热点地址建立对应关系；
所述飞腾处理器判断所述读取指令对应的待读取文件是否为热点文件，包括：
所述飞腾处理器获取待读取文件于所述存储盘的存储地址，并标记为第一地址；
基于是否存在和所述第一地址一致的所述原始地址，判断所述读取指令对应的待读取文件是否为热点文件；
所述飞腾处理器于所述缓存模块中获取所述读取指令对应的待读取文件，包括：
所述飞腾处理器获取所述缓存模块中与所述第一地址一致的所述热点地址存储的文件，并作为所述待读取文件。
6.根据权利要求4所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件，之前还包括：
所述飞腾处理器将过去所述预设周期内获取的所述原始文件的总大小标记为待转移大小；
所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小；
若否，所述飞腾处理器计算所述当前剩余空间和所述待转移大小的差值，并标记为需求差，所述飞腾处理器将所述缓存模块内大于所述需求差的所述热点文件标记为待删除文件，所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，并再次执行所述飞腾处理器判断所述缓存模块的当前剩余空间是否大于所述待转移大小的步骤；
若是，执行所述飞腾处理器将所述原始文件从所述存储盘复制并存储至所述缓存模块中，以生成与所述原始文件一一对应且完全一致的热点文件的步骤。
7.根据权利要求6所述的一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，所述飞腾处理器基于过去所述预设周期内各所述待删除文件的访问情况，删除一个所述待删除文件，包括：
所述飞腾处理器获取所述待删除文件于过去的所述预设周期内被访问的总次数
Figure DEST_PATH_IMAGE001
；
所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内被访问的次数
Figure 81860DEST_PATH_IMAGE002
，其中，i表示第i个所述待删除文件，
Figure DEST_PATH_IMAGE003
，N为所述待删除文件的总数量；
所述飞腾处理器获取各所述待删除文件的于过去的所述预设周期内后半程时长中被访问的次数
Figure 671104DEST_PATH_IMAGE004
；
所述飞腾处理器获取各所述待删除文件的于过去的所述后半程时长中的最近预设时间段内被访问的次数
Figure DEST_PATH_IMAGE005
；
所述飞腾处理器计算各所述待删除文件的重要系数
Figure 637792DEST_PATH_IMAGE006
：
Figure DEST_PATH_IMAGE007
,
所述飞腾处理器将所述重要系数最小的所述待删除文件删除。
8.一种基于飞腾和FPGA的嵌入式板卡的数据存储方法，其特征在于，应用于基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块和用户空间文件***；所述方法，包括：
将存储盘通信连接于各所述非标准插接件，以使所述存储盘通信连接于所述FPGA芯片；
所述飞腾处理器通过文件管理模块生成操作指令；
所述文件管理模块为文件资源管理器；所述kylin操作***设置有xdma-ext4文件***、XDMA驱动、文件***编程接口和虚拟文件***；所述FPGA芯片设置有PCIe接口、SATA -IP核和XDMA-PCIe-IP核；所述存储盘通过所述非标准插接件通信连接于所述SATA -IP核；所述SATA -IP核和所述XDMA-PCIe-IP核通信连接；所述XDMA-PCIe-IP核通过所述PCIe接口与所述飞腾处理器通信连接；所述飞腾处理器通过文件管理模块生成操作指令，之后还包括；
所述文件管理模块基于所述操作指令通过所述文件***编程接口***调用所述虚拟文件***，以获取与所述操作指令对应的文件的地址；
所述虚拟文件***基于所述操作指令和所述地址，通过xdma-ext4文件***、所述XDMA驱动、PCIe-XDMA驱动以及所述PCIe接口访问所述XDMA-PCIe-IP核；
所述XDMA-PCIe-IP核基于所述操作指令，通过所述SATA -IP核对所述存储盘的所述地址中的文件进行操作。
9.一种基于飞腾和FPGA的嵌入式板卡的数据存储***，其特征在于，应用如权利要求1-8中任一项所述的基于飞腾和FPGA的嵌入式板卡的数据存储方法；所述基于飞腾和FPGA的嵌入式板卡的数据存储***包括基于飞腾和FPGA的嵌入式板卡；所述基于飞腾和FPGA的嵌入式板卡包括FPGA芯片、飞腾处理器和多个非标准插接件；所述FPGA芯片通信连接于所述飞腾处理器；各所述非标准插接件均通信连接于所述FPGA芯片；所述飞腾处理器运行有kylin操作***；所述kylin操作***设置有文件管理模块和用户空间文件***。
CN202110677609.2A 2021-06-18 2021-06-18 基于飞腾和fpga的嵌入式板卡的数据存储方法及*** Active CN113254383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110677609.2A CN113254383B (zh) 2021-06-18 2021-06-18 基于飞腾和fpga的嵌入式板卡的数据存储方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110677609.2A CN113254383B (zh) 2021-06-18 2021-06-18 基于飞腾和fpga的嵌入式板卡的数据存储方法及***

Publications (2)

Publication Number Publication Date
CN113254383A CN113254383A (zh) 2021-08-13
CN113254383B true CN113254383B (zh) 2021-12-03

Family

ID=77188758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110677609.2A Active CN113254383B (zh) 2021-06-18 2021-06-18 基于飞腾和fpga的嵌入式板卡的数据存储方法及***

Country Status (1)

Country Link
CN (1) CN113254383B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110781107A (zh) * 2019-09-16 2020-02-11 北京领芯迅飞科技有限公司 基于dram接口的低延迟融合io控制方法和装置
CN210925482U (zh) * 2019-10-30 2020-07-03 湖南博匠信息科技有限公司 一种基于龙芯处理器的存储设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537627B2 (en) * 2011-09-01 2013-09-17 International Business Machines Corporation Determining fusebay storage element usage
CN103748565A (zh) * 2012-08-16 2014-04-23 华为终端有限公司 一种用于终端的文件访问方法及终端
CN205983448U (zh) * 2016-07-11 2017-02-22 北京华清瑞达科技有限公司 用于固态硬盘的控制芯片及固态硬盘
CN112860187B (zh) * 2021-02-09 2023-03-21 联想(北京)有限公司 外接存储设备的访问方法及装置、设备、存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110781107A (zh) * 2019-09-16 2020-02-11 北京领芯迅飞科技有限公司 基于dram接口的低延迟融合io控制方法和装置
CN210925482U (zh) * 2019-10-30 2020-07-03 湖南博匠信息科技有限公司 一种基于龙芯处理器的存储设备

Also Published As

Publication number Publication date
CN113254383A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
JP6062987B2 (ja) ネットワークストレージ管理システム
US8713270B2 (en) Efficient file system metadata scanning using scoped snapshots
CN110908609B (zh) 一种磁盘处理的方法、***、设备及可读存储介质
WO2018173164A1 (ja) データ処理システム
JP2001222504A (ja) 電子機器、電子機器の制御方法及び記録媒体
CN107835986B (zh) 一种电子设备的数据操作方法及电子设备
US11237761B2 (en) Management of multiple physical function nonvolatile memory devices
CN109871182A (zh) 存储装置及其操作方法及发出命令的方法
CN106201652B (zh) 一种数据处理方法及虚拟机
CN110520844A (zh) 云管理平台、虚拟机管理方法及其***
CN109885577B (zh) 数据处理方法、装置、终端及存储介质
EP4141641A2 (en) Method and apparatus for writing data in append mode, device and storage medium
US8265919B1 (en) Emulating a peripheral mass storage device with a portable device
US20050044330A1 (en) System, apparatus and method for controlling a storage device
CN113568788B (zh) Linux非逻辑卷块设备的快照方法、***及存储介质
WO2022111277A1 (zh) 热插拔设备信息传输方法、计算机设备和可读介质
US20060221721A1 (en) Computer system, storage device and computer software and data migration method
CN113254383B (zh) 基于飞腾和fpga的嵌入式板卡的数据存储方法及***
JP6200091B2 (ja) 複数のパーティションに分割されたリムーバブル記憶装置をサポートするカメラ
TWI497414B (zh) 檔案執行方法及系統
CN111399753B (zh) 写入图片的方法和装置
CN112162701B (zh) 一种存储空间回收方法、装置、设备及计算机存储介质
CN114416656A (zh) 一种远程操作文件夹的方法、设备及存储介质
CN113918519A (zh) 一种文件夹挂载方法、装置及终端设备
CN112463228A (zh) 一种存储池混合部署的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant