CN113238984A - 一种三维片上网络结构及工作方法 - Google Patents

一种三维片上网络结构及工作方法 Download PDF

Info

Publication number
CN113238984A
CN113238984A CN202110218231.XA CN202110218231A CN113238984A CN 113238984 A CN113238984 A CN 113238984A CN 202110218231 A CN202110218231 A CN 202110218231A CN 113238984 A CN113238984 A CN 113238984A
Authority
CN
China
Prior art keywords
module
noc node
interface
vertical
data packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110218231.XA
Other languages
English (en)
Inventor
巨新刚
杨靓
黄巾
于飞
张伟
尹莉
金玉琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202110218231.XA priority Critical patent/CN113238984A/zh
Publication of CN113238984A publication Critical patent/CN113238984A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/04—Interdomain routing, e.g. hierarchical routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种三维片上网络结构及工作方法，本发明包括网络接口NI模块、RN模块和垂直接口VI模块；垂直接口模块实现网络接口与垂直方向以及垂直方向之间的数据传输。该结构将二维片上网络和层间通信结构进行分离，既可复用二维片上网络结构，又可支持不同的层间通信结构和不同的三维路由算法，具有良好的继承性和通用性，降低了硬件资源成本和设计复杂度。同时，垂直接口为独立模块，可根据要求进行灵活的版图布局布线，降低了三维片上网络物理实现的复杂度。

Description

一种三维片上网络结构及工作方法
技术领域
本发明属于片上网络设计领域，具体涉及一种三维片上网络结构及工作方法。
背景技术
三维集成(3D IC：Three Dimensional Integration Circuit)技术被认为是延续“后摩尔定律”最有效的途径之一，大大提高了集成度，减小了功耗，提高了***性能。随着TSV(Through Silicon Via)技术的进一步发展，3D NoC(NoC：Network on Chip)也成为近年来的研究热点。
3D NoC是将资源节点分布在垂直堆叠在一起的不同的物理层上，并采用3D立体的结构实现节点间的互连通信，实现低延迟、高带宽的片上网络结构。相比2D NoC结构，缩短了全局互连，降低了延迟，提高了***性能，减少了***功耗和芯片面积，同时为不同工艺的混合芯片提供了互连方式。3D NoC已成为国内外学者研究的热点，主要涉及拓扑结构、路由算法、层间互连、性能评估、功耗、测试、交换机制、服务质量、流量控制等。
在3D NoC体系结构研究中，最基本的结构是将2D网络结构向垂直方向直接进行扩展，即在2D NoC的路由节点(RN：Routing Node)结构中增加两个垂直方向端口。相比于2D网络结构，RN由5个端口扩展为7个端口。这种结构使得内部交叉开关规模由5×5变为7×7，增加了相应的缓存、仲裁、交叉开关资源以及功耗。
基于以上结构，参考文献“Design and Management of 3D ChipMultiprocessors Using Network-in-Memory”提出了3D NoC-总线混合结构。即层内采用2D NoC结构，层间采用总线结构，既提供了任意层间的节点通信，解决层间多跳传输问题，又将交叉开关规模从7×7降为6×6。参考文献“LastZ：An Ultra Optimized 3D Networks-on-Chip Architecture”对上述结构进行了优化，RN增加一路输出接口连接在垂直总线上，IP核增加一路输入接口连接在垂直总线上，从而将交叉开关规模从6×6降为5×6。该结构减少了硬件实现成本，但在垂直方向上不支持并行通信。
为解决以上结构存在的问题，参考文献“Networks-on-Chip in a Three-Dimensional Environment A Performance Evaluation”提出了3D纤毛NoC结构。该结构采用单Switch连接多个IP模块，Switch位于3D结构的最底层，其它层的IP核都与最底层对应的Switch相连接。该结构面积和功耗开销较低，但是单Switch多IP的结构使得全局带宽成为其性能瓶颈，且最底层需定义多个垂直方向的端口，同样增加了其硬件资源成本。
参考文献“Tightly-Coupled Multi-Layer Topologies for 3-D NoCs”提出了XNOTS片上网络结构，层间通过交叉开关Switch进行互连而非直接相连。这种结构Switch规模较大，功耗随之增大。
参考文献“A 4×4×2Homogeneous Scalable 3D Network-on-Chip CircuitWith 326MFlit/s0.66pJ/b Robust and Fault Tolerant Asynchronous 3D Links”提出了另一种3D NoC结构。该结构通过1个5×5 2D路由器(五个端口：North、South、West、East、3D Ports)实现水平面上NoC节点之间的通信，通过1个4×4 3D路由器(四个端口：Up、Down、Local、2D Ports)实现垂直面上NoC节点之间以及与本地IP核的通信，从而将交叉开关规模降低为1个5×5和1个4×4。这种结构需要两级路由器，每个路由器都具有完整功能，其资源和面积开销也随之增大。
由以上结构看出，无论采用哪种结构，都是通过扩展RN结构来实现垂直方向上的通信。这种结构增加了RN内部交叉开关规模，既增加相应的缓存、仲裁、交叉开关等的硬件资源开销，其复用性也较差。
发明内容
本发明的目的在于克服现有三维片上网络结构在继承性和设计复杂度等方面的问题，提供一种三维片上网络结构及工作方法，具有良好的继承性和通用性，降低了硬件资源成本和设计复杂度。
为了达到上述目的，一种三维片上网络结构，包括网络接口NI模块、RN模块和垂直接口VI模块；
网络接口NI模块与当前NoC节点IP核、RN模块和垂直接口VI模块连接；
RN模块与当前NoC节点的网络接口NI模块和水平面相邻NoC节点RN模块连接；
垂直接口VI模块与当前NoC节点NI模块和垂直面相邻NoC节点的垂直接口VI模块连接；
垂直接口VI模块用于接收当前NoC节点的网络接口NI模块发送的数据包进行解包，解包后发送至垂直面相邻NoC节点的垂直接口VI模块；用于接收垂直面相邻NoC节点的垂直接口VI模块发送的数据包进行解包，解包后发送至当前NoC节点的网络接口NI模块。
网络接口NI模块用于接收当前NoC节点IP核发起的传输任务进行组包，组包后选择当前NoC节点中RN模块或垂直接口VI模块中的一个端口发送；
用于接收当前NoC节点垂直接口VI模块发送的数据包进行解包，解包后选择当前NoC节点IP核或RN模块中的一个端口发送；
用于接收当前NoC节点RN模块发送的数据包进行解包，解包后选择当前NoC节点IP核或垂直接口VI模块中的一个端口发送。
RN模块用于接收当前NoC节点网络接口NI模块或水平面相邻的NoC节点的RN模块发送的数据微片，建立连接通路后，将数据微片发送至当前NoC节点的网络接口NI模块或水平面相邻NoC节点RN模块。
RN模块与网络接口NI模块及水平面相邻NoC节点的垂直接口RN模块的北、南、西和东端口连接。
一种三维片上网络结构的工作方法，包括以下步骤，NoC节点中的垂直接口VI模块持续接收当前NoC节点的网络接口NI模块发送的数据包进行解包，解包后发送至垂直面相邻NoC节点的垂直接口VI模块；
NoC节点中的垂直接口VI模块持续接收垂直面相邻NoC节点的垂直接口VI模块发送的数据包进行解包，解包后发送至当前NoC节点的网络接口NI模块。
网络接口NI模块持续接收当前NoC节点IP核发起的传输任务进行组包，组包后选择当前NoC节点中RN模块或垂直接口VI模块中的一个端口发送；
网络接口NI模块持续接收当前NoC节点垂直接口VI模块发送的数据包进行解包，解包后选择当前NoC节点IP核或RN模块中的一个端口发送；
网络接口NI模块持续接收当前NoC节点RN模块发送的数据包进行解包，解包后选择当前NoC节点IP核或垂直接口VI模块中的一个端口发送。
RN模块持续接收当前NoC节点网络接口NI模块或水平面相邻的NoC节点的RN模块发送的数据微片，建立连接通路后，将数据微片发送至当前NoC节点的网络接口NI模块或水平面相邻NoC节点RN模块。
与现有技术相比，本发明包括网络接口NI模块、RN模块和垂直接口VI模块；垂直接口模块实现网络接口与垂直方向以及垂直方向之间的数据传输。该结构将二维片上网络和层间通信结构进行分离，既可复用二维片上网络结构，又可支持不同的层间通信结构和不同的三维路由算法，具有良好的继承性和通用性，降低了硬件资源成本和设计复杂度。同时，垂直接口为独立模块，可根据要求进行灵活的版图布局布线，降低了三维片上网络物理实现的复杂度。
本发明在传统2D NoC结构基础上，独立定义了垂直方向上的通信模块：垂直接口VI模块。本发明的结构可复用2D NoC RN结构，既支持不同层间通信结构，如链路结构、总线结构或交叉开关结构等，又支持不同的3D路由算法，具有良好的继承性和通用性。同时，垂直接口VI模块作为独立的模块，可根据要求进行灵活的版图布局布线，从而降低3D NoC物理实现的复杂度。
附图说明
图1为本发明的结构示意图；
图2为本发明中网络接口NI模块的组包传输通路示意图；
图3为本发明中网络接口NI模块的解包传输通路示意图，其中(a)为网络接口NI模块解包垂直接口VI模块的传输通路示意图，(b)为网络接口NI模块解包RN模块的传输通路示意图；
图4为本发明中垂直接口VI模块的解包传输通路示意图，其中(a)为垂直接口VI模块解包相邻垂直接口VI模块的传输通路示意图，(b)为垂直接口VI模块解包网络接口NI模块的传输通路示意图；
图5为本发明采用XYZ路由算法传输通路示意图；
图6为本发明采用ZXY路由算法传输通路示意图；
图7为本发明的一种扩展结构图。
具体实施方式
下面结合附图对本发明做进一步说明。
参见图1和图2，一种三维片上网络结构，包括网络接口NI(NI：NetworkInterface)模块、RN模块和垂直接口VI(VI：Vertical Interface)模块；
网络接口NI模块与当前NoC节点IP核、RN模块和垂直接口VI模块连接；
RN模块与当前NoC节点的网络接口NI模块和水平面相邻NoC节点RN模块连接；
垂直接口VI模块与当前NoC节点NI模块和垂直面相邻NoC节点的垂直接口VI模块连接；
垂直接口VI模块用于接收当前NoC节点的网络接口NI模块发送的数据包进行解包，解包后发送至垂直面相邻NoC节点的垂直接口VI模块；用于接收垂直面相邻NoC节点的垂直接口VI模块发送的数据包进行解包，解包后发送至当前NoC节点的网络接口NI模块。
网络接口NI模块用于接收当前NoC节点IP核发起的传输任务进行组包，组包后选择当前NoC节点中RN模块或垂直接口VI模块中的一个端口发送；
网络接口NI模块用于接收当前NoC节点垂直接口VI模块发送的数据包进行解包，解包后选择当前NoC节点IP核或RN模块中的一个端口发送；
网络接口NI模块用于接收当前NoC节点RN模块发送的数据包进行解包，解包后选择当前NoC节点IP核或垂直接口VI模块中的一个端口发送。
RN模块用于接收当前NoC节点网络接口NI模块或水平面相邻的NoC节点的RN模块发送的数据微片，建立连接通路后，将数据微片发送至当前NoC节点的网络接口NI模块或水平面相邻NoC节点RN模块。
RN模块与网络接口NI模块及水平面相邻NoC节点的垂直接口RN模块的北(North)、南(South)、西(West)和东(East)端口连接。
图3(a)中，当网络接口NI模块接收垂直接口VI模块发送的数据包后进行解包，根据路由算法，选择RN模块或IP核的其中一个端口发送。
图3(b)中，当网络接口NI模块接收RN模块发送的数据包后进行解包，根据路由算法，选择垂直接口VI模块或IP核的其中一个端口发送。
图4(a)中，当垂直接口VI模块接收垂直面相邻NoC节点垂直接口VI模块发送的数据包后进行解包，解包后发送至网络接口NI模块。
图4(b)中，当垂直接口VI模块接收网络接口NI模块发送的数据包后进行解包，解包后发送至垂直面相邻NoC节点垂直接口VI模块。
实施例1：
参见图5，以XYZ路由算法为例，从NoC节点A传输到NoC节点C的传输通路为例。
NoC节点A IP核发起传输任务后，经网络接口NI模块组包并发送至RN模块；RN模块按照2D XY路由算法传输至与NoC节点C同一垂直面上的NoC节点B的RN模块；RN模块经网络接口NI模块发送至垂直接口VI模块；垂直接口VI模块发起垂直方向的传输，到达NoC节点C的垂直接口VI模块；垂直接口VI模块经网络接口NI模块解包后发送至NoC节点C IP核，至此完成从NoC节点A到NoC节点C的传输。
实施例2：
参见图6，以ZXY路由算法为例，从NoC节点A传输到NoC节点C的传输通路为例。
NoC节点A IP核发起传输任务后，经网络接口NI模块组包并发送至垂直接口VI模块；垂直接口VI模块发起垂直方向的传输，到达与NoC节点C同一水平面上的NoC节点B的垂直接口VI模块；垂直接口VI模块经网络接口NI模块发送至RN模块；RN模块按照二维XY路由算法传输至NoC节点C的RN模块；RN模块经网络接口NI模块解包后发送至NoC节点C IP核，至此完成从NoC节点A到NoC节点C的传输。
参见图7，通过垂直端口VI模块和2D NoC构成的3D NoC结构，垂直端口VI模块独立于2D NoC结构，在版图布局布线时，可根据要求对垂直端口VI模块进行灵活布局布线，降低了后端物理实现的复杂度。

Claims (7)

1.一种三维片上网络结构，其特征在于，包括网络接口NI模块、RN模块和垂直接口VI模块；
网络接口NI模块与当前NoC节点IP核、RN模块和垂直接口VI模块连接；
RN模块与当前NoC节点的网络接口NI模块和水平面相邻NoC节点RN模块连接；
垂直接口VI模块与当前NoC节点NI模块和垂直面相邻NoC节点的垂直接口VI模块连接；
垂直接口VI模块用于接收当前NoC节点的网络接口NI模块发送的数据包进行解包，解包后发送至垂直面相邻NoC节点的垂直接口VI模块；用于接收垂直面相邻NoC节点的垂直接口VI模块发送的数据包进行解包，解包后发送至当前NoC节点的网络接口NI模块。
2.根据权利要求1所述的一种三维片上网络结构，其特征在于，网络接口NI模块用于接收当前NoC节点IP核发起的传输任务进行组包，组包后选择当前NoC节点中RN模块或垂直接口VI模块中的一个端口发送；
用于接收当前NoC节点垂直接口VI模块发送的数据包进行解包，解包后选择当前NoC节点IP核或RN模块中的一个端口发送；
用于接收当前NoC节点RN模块发送的数据包进行解包，解包后选择当前NoC节点IP核或垂直接口VI模块中的一个端口发送。
3.根据权利要求1所述的一种三维片上网络结构，其特征在于，RN模块用于接收当前NoC节点网络接口NI模块或水平面相邻的NoC节点的RN模块发送的数据微片，建立连接通路后，将数据微片发送至当前NoC节点的网络接口NI模块或水平面相邻NoC节点RN模块。
4.根据权利要求1所述的一种三维片上网络结构，其特征在于，RN模块与网络接口NI模块及水平面相邻NoC节点的垂直接口RN模块的北、南、西和东端口连接。
5.权利要求1所述的一种三维片上网络结构的工作方法，其特征在于，NoC节点中的垂直接口VI模块持续接收当前NoC节点的网络接口NI模块发送的数据包进行解包，解包后发送至垂直面相邻NoC节点的垂直接口VI模块；
NoC节点中的垂直接口VI模块持续接收垂直面相邻NoC节点的垂直接口VI模块发送的数据包进行解包，解包后发送至当前NoC节点的网络接口NI模块。
6.根据权利要求5所述的一种三维片上网络结构的工作方法，其特征在于，网络接口NI模块持续接收当前NoC节点IP核发起的传输任务进行组包，组包后选择当前NoC节点中RN模块或垂直接口VI模块中的一个端口发送；
网络接口NI模块持续接收当前NoC节点垂直接口VI模块发送的数据包进行解包，解包后选择当前NoC节点IP核或RN模块中的一个端口发送；
网络接口NI模块持续接收当前NoC节点RN模块发送的数据包进行解包，解包后选择当前NoC节点IP核或垂直接口VI模块中的一个端口发送。
7.根据权利要求5所述的一种三维片上网络结构的工作方法，其特征在于，RN模块持续接收当前NoC节点网络接口NI模块或水平面相邻的NoC节点的RN模块发送的数据微片，建立连接通路后，将数据微片发送至当前NoC节点的网络接口NI模块或水平面相邻NoC节点RN模块。
CN202110218231.XA 2021-02-26 2021-02-26 一种三维片上网络结构及工作方法 Pending CN113238984A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110218231.XA CN113238984A (zh) 2021-02-26 2021-02-26 一种三维片上网络结构及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110218231.XA CN113238984A (zh) 2021-02-26 2021-02-26 一种三维片上网络结构及工作方法

Publications (1)

Publication Number Publication Date
CN113238984A true CN113238984A (zh) 2021-08-10

Family

ID=77130192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110218231.XA Pending CN113238984A (zh) 2021-02-26 2021-02-26 一种三维片上网络结构及工作方法

Country Status (1)

Country Link
CN (1) CN113238984A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100111088A1 (en) * 2008-10-29 2010-05-06 Adapteva Incorporated Mesh network
CN102387077A (zh) * 2011-10-19 2012-03-21 西安电子科技大学 具有容错功能的热量均衡片上网络路径选择方法
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN104243330A (zh) * 2014-10-10 2014-12-24 南京大学 一种面向低密度垂直互连的三维片上网络路由器
CN104539547A (zh) * 2014-11-14 2015-04-22 中国科学院计算技术研究所 一种用于三维集成电路片上网络的路由器及路由方法
CN106503333A (zh) * 2016-10-20 2017-03-15 桂林电子科技大学 一种三维片上网络测试规划方法
US20180069807A1 (en) * 2016-09-06 2018-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Network-on-chip system and a method of generating the same
CN109102062A (zh) * 2018-08-15 2018-12-28 桂林电子科技大学 基于Petri网与混沌差分萤火虫算法的3D NoC测试规划方法
CN111935035A (zh) * 2015-05-22 2020-11-13 格雷研究有限公司 用于现场可编程门阵列的定向二维路由器和互连网络、该路由器和网络的其他电路和应用

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100111088A1 (en) * 2008-10-29 2010-05-06 Adapteva Incorporated Mesh network
CN102387077A (zh) * 2011-10-19 2012-03-21 西安电子科技大学 具有容错功能的热量均衡片上网络路径选择方法
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN104243330A (zh) * 2014-10-10 2014-12-24 南京大学 一种面向低密度垂直互连的三维片上网络路由器
CN104539547A (zh) * 2014-11-14 2015-04-22 中国科学院计算技术研究所 一种用于三维集成电路片上网络的路由器及路由方法
CN111935035A (zh) * 2015-05-22 2020-11-13 格雷研究有限公司 用于现场可编程门阵列的定向二维路由器和互连网络、该路由器和网络的其他电路和应用
US20180069807A1 (en) * 2016-09-06 2018-03-08 Taiwan Semiconductor Manufacturing Company Ltd. Network-on-chip system and a method of generating the same
CN106503333A (zh) * 2016-10-20 2017-03-15 桂林电子科技大学 一种三维片上网络测试规划方法
CN109102062A (zh) * 2018-08-15 2018-12-28 桂林电子科技大学 基于Petri网与混沌差分萤火虫算法的3D NoC测试规划方法

Similar Documents

Publication Publication Date Title
US20120195321A1 (en) Method and Apparatus for Low-Latency Interconnection Networks Using Hierarchical Rings
CN102882783B (zh) 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法
EP2664108B1 (en) Asymmetric ring topology for reduced latency in on-chip ring networks
Ahmad et al. Architecture of a dynamically reconfigurable NoC for adaptive reconfigurable MPSoC
CN101834789B (zh) 面向包-电路交换片上路由器的回退转向路由算法及所用路由器
CN1934831A (zh) 通信服务映射的集成电路和方法
Weldezion et al. Scalability of network-on-chip communication architecture for 3-D meshes
Lee et al. A deadlock-free routing algorithm requiring no virtual channel on 3D-NoCs with partial vertical connections
CN104052663A (zh) 一种大规模片上芯片互联方法及实现互联结构的路由算法
Lusala et al. Combining sdm-based circuit switching with packet switching in a NoC for real-time applications
CN105095148B (zh) 一种混合型三维片上网络
CN103473210A (zh) 多芯核三维芯片的拓扑***和数据包路由方法
Taheri et al. DeFT: A deadlock-free and fault-tolerant routing algorithm for 2.5 D chiplet networks
CN109582622A (zh) 基于三维Mesh片上网络的双链路互连架构
CN104539533B (zh) 依据3D NoC中每一层TSV连接状况建立通道表的方法及其应用
Qian et al. From 2D to 3D NoCs: A case study on worst-case communication performance
CN113238984A (zh) 一种三维片上网络结构及工作方法
Matos et al. Performance evaluation of hierarchical NoC topologies for stacked 3D ICs
Salamat et al. An adaptive, low restrictive and fault resilient routing algorithm for 3d network-on-chip
Cai et al. Design and OPNET implementation of routing algorithm in 3D optical network on chip
Lusala et al. A hybrid router combining sdm-based circuit swictching with packet switching for on-chip networks
Wang et al. A hybrid chip interconnection architecture with a global wireless network overlaid on top of a wired network-on-chip
Cai et al. Deadlock-free adaptive routing based on the repetitive turn model for 3D network-on-chip
Satish et al. Comparative performance analysis of routing topology for noc architecture
Lusala et al. A hybrid NoC combining SDM-based circuit switching with packet switching for real-time applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210810