CN113228288A - 使用半导体发光器件的显示装置及其制造方法 - Google Patents

使用半导体发光器件的显示装置及其制造方法 Download PDF

Info

Publication number
CN113228288A
CN113228288A CN201980084973.9A CN201980084973A CN113228288A CN 113228288 A CN113228288 A CN 113228288A CN 201980084973 A CN201980084973 A CN 201980084973A CN 113228288 A CN113228288 A CN 113228288A
Authority
CN
China
Prior art keywords
light emitting
semiconductor light
electrodes
emitting devices
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980084973.9A
Other languages
English (en)
Other versions
CN113228288B (zh
Inventor
崔主赞
沈奉柱
朴昶绪
全基成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN113228288A publication Critical patent/CN113228288A/zh
Application granted granted Critical
Publication of CN113228288B publication Critical patent/CN113228288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95123—Active alignment, i.e. by apparatus steering by applying a pressurised fluid flow, e.g. liquid or gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95148—Aligning the plurality of semiconductor or solid-state bodies involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种显示装置，包括：基板；多个半导体发光器件，被布置在所述基板上；第一布线电极和第二布线电极，分别从所述半导体发光器件延伸，以向所述半导体发光器件供应电信号；多个成对电极，被布置在所述基板上以在被供以电流时产生电场，并且所述多个成对电极提供有第一成对电极和第二成对电极，所述第一成对电极和第二成对电极形成在所述第一布线电极和第二布线电极的相对于所述半导体发光器件的相对侧上；以及介电层，被形成为覆盖所述成对电极，其中，所述多个成对电极沿一方向彼此平行地布置。

Description

使用半导体发光器件的显示装置及其制造方法
技术领域
本公开涉及一种显示装置及其制造方法，更具体地，涉及一种使用半导体发光器件的显示装置。
背景技术
近年来，液晶显示器(LCD)、有机发光二极管(OLED)显示器和微型LED显示器已经在显示技术领域竞相实现大面积显示。
然而，在LCD的情况中存在诸如响应时间不快、背光发光效率低等问题，在OLED的情况中存在诸如寿命短、产量(yield，成品率)不佳以及效率低等缺点。
与之对比，当在显示器中使用具有直径或横截面面积为100微米或更小的半导体发光器件(微型LED(μLED))时，显示器可以提供非常高的效率，因为它不使用偏光板(polarizing plate)或类似物吸收光。然而，由于大尺寸显示器需要数以百万计的半导体发光器件，因此与其他技术相比，其在转移所述器件方面存在困难。
目前正在开发的用于转移(transfer，转印)工序的技术包括拾取和放置(pick&place)、激光剥离(LLO)、自组装等。其中，自组装方法是半导体发光器件将其自身定位于流体中的一种方法，是实现大尺寸显示装置的最有利的方法。
近年来，美国专利No.9825202提出了一种适用于自组装的微型LED结构，但还没有研究出通过微型LED的自组装来制造显示器的技术。因此，本公开提出了一种新类型的显示装置及其制造方法，其中微型LED可以自组装。
发明内容
技术问题
本公开的目的是提供一种新制造工序，其在使用微型(micro-sized，微米级)半导体发光器件的大屏幕显示器中具有高可靠性。
本公开的另一目的是提供显示器的制造工序，其中半导体发光器件可以直接地自组装在布线基板上。
本公开的又一目的是提供一种能够减少大屏幕显示器的制造时间的显示器制造工序。
解决方案
为了实现前述目的，本公开可以提供一种显示装置，包括：基板；多个半导体发光器件，被布置在所述基板上；第一布线电极和第二布线电极，分别从所述半导体发光器件延伸，以向所述半导体发光器件供应电信号；多个成对电极，被布置在所述基板上以便在被供以电流时产生电场，并且提供有第一成对电极和第二成对电极，所述第一成对电极和所述第二成对电极形成在所述第一布线电极和第二布线电极的相对于所述半导体发光器件的相对侧上；以及介电层，被形成为覆盖所述多个成对电极，其中，所述多个成对电极沿一方向彼此平行地布置。
根据实施例，所述多个半导体发光器件中的每一个可以被设置成与所述多个成对电极中的任一重叠。
根据实施例，所述多个半导体发光器件可以包括：第一半导体发光器件，其发射第一颜色；以及第二半导体发光器件，其发射不同于所述第一颜色的第二颜色，其中所述第一半导体发光器件和第二半导体发光器件分别被设置成与彼此不同的成对电极重叠。
根据实施例，第一电极和第二电极之间的距离可以小于成对电极之间的距离。
根据实施例，每一成对电极的宽度可以大于半导体发光器件的宽度。
根据实施例，显示装置还可以包括薄膜晶体管，其被设置在所述基板上，并电连接至所述半导体发光器件。
根据实施例，所述成对电极和所述薄膜晶体管可以被设置在所述基板的相同平面上。
此外，本公开可以提供半导体发光器件的自组装方法，并且所述方法可以包括：将具有组装区域和非组装区域的基板提供至组装位置；将半导体发光器件提供到流体室中；向半导体发光器件施加磁力，以使半导体发光器件在所述流体室中沿一方向移动；以及向布置在所述基板上的多个成对电极施加电压，以将半导体发光器件引导至预设位置，从而在半导体发光器件的移动期间，允许半导体发光器件被放置在所述组装区域的预设位置处，其中所述多个成对电极被布置在所述基板的组装区域上，并且电连接至所述多个成对电极的总线电极被设置在非组装区域中。
根据实施例，所述向布置在所述基板上的多个成对电极施加电压，可以通过连接至所述总线电极的外部电源向所述多个成对电极施加电压。
根据实施例，第一总线电极和第二总线电极可以被设置在所述基板上，并且所述成对电极中的一部分可以电连接至所述第一总线电极，而所述成对电极中的另一部分可以电连接至所述第二总线电极。
根据实施例，所述向半导体发光器件施加磁力以及所述将半导体发光器件引导至所述预设位置，可以在发射第一颜色的半导体发光器件被放入所述流体室中时执行至少一次，以及在发射与所述第一颜色不同的第二颜色的半导体发光器件被放入所述流体室中时执行至少一次。
根据实施例，所述将半导体发光器件引导至所述预设位置，可以向用于放入所述流体室中的半导体发光器件中的每种类型的不同成对电极施加电压，以便根据所述半导体发光器件的类型将所述半导体发光器件引导至不同的成对电极。
根据实施例，所述基板可包括多个组装区域，并且布置在所述多个组装区域中的每个组装区域中的成对电极可以电连接至相同的总线电极。
根据实施例，本公开还可以包括将所述基板划分为用于每个组装区域。
发明的有利效果
根据具有前述构造的本公开，可以在显示装置中一次组装大量半导体发光器件，其中各个像素由微型发光二极管形成。
如上所述，根据本公开，大量半导体发光器件可以在具有小尺寸的晶片上被像素化，然后被直接转移到大面积的基板上。此外，由于半导体发光器件的台面(mesa)是在基板上执行的，因此可以直接将半导体发光器件转移到布线基板，而无需使用临时基板。由此，可以以低成本制造大面积的显示装置。
此外，根据本公开的制造方法和装置，可以在溶液中使用磁场和电场同时将半导体发光器件转移到精确的位置，从而实现了低成本、高效率和高速的转移。
此外，由于通过电场执行组装，因此允许通过选择性电气应用执行选择性组装，而无需任何附加的装置或工序。因此，可以在期望的位置选择性地组装红色、绿色和蓝色微型LED。
附图说明
所包括的附图用于提供对本发明的进一步理解，并且被并入说明书中并构成本说明书的一部分，附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。在附图中：
图1是示出了根据本公开的实施例的使用半导体发光器件的显示装置的视图。
图2是示出了图1中的显示装置的部分“A”的局部放大图。
图3是示出了图2中的半导体发光器件的放大图。
图4是示出了图2中的半导体发光器件的另一实施例的放大图。
图5A至图5E是用于解释制造前述半导体发光器件的新工序的视图。
图6是示出了根据本公开的半导体发光器件的自组装装置的示例的视图。
图7是示出了图6中的自组装装置的框图。
图8A至图8G是示出了使用图6中的自组装装置的自组装半导体发光器件的工序的视图。
图9A至图9E是示出了在使用图6中的自组装装置将半导体发光器件自组装在布线基板上之后，显示装置的制造工序的视图。
图10是示出了布置在基板上的成对电极的视图。
图11是包括薄膜晶体管的显示装置的横截面图。
图12是示出了包括多个组装区域的基板的视图。
图13是示出了包括在根据本公开的显示装置中的半导体发光器件和成对电极的布置的视图。
图14是示出了成对电极与总线电极连接的状态的视图。
具体实施方式
在下文中，将参考附图详细描述本文公开的实施例，并且无论图号如何，都使用相同的附图标记来表示相同或相似的元件，并且将省略其冗余描述。在以下描述中公开的用于构成元件的后缀“模块(module)”和“单元(unit)”仅是为了便于说明书的描述，并且后缀本身并不给予任何特殊的含义或功能。在描述本公开时，如果对相关已知功能或构造的详细解释被认为不必要地转移了本公开的要点，则省略这种解释，但应仍为本领域技术人员所理解。另外，应注意的是，附图仅是为了容易地解释本发明的概念而示出，因此，它们不应当被解释为限制由附图在此公开的技术概念。
此外，应理解的是，当诸如层、区域或基板等的元件被称为在另一元件“上”时，它可以直接在另一元件上，或者中间元件也可以介于其间。
本文公开的显示装置可以包括便携式电话、智能电话、膝上型计算机、数字广播终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航、触屏平板PC(slate PC)、平板PC(tablet PC)、超极本(ultrabook)、数字电视、数字标牌(digital signage)、头戴式显示器(HMD)、台式计算机，以及类似物。然而，本领域技术人员将容易理解的是，本文公开的构造可以适用于任何能够显示的装置，即使它是以后将被开发出来的新产品类型。
图1是示出了根据本公开的实施例的使用半导体发光器件的显示装置的视图，图2是示出了图1中的显示装置的部分“A”的局部放大图，图3是示出了图2中的半导体发光器件的放大图，图4是示出了图2中的半导体发光器件的另一实施例的放大图。
根据图示，显示装置100的控制器中处理的信息可以被显示在显示模块140上。以闭环的形式围绕显示模块边缘的壳体101可以形成显示装置的边框(bezel)。
显示模块140可以包括在其上显示图像的面板141，并且面板141可以包括微型半导体发光器件150和布线基板110，半导体发光器件150安装于所述布线基板上。
布线线路可以形成在布线基板110上，并且与半导体发光器件150的n型电极152和p型电极156连接。由此，半导体发光器件150可以作为自发光的单个像素设置在布线基板110上。
显示在面板141上的图像是视觉信息，并且该图像通过借助于布线线路独立地控制以矩阵形式布置的子像素的发光来实现。
根据本发明，微型LED(发光二极管)被示出为将电流转化为光的一种类型的半导体发光器件150。微型LED可以是由100微米或更小的小尺寸形成的发光二极管。半导体发光器件150可以被分别设置在蓝色、红色和绿色发光区域中，以通过发光区域的组合来实现子像素。换言之，子像素表示用于实现单个颜色的最小单元，并且在子像素中可以设置至少三个微型LED。
更具体地，参考图3，半导体发光器件150可以是竖直结构。
例如，半导体发光器件150可以通过高功率发光器件来实现，该发光器件发射包括蓝色在内的各种光，其中主要使用氮化镓(GaN)，并在其中添加铟(in)和/或铝(Al)。
竖直半导体发光器件可以包括p型电极156、与p型电极156一起形成的p型半导体层155、形成在p型半导体层155上的有源层(active layer)154、形成在有源层154上的n型半导体层153、以及形成在n型半导体层153上的n型电极152。在这种情况下，位于底部处的p型电极156可以电连接至布线基板的p电极，并且位于顶部处的n型电极152可以电连接至位于半导体发光器件的上侧处的n电极。电极可以沿向上/向下方向设置在竖直半导体发光器件150中，从而提供能够减小芯片尺寸的极大优势。
参考图4，对于另一示例，半导体发光器件可以是倒装芯片型(flip chip type)半导体发光器件。
对于这样的示例，半导体发光器件250可以包括p型电极256、与p型电极256一起形成的p型半导体层255、形成在p型半导体层255上的有源层254、形成在有源层254上的n型半导体层253，以及n型电极252，其被设置在n型半导体层253上、并在水平方向上与p型电极256分离。在这种情况下，p型电极256和n型电极252都可以电连接至位于半导体发光器件底部处的布线基板的p电极和n电极。
竖直半导体发光器件和水平半导体发光器件可以分别为绿色半导体发光器件、蓝色半导体发光器件或红色半导体发光器件。绿色半导体发光器件和蓝色半导体发光器件可以主要由氮化镓(GaN)形成，并且可以在其中添加铟(In)和/或铝(Al)以实现发射绿光或蓝光的高功率发光器件。对于这样的示例，半导体发光器件可以以诸如n-Gan、p-Gan、AlGaN、InGa等不同层形成的氮化镓薄膜，并且具体地，p型半导体层可以是p型GaN，n型半导体层可以是N型GaN。然而，在红色半导体发光器件的情况下，p型半导体层可以是p型GaAs，n型半导体层可以是n型GaAs。
此外，p型半导体层中的p电极侧可以是掺杂有Mg的p型GaN，且n型半导体层中的n电极侧可以是掺杂Si的n型GaN。在这种情况下，上述半导体发光器件可以是没有有源层的半导体发光器件。
另一方面，参照图1至图4，由于发光二极管非常小，因此可以在显示面板上布置以精细间距布置的自发光子像素，从而实现高质量的显示装置。
在使用上述本公开的半导体发光器件的显示装置中，生长在晶片(wafer)上、并通过台面和隔离(mesa and isolation)而形成的半导体发光器件被用作单个像素。在这种情况下，微型半导体发光器件150必须被转移到显示面板的基板上的预定位置处的晶片上。拾取和放置(Pick and place)被用于转移技术，但成功率低，并且需要大量时间。又例如，有一种使用冲压(stamp)或辊压(roll)而一次转移多个器件的技术，但产量有限，并且不适用于大屏幕显示器。本公开提出了一种能够解决上述问题的显示装置的新制造方法以及使用该方法的制造装置。
为此，首先，将描述显示装置的新制造方法。图5A至图5E是用于解释制造前述半导体发光器件的新工序的视图。
在本说明书中，示出了使用无源矩阵(PM)型半导体发光器件的显示装置。然而，下面描述的示例也可以适用于有源矩阵(AM)型半导体发光器件。此外，示出了使用水平半导体发光器件的方法，但该方法也适用于自组装竖直半导体发光器件的方法。
首先，根据制造方法，第一导电半导体层253、有源层254和第二导电半导体层255分别生长在生长基板259上。
当第一导电半导体层253已生长时，接下来，有源层254生长在第一导电半导体层253上，然后第二导电半导体层255生长在有源层1154上。如上所述，当第一导电半导体层253、有源层254以及第二导电半导体层255依次生长时，第一导电半导体层253、有源层254和第二导电半导体层255形成如图5A所示的层结构。
在这种情况下，第一导电半导体层253可以是n型半导体层，第二导电半导体层255可以是p型半导体层。然而，本公开不限于此，第一导电类型可以是p型，第二导电类型可以是n型。
此外，本实施例例示出了存在有源层的情况，但如上所述，也可以采用不存在有源层的结构。对于这样的示例，p型半导体层可以是掺杂有Mg的p型GaN，n型半导体层中的n电极侧可以是掺杂有Si的n型GaN。
生长基板259(晶片)可以由具有透光特性的材料中的任何一种形成，例如蓝宝石(Al2O3)、GaN、ZnO和AlO，但不限于此。此外，生长基板259可以由载体晶片形成，载体晶片是适于半导体材料生长的材料。生长基板(W)可以由具有优异热导率的材料形成，例如，可以使用具有比蓝宝石(Al2O3)基板更高热导率的SiC基板，或使用包括Si、GaAs、GaP、InP和Ga2O3中的至少一种的SiC基板。
接下来，移除第一导电半导体层253、有源层254和第二导电半导体层255的至少部分以形成半导体发光器件的多个外延芯片(epi chip)(图5B)。
更具体地，进行隔离以使得多个发光器件形成具有外延芯片的阵列。换言之，第一导电半导体层253、有源层254和第二导电半导体层255在竖直方向上被蚀刻以形成多个半导体发光器件。
如果在此阶段形成水平半导体发光器件，则可以在竖直方向上部分地移除有源层254和第二导电半导体层255以执行台面工序，在台面工序中第一导电半导体层253暴露于外部，然后进行隔离，在隔离中第一导电半导体层被蚀刻以形成多个半导体发光器件阵列。然而，根据本公开，由于台面工序是在自组装之后执行的，因此在当前阶段中隔离工序是在没有台面工序的情况下执行的。在这种情况下，半导体发光器件可以被隔离为直径为100μm或更小的圆形尺寸。
接下来，在第二导电半导体层255的一个表面上形成第二导电电极256(或p型电极)(图5C)。第二导电电极256可以通过沉积工序(deposition process)(诸如溅射(sputtering))形成，但是本公开不必局限于此。然而，当第一导电半导体层和第二导电半导体层分别是n型半导体层和p型半导体层时，第二导电电极256也可以是n型电极。
然后，将磁性本体257层压在第二导电电极256上。磁性本体257可以是指在外延芯片上形成的具有磁性的金属。磁性本体可以是Ni、Sn、Fe、Co等，又例如，可以是与Gd基、La基和Mn基材料中的至少一种对应的材料。
磁性本体257可以在随后自组装时用作上下划分的柱(post)，并且可以具有占外延芯片面积的25％到75％的面积以及数百纳米至数微米的高度。然而，本公开不限于此，并且磁性本体可以以颗粒的形式提供在第二导电电极256中。此外，可替代地，对于包括磁性本体的导电电极，可以由磁性本体制成导电电极的单个层。对于这样的示例，第二导电电极256可以包括在内侧上的第一层和在外侧上的第二层。这里，可以将第一层制成为包括磁性本体，并且第二层可以包括金属材料而不是磁性本体。
然后，生长基板259被移除以提供多个半导体发光器件250。例如，可以使用激光剥离(LLO)方法或化学剥离(CLO)方法移除生长基板259(图5D)。
然而，在此阶段，多个半导体发光器件250不具有在后续工序中作为外延芯片的完整结构。然后，在填充有流体的室中进行将多个半导体发光器件250安装在基板上的工序(图5E)。
例如，半导体发光器件250和基板被放置在填充有流体的室中，并且半导体发光器件250通过其自身利用流动、重力、表面张力等组装到基板上。
在本公开中，基板可以是布线基板261。换句话说，布线基板261被放置在流体室中，使得半导体发光器件250直接地安装在布线基板261上。
同时，当应用于大屏幕显示器的制造时，上述自组装方法必须提高转移产量。本公开提出了用于提高转移产量的方法和装置。
在这种情况下，在根据本公开的显示装置中，向半导体发光器件中的磁性本体施加磁力，以移动半导体发光器件，并在移动过程中使用电场将半导体发光器件放置在预设位置。在下文中，将参考附图更详细地描述这种转移方法和装置。
图6是示出了根据本发明的半导体发光器件的自组装装置的示例的视图，图7是示出了图6中的自组装装置的框图。此外，图8A至图8G是示出了使用图6中的自组装装置自组装半导体发光器件的工序的视图。
根据图6和图7的图示，本公开的自组装装置160可以包括流体室162、磁体163和位置控制器164。
流体室162具有容纳多个半导体发光器件的空间。该空间可以填充有流体，该流体可以包括水或类似物作为组装溶液。因此，流体室162可以是水箱，并且可以被构造为开放式的。然而，本公开不限于此，并且流体室162可以是封闭式的，其中空间由封闭空间形成。
基板261可以设置在流体室162上，使得半导体发光器件250组装在其上的组装表面面朝下。例如，基板261可以通过转移单元转移到组装位置，并且转移单元可以包括阶部165，基板安装在所述阶部上。阶部165由控制器定位，并且基板261可以通过阶部165被转移到组装位置。
此时，基板261的组装表面在组装位置处面向流体室162的底部。根据图示，基板261的组装表面被设置成浸没在流体室162中的流体中。因此，半导体发光器件250被移动到处于流体中的组装表面。
作为可以在其上形成电场的组装基板以及随后在其上形成布线线路的布线基板，基板261可以包括基部261a、介电层261b和多个电极261c、261d。
基部261a可以由绝缘材料制成，并且多个电极261c可以是在基部261a的一侧上图案化的薄膜或厚膜双平面电极(bi-planar electrode)。电极261c可以由例如Ti/Cu/Ti的叠层、Ag膏(Ag paste)、ITO，以及类似物形成。
更具体地，电极261c可以是多个成对电极，该多个成对电极被设置在基板上并且提供有当被供以电流时产生电场的第一电极261c和第二电极261d。
介电层261b由诸如SiO2、SiNx、SiON、Al2O3、TiO2、HfO2等无机材料制成。可替代地，介电层261b可以作为有机绝缘体而由单个层或多个层构成。介电层261b的厚度可以是数十纳米至数微米。
此外，根据本公开的布线基板261包括由分隔壁分隔的多个小室261d。
例如，布线基板261可以设置有小室261d，半导体发光器件250通过小室261d***，使得半导体发光器件250可以被容易地安装在布线基板261上。具体地，半导体发光器件250被安装在其上的小室261d形成在布线基板261上，位于半导体发光器件250与布线电极对准的位置处。半导体发光器件250在流体中移动的同时被组装到小室261d中。
小室261d沿一方向依次地布置，并且构成小室261d的分隔壁261e由相邻的小室261d共用。在这种情况下，分隔壁261e可以由聚合物材料制成。此外，分隔壁261e从基部261a突出，并且小室261d可以借助于分隔壁261e沿一方向依次地布置。更具体地，小室261d沿行方向和列方向依次地布置，并且可以具有矩阵结构。
如图所示，小室261d的内部具有用于容纳半导体发光器件250的凹槽，并且该凹槽可以是由分隔壁261e限定的空间。凹槽的形状可以与半导体发光器件的形状相同或相似。例如，当半导体发光器件为矩形形状时，凹槽可以为矩形形状。此外，尽管未示出，但是当半导体发光器件是圆形时，在小室中形成的凹槽可以被形成为圆形形状。此外，每个小室被构造成容纳单个半导体发光器件。换言之，单个半导体发光器件被容纳在单个小室中。
另一方面，根据本公开，与分隔壁261e的材料相同的材料可以通过后续工序填充在小室261d内部。因此，分隔壁261e可以被改性为围绕半导体发光器件的钝化层(passivation layer)。这将在后面描述。
另一方面，多个电极可以设置在基板上，并且具有当被供以电流时产生电场的第一电极和第二电极，并且第一电极和第二电极可以被称为成对电极261c。在本公开中，可以提供多个成对电极261c，并将其设置在每个小室261d的底部处。第一电极和第二电极可以由电极线形成，并且多条电极线可以延伸到相邻的小室。
成对电极261c被设置在小室261d的下方，并且被施加不同的极性以在小室261d中产生电场。为了形成电场，在介电层覆盖成对电极261c的同时，介电层可以形成小室261d的底部。在这种结构中，当从每个小室261d的下侧向成对电极261c施加不同的极性时，可以形成电场，并且可以借助于电场将半导体发光器件***到小室261d中。
在组装位置处，基板261的电极电连接到电源单元171。电源单元171向多个电极供电以产生电场。
根据图示，自组装装置可以包括用于向半导体发光器件施加磁力的磁体163。磁体163与流体室162间隔开以向半导体发光器件250施加磁力。磁体163可被设置成面向基板261的组装表面的相对侧，并且磁体的位置由与磁体163连接的位置控制器164控制。半导体发光器件250可以具有磁性本体，以便借助于磁体163的磁场在流体中移动。
更具体地，参考图6和图7，自组装装置可以包括可以在流体室的顶部沿x、y和z轴自动或人工地移动的磁体运送器(magnet handler)，或者包括能够使磁体163旋转的电机。磁体运送器和电机可以构成位置控制器164。由此，磁体163相对于基板161沿水平方向、顺时针方向或逆时针方向旋转。
另一方面，可以在流体室162中形成透光底板166，并且半导体发光器件可以设置在底板166和基板161之间。图像传感器167可以被定位成查看底板166，从而通过底板166监控流体室162的内部。图像传感器167由控制器172控制，并且可以包括倒置式透镜(inverted type lens)、CCD，以及类似物，以观察基板261的组装表面。
上述自组装装置被构造为使用磁场和电场的组合，并且使用这些场，在通过磁体的位置变化而被移动的工序中，半导体发光器件可以借助于电场被放置在基板的预设位置处。这种新的制造方法可以是上述参考图5E描述的自组装方法的详细示例。在下文中，将更详细地描述使用上述自组装装置的组装工序。
首先，通过参考图5A至图5D描述的工序形成具有磁性本体的多个半导体发光器件250。在这种情况下，在图5C中的形成第二导电电极的工序中，可以在半导体发光器件上沉积磁性本体。
接下来，将基板261转移到组装位置，并且将半导体发光器件250放入流体室162中(图8A)。
如上所述，基板261的组装位置是组装表面沿向下方向被设置在流体室162中的位置，基板261的半导体发光器件250组装在该组装表面上。
在这种情况下，一些半导体发光器件250可以下沉到流体室162的底部，而一些可以在流体中浮动。当在流体室162中设置有透光底板166时，一些半导体发光器件250可以下沉到底板166。
接下来，向半导体发光器件250施加磁力，使得半导体发光器件250在流体室162中沿竖直方向浮动(图8B)。
当自组装装置的磁体163从其原始位置移动到基板261的组装表面的相对侧时，半导体发光器件250在流体中朝向基板261浮动。该原始位置可以是远离流体室162的位置。又例如，磁体163可以由电磁体(electromagnet)构成。在这种情况下，向电磁体供电以产生初始磁力。
同时，在该示例中，可以通过调整磁力的大小来控制基板261的组装表面和半导体发光器件250之间的分离距离。例如，使用半导体发光器件250的重量、浮力和磁力来控制分离距离。分离距离可以距基板的最外边缘数毫米到数十微米。
接下来，向半导体发光器件250施加磁力，使得半导体发光器件250在流体室162中沿一方向(一个方向)移动。例如，磁体163相对于基板沿水平方向、顺时针方向或逆时针方向移动(图8C)。在这种情况下，半导体发光器件250借助于磁力在与基板161间隔开的位置处、沿与基板161平行的方向移动。
接下来，执行如下工序：施加电场以将半导体发光器件250引导到基板161的预设位置，从而允许在半导体发光器件250的移动期间将半导体发光器件250放置在预设位置(图8D)。在半导体发光器件250沿与基板161平行的方向移动的同时，半导体发光器件借助于电场沿与基板261垂直的方向移动以被放置在预设位置上。
多个半导体发光器件借助于电场和磁场被引导到基板的预设位置。
更具体地，向基板261的成对电极(即，双平面电极)供应电力以产生电场，并且仅在预设位置处执行组装。换言之，使用选择性产生的电场将半导体发光器件250组装到基板261的组装位置。为此，基板261可以包括小室，半导体发光器件250***到小室中。
此时，半导体发光器件250的磁性本体257用作上下划分的柱。具体地，当具有磁性本体257的表面沿朝向成对电极261c的方向被***到小室中时，半导体发光器件不能够借助于磁性本体257被放置在小室的底部(介电层的外表面)上。
另一方面，半导体发光器件250可以被引导到预设位置，然后磁体163可以沿远离基板261的方向移动，使得留在流体室162中的半导体发光器件250落到流体室162的底部(图8E)。又例如，当磁体163是电磁体时，如果停止供电，则留在流体室162中的半导体发光器件250落到流体室162的底部。
然后，当流体室162底部的半导体发光器件250被收集时，被收集的半导体发光器件250可以被重新使用。
当本公开的显示装置使用蓝色半导体发光器件时，即，当半导体发光器件均为蓝色半导体发光器件时，蓝色半导体发光器件可被组装在基板的所有小室中。
另一方面，根据该示例，可以将红色半导体发光器件、绿色半导体发光器件和蓝色半导体发光器件中的每种布置在期望位置。如果前述半导体发光器件250为蓝色半导体发光器件，则参考图8A至图8E描述的组装工序可以仅在与蓝色像素对应的小室中产生电场，以将蓝色半导体发光器件组装在对应位置处。
然后，分别使用绿色半导体发光器件250a和红色半导体发光器件250b(图8F和8G)来执行参考图8A至8E描述的组装工序。然而，由于布线基板261已经被装载到组装位置处，因此可以省略将基板装载到组装位置的工序。
然后，执行布线基板261的卸载工序，完成组装工序。
上述自组装装置和方法的特征在于，为了提高流体性组装(fluidic assembly)中的组装产量，使用磁场将位于远距离处的部件集中在预设组装现场的附近，并且向组装现场施加单独的电场，以仅在组装现场选择性地组装部件。此时，组装基板被放置在水箱的上部，并且组装表面面朝下，从而在使得由于部件重量而引起的重力影响最小化的同时防止非特异性联接(nonspecific coupling)。换言之，为了提高转移产量，组装基板被放置在顶部以使重力或摩擦力的影响最小化，并防止非特异性联接。
此外，蓝色半导体发光器件、绿色半导体发光器件和红色半导体发光器件可以被分别组装在期望的位置处。
如上所述，根据具有前述构造的本公开，可以在其中各个像素由半导体发光器件形成的显示装置中一次组装大量半导体发光器件。
当如上所述完成组装工序时，可以执行制造显示装置的工序。在下文中，将参考附图详细描述这种显示装置的制造工序。
图9A至图9E是示出了使用图6中的自组装装置在布线基板上自组装半导体发光器件之后制造显示装置的工序的视图。
半导体发光器件在流体室中的移动被引导，并且半导体发光器件通过上述工序被组装在基板的预定位置，然后在半导体发光器件250、250a、250b被组装在基板261的预设位置处的同时(图9A和图9B)，移除半导体发光器件的磁性本体257。
当蓝色半导体发光器件250、绿色半导体发光器件250a和红色半导体发光器件250b如图9A所示沿着一个方向依次布置时，移除提供在蓝色半导体发光器件250、绿色半导体发光器件250a和红色半导体发光器件250b中的磁性本体257，如图9B所示。
可以通过化学或物理方法执行磁性本体257的移除，由此，第二导电电极256(参见图5B)可以暴露于小室的外部。另一方面，半导体发光器件可以具有这样的结构，其中磁性本体在不存在第二导电电极256的情况下从第二导电半导体层255(参见图5B)突出，并且在这种情况下，第二导电半导体层255可以暴露于小室的外部。
接下来，可以在将半导体发光器件组装在基板的预设位置的同时执行台面形成工序(图9C)。
例如，为了产生多个半导体发光器件，在将半导体装置组装在基板的预设位置处的同时，蚀刻第一导电半导体层253和第二导电半导体层255中的至少一个。
更具体地，面向小室外部的第二导电半导体层255被蚀刻，并且在这种情况下，第二导电电极256和有源层255(在下文中，参见图5B)也可以一起被蚀刻。又例如，在不存在第二导电电极256而磁性本体直接形成在导电半导体层的一个表面上的情况下，磁性本体可以从位于第一导电半导体层253和第二导电半导体层255之间的、待被蚀刻的半导体层的一个表面突出。
和与第一导电半导体层253上的介电层接触的表面相对的表面的一部分可以通过蚀刻被暴露于外部。被暴露于外部的部分不需要与第二导电半导体层255的上表面重叠，并且可以是沿水平方向间隔开的部分。通过这种台面工序，形成倒装芯片型半导体发光器件。
接下来，执行以下工序：形成钝化层、进行平坦化和形成接触孔(图9D)。
根据图示，钝化层270可以填充在多个半导体发光器件之间。更具体地，如上所述，布线基板261包括由分隔壁分隔的多个小室261d，并且小室和半导体发光器件之间存在间隙。钝化层270在与分隔壁一起覆盖半导体发光器件的同时填充间隙。
通过这样的工序，可以在显示器上形成钝化层270围绕半导体发光器件的结构。在这种情况下，钝化层270可以由聚合物材料制成，以便与分隔壁整体形成。
在由上述工序实现的如图9D所示的显示装置中，钝化层270可以包括多个小室，并且多个半导体发光器件可以被容纳在小室中。换言之，在最终结构中，在自组装工序中提供的小室被改变为钝化层270的内部空间。在这种情况下，可以在小室内部形成如上所述由参考图9D描述的成对电极261c产生的电场。此外，多个小室以矩阵结构布置，并且多个成对电极261c具有延伸到相邻小室的结构。
然后，执行平坦化工序以将钝化层270的顶表面平坦化，并且可以形成用于布线线路的接触孔271、272。接触孔271、272可以分别形成在第一导电半导体层253和第二导电半导体层255中。
最后，第一布线电极和第二布线电极通过接触孔连接至多个半导体发光器件(图9E)。
根据图9E的图示，第一布线电极281和第二布线电极282可以延伸到钝化层270的一个表面。此时，钝化层270的一个表面可以是与覆盖介电层261b的表面相对的表面。例如，第一布线电极281通过形成在第一导电半导体层253上的第一接触孔271延伸到位于第一导电半导体层253上的钝化层270的上表面。第二布线电极282通过形成第二导电半导体层255上的第二接触孔272延伸到钝化层270的上表面。然而，又例如，当在第二导电半导体层255的上表面上存在第二导电电极256(参见图5D)时，第二布线电极282可以通过第二接触孔272延伸到钝化层270的上表面。
根据这种结构，尽管通过自组装执行转移，但可以实现倒装芯片型半导体发光器件的布线线路。在这种情况下，钝化层270可以设置在显示装置100的前侧(参见图1)，此时，第一布线电极281和第二布线电极282可以是透明电极。此时，由金属材料制成的成对电极261c可以用作反射层。
又例如，钝化层270可以设置在显示装置100的后侧，此时，基板261的介电层261b和基部261a由透明材料形成。
另一方面，如参考图8A至图8G所述，在上述自组装方法中，发射不同颜色光的半导体发光器件可以依次地设置在基板上。为了将发射不同颜色光的半导体发光器件布置在单个基板上，自组装工序的数量必须等于半导体发光器件类型的数量。例如，至少需要三个自组装工序来将发射蓝色、红色和绿色的半导体发光器件布置在单个基板上。
另一方面，为了在自组装期间向设置在基板上的成对电极施加电力，必须将外部电源连接至成对电极。用于将成对电极连接到外部电源的电极(在下文中，总线电极)设置在基板的边缘处。由于总线电极不是用于驱动显示器的电极，因此在自组装之后的制造工序中将其移除。
本公开提供了一种使自组装工序的时间最小化的方法。具体地，本公开提供了一种使得将发射蓝色、红色和绿色的半导体发光器件布置在单个基板上所需的时间最小化的方法。此外，本公开提供了一种使连接成对电极和总线电极的工序时间以及移除总线电极的工序时间最小化的方法。
为此，用于根据本公开的制造显示装置的方法的基板包括组装区域和非组装区域。组装区域表示在自组装期间半导体发光器件被布置的区域。多个成对电极被布置在组装区域中，并且在自组装期间半导体发光器件被布置成与成对电极中的任一重叠。
另一方面，非组装区域表示在自组装期间没有布置半导体发光器件的区域。非组装区域可以是在显示器制造工序中可以被移除、且在完成的显示装置中不需要存在的区域。然而，本公开不限于此，并且非组装区域的至少一部分不需要从显示器制造工序中移除，而是可以保留。在非组装区域中可以布置多个与成对电极电连接的总线电极。
总线电极在自组装期间电连接到外部电源，以通过外部电源向成对电极施加电压。
在非组装区域中可以布置至少两个总线电极。两个总线电极中的任一个连接到成对电极的第一电极，另一个连接到该成对电极的第二电极。在两个总线电极上，当向成对电极施加电力时，第一电极和第二电极具有不同的极性。在本说明书中，应用于该成对电极的两个总线电极被描述为一种类型的总线电极。例如，当在非组装区域中布置两种类型的总线电极时，连接到一对成对电极的第一电极和第二电极的两个总线电极都被称为第一总线电极，而连接到另一成对电极的第一电极和第二电极的两个总线电极都被称为第二总线电极。此外，在本说明书中，总线电极被连接到一成对电极，这意味着两个总线电极中的每一个电连接到该成对电极的第一电极和第二电极中的每一个。
非组装区域可以形成在组装区域的边缘处。多个成对电极在组装区域中沿一个方向平行地布置，并且布置在非组装区域中的总线电极在组装区域的边缘处电连接到成对电极。
另一方面，可以在单个基板上形成多个组装区域。彼此间隔开的组装区域用作用于不同显示装置的基板。布置在不同组装区域中的成对电极可以电连接到相同的总线电极。例如，与包括在成对电极中的第一电极连接的总线电极和与包括在成对电极中的第二电极连接的总线电极可以布置在非组装区域中。布置在多个组装区域的每一个中的成对电极可以电连接到两个总线电极。
在自组装工序期间，当在两个总线电极之间施加电压时，从设置在多个组装区域的每一个中的成对电极产生电场。因此，在自组装工序期间，半导体发光器件被布置在多个组装区域的每一个中。如上所述，可以通过一个自组装工序来制造多个显示装置。
在下文中，将更详细地描述依次自组装蓝色、红色和绿色半导体发光器件的方法。
图10是示出了布置在基板上的成对电极的视图，图11是包括薄膜晶体管(thinfilm transistor)的显示装置的横截面图，图12是示出了包括多个组装区域的基板的视图。
向半导体发光器件施加磁力并将半导体发光器件引导到预设位置的工序，在发射蓝光的半导体发光器件被放入流体室中的同时执行至少一次，在发射红光的半导体发光器件被放入流体室中的同时执行至少一次，在发射绿光的半导体发光器件被放入流体室中的同时执行至少一次。这里，蓝色、红色和绿色的顺序没有特别限制。
这里，被施加电压的成对电极根据放入流体室中的半导体发光器件的类型而改变。具体地，参考图10，将多个成对电极分为三组。在下文中，将多个成对电极分为第一组至第三组。在自组装期间蓝色半导体发光器件与属于第一组的成对电极中的任一重叠。红色半导体发光器件与属于第二组的成对电极中的任一重叠。绿色半导体发光器件与属于第二组的成对电极中的任一重叠。图11示出薄膜晶体管400可以布置在与成对电极311、312相同的平面上，而成对电极311、312被介电层320覆盖，并且半导体发光器件350被布置在成对电极311、312上。在实施例中，多个成对电极311a、312a中的相邻对由间隙分离，并且多个半导体发光器件350a直接布置在间隙上方。
当在将蓝色半导体发光器件放入流体室中的同时执行自组装时，必须向属于第一组的成对电极施加电压，在将红色半导体发光器件放入流体室中的同时执行自组装时，必须向属于第二组的成对电极施加电压，在将绿色半导体发光器件放入流体室中的同时执行自组装时，必须向属于第三组的成对电极施加电压。多个成对电极提供磁力以将多个半导体发光器件布置在基板上，而不提供用于产生显示装置的图像的电信号。多个成对电极的宽度大于第一和第二布线电极的宽度。多个半导体发光器件布置在介电层上，并且第一布线电极和第二布线电极被布置在多个半导体发光器件中的每一个上，使得介电层介于多个半导体发光器件和多个成对电极之间，并且多个半导体发光器件介于第一和第二布线电极与介电层之间。
然而，当将特定的半导体发光器件放入流体室中时，不必仅向与特定的半导体发光器件对应的组的成对电极施加电压。
例如，作为示例将描述按顺序自组装蓝色、红色和绿色半导体发光器件的方法。当将红色半导体发光器件放入流体室中的同时执行自组装时，蓝色半导体发光器件已经被联接到基板。此时，当施加到属于第一组的成对电极的电压被切断时，蓝色半导体发光器件可从基板释放。为了防止这种情况，当将红色半导体发光器件放入流体室中的同时执行自组装时，必须向第一组和第二组均施加电压。在这种情况下，可以在属于第一组的成对电极和红色半导体发光器件之间施加吸引力，但是由于蓝色半导体发光器件已经被布置在预设位置处，所以红色半导体发光器件不会布置成与属于第一组的成对电极重叠。
同时，当绿色半导体发光器件被自组装时，在绿色半导体发光器件被放入流体室中时，必须向第一组至第三组施加电压。
如上所述，根据本公开，根据放入流体室中的半导体发光器件的类型向不同的成对电极施加电压，使得半导体发光器件根据放入流体室中的半导体发光器件的类型被引导到不同的成对电极。
为此，参考图12至图14，根据本公开，电隔离的第一总线电极至第三总线电极可以被布置在基板的非组装区域中。此外，可以在基板上形成组装区域，并且布置在组装区域中的成对电极被划分为第一组至第三组。第一总线电极331a、332a连接到属于第一组的成对电极311a、312a，第二总线电极331b、332b连接到属于第二组的成对电极311b、312b，第三总线电极331c、332c连接到属于第三组的成对电极311c、312c。总线电极连接到不同的外部电源341a、341b、341c、342a、342b、342c。通过上述结构，本公开可以选择性地向成对电极施加电压。在实施例中，成对电极311a、312a、311b、312b、311c、312c对应于多个电极261c。
另一方面，可以在基板上形成多个组装区域。参考图12，可以将三组成对电极布置在形成在基板上的组装区域(图14中的A和B)的每一个中。这里，属于同一组的成对电极电连接到相同的总线电极。例如，布置在第一组装区域(A)中的第一组成对电极311a、311b和布置在第二组装区域(B)中的第一组成对电极311a、311b电连接到相同的总线电极。
如上所述，根据本公开，可以一次向多个组装区域施加电压。由此，本公开可以仅使用三个自组装工序来制造包括蓝色、红色和绿色半导体发光器件的多个显示装置。此外，根据本公开，由于可以仅使用一组总线电极来制造多个显示装置，因此可以减少连接成对电极和总线电极的时间和移除总线电极的时间。
同时，本公开还可以包括在自组装工序完成之后移除非组装区域。当基板包括多个组装区域时，在移除非组装区域的工序中，多个组装区域可以彼此分离。分离的组装区域被制造于不同的显示装置中。
结果，多个成对电极可以留在组装区域中。在下文中，将描述通过根据本公开的制造方法制造的显示装置。
图13是示出了包括在根据本公开的显示装置中的半导体发光器件和成对电极的布置的视图，图14是示出了成对电极与总线电极连接的状态的视图。
根据前述制造方法，根据本公开的显示装置可以包括：基板；多个半导体发光器件，被布置在基板上；第一布线电极和第二布线电极，分别从半导体发光器件延伸，以向半导体发光器件供应电信号；多个成对电极，被布置在基板上以在被供以电流时产生电场，并且该多个成对电极提供有第一电极和第二电极，该第一电极和第二电极形成在第一布线电极和第二布线电极的相对于半导体发光器件的相对侧上；以及介电层，被形成为覆盖成对电极。这里，多个成对电极可以沿一个方向彼此平行地布置。
由于在自组装期间半导体发光器件由包括在成对电极中的第一电极和第二电极之间形成的电场引导，因此多个半导体发光器件中的每一个可以被设置成与成对电极中的任一重叠。
另一方面，当发射不同颜色的半导体发光器件被自组装时，发射不同颜色的半导体发光器件与不同的成对电极重叠。具体地，当半导体发光器件包括发射第一颜色的第一半导体发光器件和发射与第一颜色不同的第二颜色的第二半导体发光器件时，第一半导体发光器件和第二半导体发光器件中的每一个被设置成与不同的成对电极重叠。
根据实施例，参考图13，在显示装置包括蓝色半导体发光器件350a、红色半导体发光器件350b和绿色半导体发光器件350c的情况下，蓝色半导体发光器件350a与第一成对电极311a、312a重叠，红色半导体发光器件350b与第二成对电极311b、312b重叠，绿色半导体发光器件350c与第三成对电极311c、312c重叠。
这是因为取决于放入流体室中的半导体发光器件的类型，电压被施加到不同的成对电极上。
另一方面，包括在每一成对电极中的第一电极和第二电极之间的距离可以被设置成小于成对电极之间的距离。在自组装期间，电压可以施加到毗邻的成对电极上，在这种情况下，在成对电极之间也可以形成电场。因此，半导体发光器件可以在成对电极之间被引导。在本公开中，在第一电极和第二电极之间形成的电场的强度大于在成对电极之间形成的磁场的强度，从而防止半导体发光器件在成对电极之间被引导。
另一方面，每一成对电极的宽度可以大于半导体发光器件的宽度。这是为了确保半导体发光器件被准确地设置在第一电极和第二电极之间。
同时，可以以有源矩阵方式实现根据本公开的显示装置。为此，可以使用薄膜晶体管，并且可以在半导体发光器件的自组装之前将薄膜晶体管转移到基板上。因此，如图14所示，成对电极311a、311b和总线电极331a、332a被连接。
根据上述本公开的工序和装置，大量半导体发光器件可以在具有小尺寸的晶片上被像素化，然后被直接转移到大面积的基板上。由此，可以以低成本制造大面积的显示装置。

Claims (20)

1.一种显示装置，包括：
基板；
多个半导体发光器件，被布置在所述基板上；
第一布线电极和第二布线电极，分别从所述多个半导体发光器件中的每一个延伸，以向所述半导体发光器件供应电信号；
多个成对电极，被布置在所述基板上，以在被供以电流时产生电场，并且所述多个成对电极提供有第一成对电极和第二成对电极，所述第一成对电极和第二成对电极形成在所述第一布线电极和第二布线电极的相对于所述半导体发光器件的相对侧上；以及
介电层，被形成为覆盖所述多个成对电极，
其中，所述多个成对电极沿一方向彼此平行地布置。
2.根据权利要求1所述的显示装置，其中所述多个半导体发光器件中的每一个被设置成与所述多个成对电极中的任一重叠。
3.根据权利要求2所述的显示装置，其中所述多个半导体发光器件包括：
第一半导体发光器件，其发射第一颜色；和
第二半导体发光器件，其发射不同于所述第一颜色的第二颜色，并且
所述第一半导体发光器件和所述第二半导体发光器件分别被设置成与彼此不同的成对电极重叠。
4.根据权利要求1所述的显示装置，其中相邻的第一电极和第二电极之间的距离小于相邻的成对电极之间的距离。
5.根据权利要求1所述的显示装置，其中各成对电极的宽度大于各半导体发光器件的宽度。
6.根据权利要求1所述的显示装置，还包括：薄膜晶体管，其被设置在所述基板上，并电连接至一个半导体发光器件。
7.根据权利要求6所述的显示装置，其中所述多个成对电极和所述薄膜晶体管被设置在所述基板的同一平面上。
8.根据权利要求1所述的显示装置，其中所述多个半导体发光器件被布置所述介电层上，并且所述第一布线电极和所述第二布线电极被布置在所述多个半导体发光器件中的每一个上，使得所述介电层介于所述多个半导体发光器件和所述多个成对电极之间，并且所述多个半导体发光器件介于所述第一布线电极和所述第二布线电极与所述介电层之间。
9.根据权利要求1所述的显示装置，其中所述多个成对电极的宽度大于所述第一布线电极与所述第二布线电极的宽度。
10.根据权利要求1所述的显示装置，其中所述多个成对电极提供磁力以将所述多个半导体发光器件布置在所述基板上，并且不提供用于产生所述显示装置的图像的电信号。
11.根据权利要求1所述的显示装置，其中所述多个成对电极中的相邻对被间隙分离，并且所述多个半导体发光器件被直接布置在所述间隙上方。
12.一种多个半导体发光器件的自组装的方法，所述方法包括：
将具有组装区域和非组装区域的基板提供至组装位置；
将所述多个半导体发光器件提供到流体室中；
向所述多个半导体发光器件施加磁力，以使所述多个半导体发光器件在所述流体室中沿一方向移动；以及
向布置在所述基板上的多个成对电极施加电压，以将所述多个半导体发光器件引导至预设位置，从而在所述多个半导体发光器件的移动期间，使所述多个半导体发光器件被放置在所述组装区域的预设位置处，
其中所述多个成对电极被布置在所述基板的组装区域上，电连接至所述多个成对电极的总线电极被设置在所述非组装区域中。
13.根据权利要求12所述的方法，其中，向布置在所述基板上的多个成对电极施加电压，通过连接至所述总线电极的外部电源向所述多个成对电极施加电压。
14.根据权利要求13所述的方法，其中，所述总线电极中的第一总线电极和第二总线电极被设置在所述基板上，并且其中所述成对电极中的一个电极电连接至所述第一总线电极，所述成对电极中的另一个电极电连接至所述第二总线电极。
15.根据权利要求14所述的方法，其中，向所述多个半导体发光器件施加磁力以及将所述多个半导体发光器件引导至预设位置，在发射第一颜色的多个半导体发光器件被放入所述流体室中时执行至少一次，在发射与所述第一颜色不同的第二颜色的多个半导体发光器件被放入所述流体室中时执行至少一次。
16.根据权利要求15所述的方法，其中，将所述多个半导体发光器件引导至预设位置，根据所述多个半导体发光器件的类型，向正被放入所述流体室中的多个半导体发光器件中的每种类型的不同成对电极施加电压，以将所述多个半导体发光器件引导至不同的成对电极。
17.根据权利要求12所述的方法，其中所述基板包括多个组装区域，并且
其中布置在所述多个组装区域中的每个组装区域中的多个成对电极电连接至所述总线电极中的相同总线电极。
18.根据权利要求17所述的方法，还包括：
通过每个组装区域划分所述基板。
19.根据权利要求12所述的方法，其中所述多个成对电极施加磁力，以将所述多个半导体发光器件布置在所述基板上，并且不提供用于运行所述多个半导体发光器件的电信号。
20.根据权利要求12所述的方法，其中所述多个成对电极中的相邻对被间隙分离，并且所述多个半导体发光器件被直接布置在所述间隙上。
CN201980084973.9A 2018-12-21 2019-12-16 使用半导体发光器件的显示装置及其制造方法 Active CN113228288B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180167608A KR102200046B1 (ko) 2018-12-21 2018-12-21 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR10-2018-0167608 2018-12-21
PCT/KR2019/017780 WO2020130521A1 (en) 2018-12-21 2019-12-16 Display device using semiconductor light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN113228288A true CN113228288A (zh) 2021-08-06
CN113228288B CN113228288B (zh) 2024-02-09

Family

ID=71098854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084973.9A Active CN113228288B (zh) 2018-12-21 2019-12-16 使用半导体发光器件的显示装置及其制造方法

Country Status (5)

Country Link
US (2) US11239215B2 (zh)
KR (1) KR102200046B1 (zh)
CN (1) CN113228288B (zh)
DE (1) DE112019006327T5 (zh)
WO (1) WO2020130521A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322645B1 (en) * 2019-05-24 2022-05-03 Innolux Corporation Electronic device and manufacturing method thereof
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
KR102323256B1 (ko) * 2019-09-19 2021-11-08 엘지전자 주식회사 반도체 발광소자의 자가조립 장치
US20230268456A1 (en) * 2020-06-26 2023-08-24 Lg Electronics Inc. Substrate for manufacturing display apparatus and method for manufacturing display apparatus using same
KR20220058756A (ko) * 2020-10-30 2022-05-10 삼성디스플레이 주식회사 표시 장치
TWI760007B (zh) * 2020-12-14 2022-04-01 晶呈科技股份有限公司 磁性發光二極體晶粒移轉之對準模組及其對準方法
EP4318587A1 (en) * 2021-03-31 2024-02-07 LG Display Co., Ltd. Display device comprising semiconductor light-emitting diode
KR20220139508A (ko) * 2021-04-07 2022-10-17 삼성디스플레이 주식회사 표시 장치의 제조 방법 및 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005655A1 (ko) * 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
WO2016186376A1 (ko) * 2015-05-19 2016-11-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN106575688A (zh) * 2014-10-07 2017-04-19 Lg电子株式会社 半导体器件及其制造方法
US20180175104A1 (en) * 2016-12-19 2018-06-21 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the light emitting device
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20180089771A (ko) * 2017-02-01 2018-08-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731353B1 (en) * 2001-08-17 2004-05-04 Alien Technology Corporation Method and apparatus for transferring blocks
KR100590037B1 (ko) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
US20110197429A1 (en) * 2010-02-16 2011-08-18 Nuggehalli Ravindra Method of Magnetically Driven Simultaneous Assembly
JP5958808B2 (ja) * 2012-06-04 2016-08-02 株式会社Ｊｏｌｅｄ 表示パネルの製造方法、その検査装置及び検査方法
US9825202B2 (en) 2014-10-31 2017-11-21 eLux, Inc. Display with surface mount emissive elements
US10177113B2 (en) * 2016-08-18 2019-01-08 Genesis Photonics Inc. Method of mass transferring electronic device
KR102027902B1 (ko) 2018-01-17 2019-10-02 엘지이노텍 주식회사 자외선 발광 소자
US10607515B2 (en) * 2018-04-19 2020-03-31 Lg Electronics Inc. Display device using semiconductor light emitting device and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015005655A1 (ko) * 2013-07-09 2015-01-15 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20160148911A1 (en) * 2013-07-09 2016-05-26 Psi Co., Ltd. Ultra-small led electrode assembly and method for manufacturing same
CN106575688A (zh) * 2014-10-07 2017-04-19 Lg电子株式会社 半导体器件及其制造方法
WO2016186376A1 (ko) * 2015-05-19 2016-11-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20180175104A1 (en) * 2016-12-19 2018-06-21 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the light emitting device
KR20180082003A (ko) * 2017-01-09 2018-07-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20180089771A (ko) * 2017-02-01 2018-08-09 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
WO2020130521A1 (en) 2020-06-25
KR102200046B1 (ko) 2021-01-08
US20200203321A1 (en) 2020-06-25
US20220115361A1 (en) 2022-04-14
CN113228288B (zh) 2024-02-09
DE112019006327T5 (de) 2021-09-09
KR20200078060A (ko) 2020-07-01
US11239215B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US10607515B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
CN113228288B (zh) 使用半导体发光器件的显示装置及其制造方法
US20230049446A1 (en) Display apparatus using semiconductor light-emitting device
KR20200026845A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102162739B1 (ko) 반도체 발광소자의 자가조립 장치 및 방법
US20230084381A1 (en) Display device using semiconductor light-emitting devices
KR102145192B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20220223437A1 (en) Self-assembly apparatus and method for semiconductor light-emitting devices
US11869871B2 (en) Apparatus and method for self-assembling semiconductor light-emitting device
KR20200023316A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20200014867A (ko) 반도체 발광소자의 자가조립 장치 및 방법
US20230107331A1 (en) Display device using semiconductor light-emitting devices
US20220302347A1 (en) Display device using semiconductor light emitting device surrounded by conductive electrode and method for manufacturing the same
KR20200026673A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판
US20230005888A1 (en) Semiconductor light-emitting element supply device and supply method
US20220302351A1 (en) Display device using semiconductor light emitting diode
US20220278082A1 (en) Display device using semiconductor light-emitting elements and manufacturing method therefor
KR20200026770A (ko) 마이크로 엘이디를 이용한 디스플레이 장치
KR20200026777A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
EP3872857A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US20220157759A1 (en) Display device using semiconductor light emitting element, and method for producing same
US20240072213A1 (en) Display device using semiconductor light-emitting elements
US20230070416A1 (en) Display device using semiconductor light-emitting elements and method of manufacturing same
KR20200026702A (ko) 디스플레이 장치의 제조방법 및 디스플레이 장치 제조를 위한 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant