CN113206683A - 电路参数调整***、方法及主机*** - Google Patents

电路参数调整***、方法及主机*** Download PDF

Info

Publication number
CN113206683A
CN113206683A CN202110460460.2A CN202110460460A CN113206683A CN 113206683 A CN113206683 A CN 113206683A CN 202110460460 A CN202110460460 A CN 202110460460A CN 113206683 A CN113206683 A CN 113206683A
Authority
CN
China
Prior art keywords
circuit
storage device
memory storage
signal
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110460460.2A
Other languages
English (en)
Inventor
郭育玮
吴彦廷
陈圣文
廖国尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN202110460460.2A priority Critical patent/CN113206683A/zh
Publication of CN113206683A publication Critical patent/CN113206683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/36—Repeater circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)

Abstract

本发明提供一种电路参数调整***、方法及主机***。所述电路参数调整***包括处理电路、中继电路及存储器存储装置。所述处理电路用以通过所述中继电路传送指令至所述存储器存储装置，以指示所述存储器存储装置提供信号质量信息。所述处理电路还用以从所述存储器存储装置接收所述信号质量信息并根据所述信号质量信息调整所述中继电路的电路参数。因此，可提高对于中继电路使用的电路参数的调整效率。

Description

电路参数调整***、方法及主机***
技术领域
本发明涉及一种电路参数调整技术，且尤其涉及一种电路参数调整***、方法及主机***。
背景技术
信号中继器(re-driver)一般可用以延长信号的传输距离。但是，在不同的使用环境和/或不同的配置条件下，信号中继器所预设使用的电路参数可能导致信号中继器对信号的调变效率不佳。
发明内容
本发明提供一种电路参数调整***、方法及主机***，可提高对于中继电路使用的电路参数的调整效率。
本发明的范例实施例提供一种电路参数调整***，其包括处理电路、中继电路及存储器存储装置。所述中继电路连接至所述处理电路。所述存储器存储装置连接至所述中继电路。所述处理电路用以通过所述中继电路传送指令至所述存储器存储装置。所述指令用以指示所述存储器存储装置提供信号质量信息。所述处理电路还用以从所述存储器存储装置接收所述信号质量信息。所述处理电路还用以根据所述信号质量信息调整所述中继电路的电路参数。
在本发明的一范例实施例中，所述中继电路用以调变在所述处理电路与所述存储器存储装置之间传递的信号，以延长所述信号的传输距离。
在本发明的一范例实施例中，所述中继电路包括发送端电路，且经调整的所述电路参数为所述发送端电路的至少一设定参数。
本发明的范例实施例另提供一种电路参数调整方法，其包括：通过中继电路传送指令至存储器存储装置，其中所述指令用以指示所述存储器存储装置提供信号质量信息；从所述存储器存储装置接收所述信号质量信息；以及根据所述信号质量信息调整所述中继电路的电路参数。
在本发明的一范例实施例中，所述的电路参数调整方法还包括：通过所述中继电路调变在处理电路与所述存储器存储装置之间传递的信号，以延长所述信号的传输距离。
在本发明的一范例实施例中，所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的测试信号的信号质量。
在本发明的一范例实施例中，所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的所述测试信号的信号恢复状态、信号眼宽状态、信号眼高状态及信号边缘状态的至少其中之一。
在本发明的一范例实施例中，经调整的所述电路参数用以提高所述中继电路的运作效能。
在本发明的一范例实施例中，所述处理电路与所述中继电路设置于同一主板上。
在本发明的一范例实施例中，所述中继电路包括发送端电路，且根据所述信号质量信息调整所述中继电路的所述电路参数的步骤包括：根据所述信号质量信息调整所述发送端电路的至少一设定参数。
在本发明的一范例实施例中，所述存储器存储装置包括接收端电路。所述存储器存储装置的所述接收端电路连接至所述中继电路的所述发送端电路。所述存储器存储装置的所述接收端电路的至少一设定参数是由所述存储器存储装置设定。
在本发明的一范例实施例中，所述存储器存储装置可插拔式地安装于所述主板上。
在本发明的一范例实施例中，所述存储器存储装置包括外接式存储装置。
本发明的范例实施例另提供一种主机***，其通过中继电路连接至存储器存储装置。所述主机***包括处理电路。所述处理电路用以运行控制程序以：对所述中继电路进行初始化设定；通过初始化后的所述中继电路与所述存储器存储装置执行交握程序；通过所述中继电路传送开发者指令至所述存储器存储装置，以指示所述存储器存储装置提供信号质量信息；以及根据所述信号质量信息调整所述中继电路的电路参数。
在本发明的一范例实施例中，所述存储器存储装置包括接收端电路，其连接至所述中继电路。在所述交握程序中，所述存储器存储装置自动调整所述接收端电路的至少一设定参数。
基于上述，处理电路可通过中继电路传送特定指令至存储器存储装置，以指示所述存储器存储装置提供信号质量信息。接着，处理电路可从所述存储器存储装置接收所述信号质量信息并根据所述信号质量信息调整所述中继电路的电路参数。藉此，可提高对于中继电路使用的电路参数的调整效率。
附图说明
图1是根据本发明的一范例实施例所示出的电路参数调整***的示意图；
图2至图5是根据本发明的一范例实施例所示出的调整中继电路的电路参数的示意图；
图6是根据本发明的一范例实施例所示出的信号的眼图的示意图；
图7是根据本发明的一范例实施例所示出的存储器存储装置的示意图；
图8是根据本发明的一范例实施例所示出的电路参数调整方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的一范例实施例所示出的电路参数调整***的示意图。请参照图1，***(亦称为电路参数调整***)10包括处理电路11、中继电路(re-driving circuit)12及存储器存储装置13。处理电路11可通过中继电路12存取存储器存储装置13。例如，处理电路11可包括中央处理单元(CPU)、或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(Digital Signal Processor,DSP)、可编程控制器、专用集成电路(Application Specific Integrated Circuits,ASIC)、可编程逻辑器件(ProgrammableLogic Device,PLD)或其他类似装置或这些装置的组合。
中继电路12连接至处理电路11与存储器存储装置13。例如，中继电路12可设置于处理电路11与存储器存储装置13之间的信号传递路径上。中继电路12可用以调变在处理电路11与存储器存储装置13之间传递的信号，以延长所述信号的传输距离。例如，中继电路12可包括信号中继器(Re-driver)。
存储器存储装置13用以非易失性地存储数据。例如，存储器存储装置13可包括U盘、存储卡、固态硬盘(Solid State Drive,SSD)或无线存储器存储装置等外接式存储装置。或者，存储器存储装置13也可包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置等嵌入式存储装置。
在一范例实施例中，处理电路11与中继电路12设置于主板14上并通过主板14彼此通信。在一范例实施例中，处理电路11、中继电路12及存储器存储装置13皆设置于主板14上并通过主板14彼此通信。
在一范例实施例中，存储器存储装置13可通过嵌入式的安装方式内嵌于主板14上。在一范例实施例中，存储器存储装置13亦可以通过高速周边零件连接接口(PeripheralComponent Interconnect Express,PCI Express)插槽、串行高级技术附件(SerialAdvanced Technology Attachment,SATA)插槽、通用串行总线(Universal Serial Bus,USB)插槽或类似的总线插槽而可插拔式地安装于主板14上(即电性连接至主板14)。
在一范例实施例中，处理电路11可通过中继电路12传送至少一指令至存储器存储装置13。例如，所述指令可包括预先定义的开发者指令或类似指令。所述指令可用以指示存储器存储装置13提供信号质量信息。
在一范例实施例中，所述信号质量信息可由存储器存储装置13产生。所述信号质量信息可反映存储器存储装置13通过中继电路12接收到的测试信号的信号质量。所述测试信号可由处理电路11产生并通过中继电路12调变后传送至传送存储器存储装置13。存储器存储装置13可根据所接收到的测试信号产生所述信号质量信息。
在一范例实施例中，响应于所述指令，存储器存储装置13可将所述信号质量信息提供给处理电路11。然后，处理电路11可根据所述信号质量信息调整中继电路12的电路参数。经调整的电路参数可用以提高中继电路12的运作效能。例如，经调整的电路参数可改善通过中继电路12在处理电路11与存储器存储装置13之间传输的信号的信号质量，从而提高中继电路12的运作效能。
图2至图5是根据本发明的一范例实施例所示出的调整中继电路的电路参数的示意图。请参照图2，在一范例实施例中，处理电路11包括控制程序21，中继电路12包括调变电路22且存储器存储装置13包括信号接收电路23。
处理电路11可运行控制程序21以产生测试信号TS(i)。i可以为任意正整数。测试信号TS(i)可通过中继电路12传送至存储器存储装置13。其中，测试信号TS(i)可先被传送至中继电路12。当接收到测试信号TS(i)时，调变电路22可根据一或多个电路参数来自动对测试信号TS(i)进行调变。例如，所述调变可包括改变测试信号TS(i)的电压、波形或频率等各式电气特征。经调变电路22调变的测试信号TS(i)可被传送至存储器存储装置13。
信号接收电路23可通过中继电路12接收测试信号TS(i)。当接收到测试信号TS(i)时，信号接收电路23可对测试信号TS(i)进行信号恢复等前处理并对测试信号TS(i)进行分析。信号接收电路23可根据测试信号TS(i)的分析结果产生与测试信号TS(i)有关的信号质量信息(例如图4的信号质量信息SQ(i))。与测试信号TS(i)有关的信号质量信息可反映所接收到的测试信号TS(i)的信号质量。信号接收电路23可将所述信号质量信息暂存于存储器存储装置13中。
请参照图3，接续于图2的范例实施例，在传送测试信号TS(i)之后，处理电路11可运行控制程序21以产生开发者指令VC(i)。开发者指令VC(i)对应于测试信号TS(i)。处理电路11可通过中继电路12将开发者指令VC(i)传送至存储器存储装置13。开发者指令VC(i)可用以指示存储器存储装置13提供与测试信号TS(i)有关的信号质量信息。
请参照图4，接续于图3的范例实施例，在接收到开发者指令VC(i)之后，响应于开发者指令VC(i)，存储器存储装置13可读取先前存储的与测试信号TS(i)有关的信号质量信息SQ(i)。此外，响应于开发者指令VC(i)，存储器存储装置13可通过中继电路12将信号质量信息SQ(i)传送至处理电路11。
请参照图5，接续于图4的范例实施例，在接收到信号质量信息SQ(i)之后，处理电路11可根据信号质量信息SQ(i)获得通过调变电路22传送至存储器存储装置13的测试信号TS(i)的信号质量。根据信号质量信息SQ(i)，处理电路11可运行控制程序21发送参数调整指令ADJ(i)至中继电路12。中继电路12可根据参数调整指令ADJ(i)来调整调变电路22的一或多个电路参数。
在一范例实施例中，处理电路11可根据信号质量信息SQ(i)评估当前调变电路22所使用的电路参数是否适当(例如是否达到相对较佳的信号传输质量)。若不适当(例如未达到相对较佳的信号传输质量)，处理电路11可运行控制程序21发送参数调整指令ADJ(i)至中继电路12，以持续对调变电路22的一或多个电路参数进行调整。反之，若适当(例如已达到相对较佳的信号传输质量)，则处理电路11可不发送参数调整指令ADJ(i)。
须注意的是，图2至图5的范例实施例中所提及的操作可被重复执行多次，以持续根据调变电路22对测试信号TS(i)的调变结果(或信号质量信息SQ(i))来调整调变电路22所使用的电路参数。例如，当i＝1时，测试信号TS(1)可先被调变电路22调变并传送至存储器存储装置13。然后，处理电路11可使用开发者指令VC(1)向存储器存储装置13请求信号质量信息SQ(1)。信号质量信息SQ(1)可反映存储器存储装置13所接收到的测试信号TS(1)的信号质量。根据存储器存储装置13所提供的信号质量信息SQ(1)，处理电路11可通过参数调整指令ADJ(i)来调整调变电路22的特定电路参数。接着，当i＝2、3或其他数值时，图2至图5的范例实施例中所提及的操作可被重复，直到完成对调变电路22的参数调整操作。
在一范例实施例中，中继电路12包括接收端电路(亦称为第一接收端电路)与发送端电路(亦称为第一发送端电路)，且存储器存储装置13也包括接收端电路(亦称为第二接收端电路)与发送端电路(亦称为第二发送端电路)。中继电路12中的接收端电路(即第一接收端电路)与存储器存储装置13中的接收端电路(即第二接收端电路)皆属于RX电路并用以从外部接收信号。中继电路12中的发送端电路(即第一发送端电路)与存储器存储装置13中的发送端电路(即第二发送端电路)皆属于TX电路并用以发送信号。
在一范例实施例中，中继电路12中的发送端电路(即第一发送端电路)连接至存储器存储装置13中的接收端电路(即第二接收端电路)。在一范例实施例中，中继电路12中的发送端电路(即第一发送端电路)可发送测试信号TS(i)至存储器存储装置13中的接收端电路(即第二接收端电路)。在一范例实施例中，调变电路22可设置于第一发送端电路中。在一范例实施例中，信号接收电路23可设置于第二接收端电路中。
在一范例实施例中，在传递测试信号TS(i)的过程中，中继电路12可通过第一接收端电路从处理电路11接收测试信号TS(i)并通过第一发送端电路中的调变电路22来调变测试信号TS(i)。经调变的测试信号TS(i)可通过第一发送端电路传送至存储器存储装置13。存储器存储装置13可通过第二接收端电路中的信号接收电路23接收测试信号TS(i)并产生对应于测试信号TS(i)的信号质量信息SQ(i)。信号质量信息SQ(i)可通过第二发送端电路传送至中继电路12并通过中继电路12传送至处理电路11。然后，处理电路11可根据信号质量信息SQ(i)发送参数调整指令ADJ(i)至中继电路12，以通过参数调整指令ADJ(i)来调整第一发送端电路的至少一设定参数。例如，中继电路12中经调整的设定参数可包括第一发送端电路(或调变电路22)中的信号放大器的设定参数等可改变由第一发送端电路输出的信号的电压、波形或频率等各式电气特征的参数。此外，存储器存储装置13中的发送端电路(即第二发送端电路)和/或接收端电路(即第二接收端电路)的至少一设定参数是由存储器存储装置13本身进行设定和/或调整。例如，存储器存储装置13中经调整的设定参数可包括第二接收端电路(或信号接收电路23)中的等化器电路的设定参数。
在一范例实施例中，在将中继电路12与存储器存储装置13电性连接至主板14之后，处理电路11可运行控制程序21以对中继电路12执行一初始化设定。例如，在此初始化设定中，控制程序21可指示中继电路12执行一初始化配置，以将中继电路12的至少部分参数设定为初始值。在完成初始化设定后，处理电路11可运行控制程序21以通过初始化后的中继电路12与存储器存储装置13执行交握程序(亦称为交握操作)。在此交握程序中，处理电路11可通过中继电路12与存储器存储装置13交换信息，例如交换与电压和/或频率有关的电气信息。此外，在此交握程序中，存储器存储装置13可根据来自中继电路12的信息自动调整存储器存储装置13中的接收端电路(即第二接收端电路)(例如信号接收电路23)的至少一设定参数。在完成交握程序后，处理电路11可运行控制程序21以执行图2至图5的范例实施例中提及的至少部分操作。此外，在一范例实施例中，图2的范例实施例中提及的至少部分操作(例如传送测试信号TS(i)并分析测试信号TS(i)的信号质量)亦可在所述交握程序中执行。
在一范例实施例中，信号接收电路23可根据所接收到的测试信号TS(i)来评估测试信号TS(i)的信号恢复状态、信号眼宽状态、信号眼高状态和/或信号边缘状态。例如，信号接收电路23可包括眼宽检测器和/或眼高检测器等各式用以评估信号质量的检测电路。然后，信号接收电路23可根据评估结果存储与测试信号TS(i)有关的信号质量信息SQ(i)。藉此，所存储的信号质量信息SQ(i)可反映所接收到的测试信号TS(i)的信号恢复状态、信号眼宽状态、信号眼高状态及信号边缘状态的至少其中之一。
图6是根据本发明的一范例实施例所示出的信号的眼图的示意图。请参照图6，接续于图2的范例实施例，在一范例实施例中，信号接收电路23可描绘出所接收到的测试信号TS(i)的眼图61。眼图61中的至少部分信息可反映所接收到的测试信号TS(i)的信号质量。
在一范例实施例中，信号接收电路23可根据眼图61中的参数D(1)～D(5)或者其他有用的信息来产生信号质量信息SQ(i)。例如，参数D(1)可反映所接收到的测试信号TS(i)的信号眼宽状态。例如，参数D(2)可反映所接收到的测试信号TS(i)的信号眼高状态。例如，参数D(3)～D(5)可反映所接收到的测试信号TS(i)的信号边缘状态。此外，在一范例实施例中，信号接收电路23也可根据对所接收到的测试信号TS(i)进行信号恢复或信号重建的次数来评估所接收到的测试信号TS(i)的信号恢复状态。
图7是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图7，存储器存储装置13包括连接接口单元701、存储器控制电路单元702与可复写式非易失性存储器模块703。
连接接口单元701用以将存储器存储装置13连接至图1的处理电路11、中继电路12和/或主板14。存储器存储装置13可通过连接接口单元701与处理电路11、中继电路12和/或主板14通信。例如，连接接口单元701可相容于SATA标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并行高级技术附件(Parallel Advanced TechnologyAttachment,PATA)标准、电气和电子工程师协会(Institute of Electrical andElectronic Engineers,IEEE)1394标准、PCI Express标准、USB标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元701可与存储器控制电路单元702封装在一个芯片中，或者连接接口单元701是布设于一包含存储器控制电路单元702的芯片外。
存储器控制电路单元702用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机***的指令在可复写式非易失性存储器模块703中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块703是连接至存储器控制电路单元702并且用以存储处理电路11所写入的数据。例如，可复写式非易失性存储器模块703可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
在一范例实施例中，存储器控制电路单元702亦称为快闪存储器控制器。在一范例实施例中，可复写式非易失性存储器模块703亦称为快闪存储器模块。在一范例实施例中，图1的主板14上的至少部分电子电路(包含处理电路11)亦可统称为主机***。
图8是根据本发明的一范例实施例所示出的电路参数调整方法的流程图。请参照图8，在步骤S801中，通过中继电路传送至少一指令至存储器存储装置，其中所述指令用以指示所述存储器存储装置提供信号质量信息。在步骤S802中，从所述存储器存储装置接收所述信号质量信息。在步骤S803中，根据所述信号质量信息调整所述中继电路的一或多个电路参数。
然而，图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图8的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，在处理电路(例如CPU)通过中继电路连接至存储器存储装置的使用情景中，处理电路可使用特定指令(例如开发者指令)来从存储器存储装置读取信号质量信息。然后，处理电路可根据此信号质量信息评估当前中继电路所使用的电路参数是否需更新并可动态调整所述电路参数。在一范例实施例中，不需额外外接检测仪器来对中继电路输出的信号进行检测。通过处理电路与存储器存储装置之间的配合，中继电路使用的电路参数可适当地被调整，从而提高对于中继电路使用的电路参数的调整效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (22)

1.一种电路参数调整***，其特征在于，包括：
处理电路；
中继电路，连接至所述处理电路；以及
存储器存储装置，连接至所述中继电路，
其中所述处理电路用以通过所述中继电路传送指令至所述存储器存储装置，所述指令用以指示所述存储器存储装置提供信号质量信息，
所述处理电路还用以从所述存储器存储装置接收所述信号质量信息，并且
所述处理电路还用以根据所述信号质量信息调整所述中继电路的电路参数。
2.根据权利要求1所述的电路参数调整***，其中所述中继电路用以调变在所述处理电路与所述存储器存储装置之间传递的信号，以延长所述信号的传输距离。
3.根据权利要求1所述的电路参数调整***，其中所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的测试信号的信号质量。
4.根据权利要求3所述的电路参数调整***，其中所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的所述测试信号的信号恢复状态、信号眼宽状态、信号眼高状态及信号边缘状态的至少其中之一。
5.根据权利要求1所述的电路参数调整***，其中经调整的所述电路参数用以提高所述中继电路的运作效能。
6.根据权利要求1所述的电路参数调整***，其中所述处理电路与所述中继电路设置于同一主板上。
7.根据权利要求1所述的电路参数调整***，其中所述中继电路包括发送端电路，且经调整的所述电路参数为所述发送端电路的至少一设定参数。
8.根据权利要求7所述的电路参数调整***，其中所述存储器存储装置包括接收端电路，所述存储器存储装置的所述接收端电路连接至所述中继电路的所述发送端电路，且所述存储器存储装置的所述接收端电路的至少一设定参数是由所述存储器存储装置设定。
9.根据权利要求6所述的电路参数调整***，其中所述存储器存储装置可插拔式地安装于所述主板上。
10.根据权利要求1所述的电路参数调整***，其中所述存储器存储装置包括外接式存储装置。
11.一种电路参数调整方法，其特征在于，包括：
通过中继电路传送指令至存储器存储装置，其中所述指令用以指示所述存储器存储装置提供信号质量信息；
从所述存储器存储装置接收所述信号质量信息；以及
根据所述信号质量信息调整所述中继电路的电路参数。
12.根据权利要求11所述的电路参数调整方法，还包括：
通过所述中继电路调变在处理电路与所述存储器存储装置之间传递的信号，以延长所述信号的传输距离。
13.根据权利要求11所述的电路参数调整方法，其中所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的测试信号的信号质量。
14.根据权利要求13所述的电路参数调整方法，其中所述信号质量信息反映所述存储器存储装置通过所述中继电路接收到的所述测试信号的信号恢复状态、信号眼宽状态、信号眼高状态及信号边缘状态的至少其中之一。
15.根据权利要求11所述的电路参数调整方法，其中经调整的所述电路参数用以提高所述中继电路的运作效能。
16.根据权利要求12所述的电路参数调整方法，其中所述处理电路与所述中继电路设置于同一主板上。
17.根据权利要求11所述的电路参数调整方法，其中所述中继电路包括发送端电路，且根据所述信号质量信息调整所述中继电路的所述电路参数的步骤包括：
根据所述信号质量信息调整所述发送端电路的至少一设定参数。
18.根据权利要求17所述的电路参数调整方法，其中所述存储器存储装置包括接收端电路，所述存储器存储装置的所述接收端电路连接至所述中继电路的所述发送端电路，且所述存储器存储装置的所述接收端电路的至少一设定参数是由所述存储器存储装置设定。
19.根据权利要求16所述的电路参数调整方法，其中所述存储器存储装置可插拔式地安装于所述主板上。
20.根据权利要求11所述的电路参数调整方法，其中所述存储器存储装置包括外接式存储装置。
21.一种主机***，其特征在于，通过中继电路连接至存储器存储装置，其中所述主机***包括：
处理电路，用以运行控制程序以：
对所述中继电路进行初始化设定；
通过初始化后的所述中继电路与所述存储器存储装置执行交握程序；通过所述中继电路传送开发者指令至所述存储器存储装置，以指示所述存储器存储装置提供信号质量信息；以及
根据所述信号质量信息调整所述中继电路的电路参数。
22.根据权利要求21所述的主机***，其中所述存储器存储装置包括接收端电路，其连接至所述中继电路，并且
在所述交握程序中，所述存储器存储装置自动调整所述接收端电路的至少一设定参数。
CN202110460460.2A 2021-04-27 2021-04-27 电路参数调整***、方法及主机*** Pending CN113206683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110460460.2A CN113206683A (zh) 2021-04-27 2021-04-27 电路参数调整***、方法及主机***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110460460.2A CN113206683A (zh) 2021-04-27 2021-04-27 电路参数调整***、方法及主机***

Publications (1)

Publication Number Publication Date
CN113206683A true CN113206683A (zh) 2021-08-03

Family

ID=77029094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110460460.2A Pending CN113206683A (zh) 2021-04-27 2021-04-27 电路参数调整***、方法及主机***

Country Status (1)

Country Link
CN (1) CN113206683A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722255A (zh) * 2021-09-01 2021-11-30 浙江大华技术股份有限公司 一种信号质量处理方法、装置及***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716227A (zh) * 2004-06-30 2006-01-04 富士通株式会社 操作装置及操作装置控制方法、程序和计算机可读介质
CN102930901A (zh) * 2011-08-08 2013-02-13 安凯(广州)微电子技术有限公司 一种用于存储器的控制器及应用该控制器的方法
CN106527977A (zh) * 2016-10-17 2017-03-22 锐捷网络股份有限公司 一种配置参数的方法及存储设备
CN110299914A (zh) * 2018-03-21 2019-10-01 群联电子股份有限公司 锁相回路电路校正方法、存储器储存装置及连接接口电路
CN112069023A (zh) * 2020-08-23 2020-12-11 苏州浪潮智能科技有限公司 一种存储链路监控***及方法
CN112397119A (zh) * 2019-08-14 2021-02-23 美光科技公司 用于基于位置设置存储器的操作参数的设备和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716227A (zh) * 2004-06-30 2006-01-04 富士通株式会社 操作装置及操作装置控制方法、程序和计算机可读介质
CN102930901A (zh) * 2011-08-08 2013-02-13 安凯(广州)微电子技术有限公司 一种用于存储器的控制器及应用该控制器的方法
CN106527977A (zh) * 2016-10-17 2017-03-22 锐捷网络股份有限公司 一种配置参数的方法及存储设备
CN110299914A (zh) * 2018-03-21 2019-10-01 群联电子股份有限公司 锁相回路电路校正方法、存储器储存装置及连接接口电路
CN112397119A (zh) * 2019-08-14 2021-02-23 美光科技公司 用于基于位置设置存储器的操作参数的设备和方法
CN112069023A (zh) * 2020-08-23 2020-12-11 苏州浪潮智能科技有限公司 一种存储链路监控***及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722255A (zh) * 2021-09-01 2021-11-30 浙江大华技术股份有限公司 一种信号质量处理方法、装置及***

Similar Documents

Publication Publication Date Title
US9467314B1 (en) Signal modulation method, adaptive equalizer and memory storage device
US20190187929A1 (en) Data path training and timing signal compensation for non-volatile memory device interface
CN106850476B (zh) 均衡器调整方法、可适性均衡器及存储器存储装置
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
CN112817518B (zh) 存储器***及其操作方法
CN111258493B (zh) 控制器、存储器控制器、存储设备以及操作控制器的方法
CN112148211B (zh) 可预测时延模式下的管理操作
TW201832487A (zh) 等化器調校方法、可適性等化器及記憶體儲存裝置
TW201344437A (zh) 系統運作方法、記憶體控制器與記憶體儲存裝置
CN113206683A (zh) 电路参数调整***、方法及主机***
US8331431B2 (en) Signal transmission apparatus and method of controlling the apparatus
KR20140008550A (ko) 멀티 칩 패키지 메모리 장치의 제어 방법
TWI762274B (zh) 電路參數調整系統、方法及主機系統
US11636902B2 (en) Signal modulation apparatus, memory storage apparatus, and signal modulation method
US10804966B2 (en) Storage control device and method thereof
US10120828B2 (en) Bridge for bus-powered peripheral device power management
CN116148627A (zh) 电路板中PCIe CEM连接接口的检测***及其方法
WO2017166153A1 (en) Technologies for error handling for high speed i/o data transfer
CN109698003B (zh) 等化器调校方法、信号接收电路及存储器存储装置
CN113643733B (zh) 信号调制装置、存储器存储装置及信号调制方法
CN113258993B (zh) 一种pam4光模块的通信接口电路及控制装置
US10643732B2 (en) Determining line functionality according to line quality in non-volatile storage
US10303642B2 (en) System and method for communicating over a connector device based on component characteristics stored with the components of the connector device
CN118152197A (zh) 芯片测试方法、***、设备及存储介质
CN115827529A (zh) 一种服务器网口灯控制方法、装置、电子设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination