CN113193095B - 半导体元件的承载结构、形成方法、修补方法及显示面板 - Google Patents

半导体元件的承载结构、形成方法、修补方法及显示面板 Download PDF

Info

Publication number
CN113193095B
CN113193095B CN202110474632.1A CN202110474632A CN113193095B CN 113193095 B CN113193095 B CN 113193095B CN 202110474632 A CN202110474632 A CN 202110474632A CN 113193095 B CN113193095 B CN 113193095B
Authority
CN
China
Prior art keywords
electrode
transistor
semiconductor device
disposed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110474632.1A
Other languages
English (en)
Other versions
CN113193095A (zh
Inventor
张健承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113193095A publication Critical patent/CN113193095A/zh
Application granted granted Critical
Publication of CN113193095B publication Critical patent/CN113193095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Led Device Packages (AREA)

Abstract

一种半导体元件的承载结构及形成方法、容置结构的修补方法,半导体元件的承载结构包括第一基板、第一电极、第二电极、第一孔洞、第三电极以及半导体元件。第一电极和第二电极设置于第一基板上,第一电极和第二电极相对设置。第一孔洞设置于第一电极和第二电极之间。第三电极设置于第一电极和第二电极上,第三电极为环状且具有第二孔洞,第二孔洞暴露第一孔洞。半导体元件设置于该第三电极上。

Description

半导体元件的承载结构、形成方法、修补方法及显示面板
技术领域
本发明关于一种利用环状电极承载半导体元件的半导体元件的承载结构、显示面板、半导体元件的承载结构形成方法以及半导体元件的容置结构的修补方法。
背景技术
近来显示技术的进步突飞猛进,对显示器的画质要求也越来越高,而目前的显示器为以发光二极管(light-emitting diode,LED)显示器和有机发光二极管显示器(organic light-emitting diode,OLED)显示器为主,有机发光二极管显示器的像素虽高,但有机发光二极管的寿命不长;发光二极管显示器像素虽低于有机发光二极管显示器的像素,但发光二极管的寿命较高。因此,近来厂商想将发光二极管的尺寸缩小为微发光二极管(micro light-emitting diode,micro-LED),并将微发光二极管应用于显示器,但是,由于微发光二极管的尺寸为微米等级,势必需要牺牲结构的辅助来进行巨量转移(masstransfer),以将微发光二极管顺利地转移至显示器的电路板,但利用微发光二极管制造的显示器良率始终无法改善。
综观前所述,本发明的发明者思索并设计一种半导体元件的承载结构及其形成方法,以期针对现有技术的缺失加以改善,进而增进产业上的实施利用。
发明内容
基于上述目的,本发明提供一种半导体元件的承载结构及其形成方法,用以解决现有技术中所面临的问题。
基于上述目的,本发明提供一种半导体元件的承载结构,其包括第一基板、第一电极、第二电极、第一孔洞、第三电极以及半导体元件。第一电极和第二电极设置于第一基板上,第一电极和第二电极相对设置。第一孔洞设置于第一电极和第二电极之间。第三电极设置于第一电极和第二电极上,第三电极为环状且具有第二孔洞,第二孔洞暴露第一孔洞。半导体元件设置于第三电极上。
在本发明的实施例中,本发明进一步包括晶体管层,晶体管层设置于第一基板上,晶体管层包括第一晶体管和第二晶体管,第一晶体管设置于第一基板和第一电极之间,第二晶体管设置于第一基板和第二电极之间。
在本发明的实施例中,第三电极具有第一导电区和第二导电区,第一导电区对应第一电极且部分覆盖第一电极,第二导电区对应第二电极且部分覆盖第二电极,第一导电区和第二导电区电性连接半导体元件。
在本发明的实施例中,第一电极和第二电极处于相同膜层。
在本发明的实施例中,半导体元件以第二孔洞为中心的旋转范围为-108度至108度。
在本发明的实施例中,第三电极的截面形状为圆形或多边形。
基于上述目的,本发明提供一种显示面板,其包括第一区以及第二区。第一区包括前述半导体元件的承载结构。第二区包括半导体元件的容置结构,半导体元件的容置结构包括第二基板、第四电极、第五电极、第三孔洞以及初始半导体元件。第四电极设置于第二基板上。第五电极设置于第二基板上,第四电极和第五电极相对设置。第三孔洞设置于第四电极和第五电极之间。初始半导体元件设置于第三孔洞。
在本发明的实施例中,半导体元件的容置结构包括第三晶体管以及第四晶体管,第三晶体管和第四晶体管设置于第二基板上,第三晶体管设置于第二基板和第四电极之间,第四晶体管设置于第二基板和第五电极之间。
在本发明的实施例中,其中第四电极和第五电极设置于相同膜层,第三晶体管和第四晶体管设置于相同膜层。
基于上述目的,本发明提供一种半导体元件的承载结构的形成方法,其包括:(1)分别形成第一电极和第二电极于基板上,第一电极和第二电极相对设置,第一电极和第二电极之间具有第一孔洞。(2)形成第三电极于第一电极和第二电极上,第三电极为环状且具有第二孔洞,第二孔洞暴露第一孔洞。(3)粘着半导体元件于第三电极上。
在本发明的实施例中,于分别形成第一电极和第二电极的步骤前,形成晶体管层于基板上,晶体管层包括第一晶体管、第二晶体管,第一晶体管设置于基板和第一电极之间,第二晶体管设置于基板和第二电极之间。
在本发明的实施例中,于粘着半导体元件后,切割第三电极而使其分为第一导电区和第二导电区,第一导电区对应第一电极且部分覆盖第一电极,第二导电区对应第二电极且部分覆盖第二电极。
在本发明的实施例中,第一电极和第二电极处于相同膜层。
在本发明的实施例中,半导体元件以第二孔洞为中心的旋转范围为-108度至108度。
在本发明的实施例中,若检测第一半导体元件为异常时,剥离第一半导体元件并重新粘着正常的第一半导体元件于第三电极上。
基于上述目的,本发明提供一种半导体元件的容置结构的修补方法,其包括:(1)分别形成第一电极和第二电极于基板上,第一电极和第二电极相对设置,第一电极和第二电极之间具有第一孔洞。(2)设置初始半导体元件于第一孔洞。(3)若检测初始半导体为异常时,剥离初始半导体元件。(4)形成第三电极于第一电极和第二电极上,第三电极为环状且具有第二孔洞,第二孔洞暴露第一孔洞。(5)粘着半导体元件于第三电极上。
在本发明的实施例中,于分别形成第一电极和第二电极的步骤前,形成第一晶体管以及第二晶体管于基板上,第一晶体管设置于基板和第一电极之间,第二晶体管设置于基板和第二电极之间。
在本发明的实施例中,第一电极和第二电极设置于相同膜层,第一晶体管和第二晶体管设置于相同膜层。
在本发明的实施例中,于粘着半导体元件后,切割第三电极而使其分为第一导电区和第二导电区,第一导电区对应第一电极且部分覆盖第一电极,第二导电区对应第二电极且部分覆盖第二电极。
在本发明的实施例中,其中半导体元件以第二孔洞为中心的旋转范围为-108度至108度。
承上所述,本发明的半导体元件的承载结构及其形成方法,利用第三电极的环状设置,使本发明能容忍半导体元件的旋转偏差增大,提高工艺良率。
附图说明
图1为本发明的显示面板的配置图。
图2为本发明的半导体元件的承载结构的配置图。
图3为本发明的半导体元件的容置结构的配置图。
图4为本发明的第三电极的第一实施例的示意图。
图5为本发明的第三电极的第二实施例的示意图。
图6为本发明的半导体元件的承载结构的形成方法的流程图。
图7为本发明的半导体元件的容置结构的修补方法的流程图。
附图标记说明:
10:基板
10A:第一基板
10B:第二基板
21、21A:第一电极
22、22A:第二电极
23:第四电极
24:第五电极
30、30A:第三电极
31、31A:第一导电区
32、32A:第二导电区
41、41A:第一晶体管
42、42A:第二晶体管
43:第三晶体管
44:第四晶体管
AS:半导体元件的容置结构
BS:半导体元件的承载结构
DP:显示面板
DS:显示区
H1、H11、H12:第一孔洞
H2:第二孔洞
NDS:非显示区
OSD:初始半导体元件
R1:第一区
R2:第二区
SD:半导体元件
S11~S15、S21~S27:步骤
具体实施方式
本发明的优点、特征以及达到的技术方法将参照例示性实施例及说明书附图进行更详细地描述而更容易理解,且本发明可以不同形式来实现,故不应被理解仅限于此处所陈述的实施例,相反地,对所属技术领域技术人员而言,所提供的实施例将使本公开更加透彻与全面且完整地传达本发明的范围,且本发明将仅为所附加的权利要求所定义。
应当理解的是,尽管术语“第一”、“第二”等在本发明中可用于描述各种元件、部件、区域、层及/或部分,但是这些元件、部件、区域、层及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层及/或部分与另一个元件、部件、区域、层及/或部分区分开。因此,下文讨论的“第一元件”、“第一部件”、“第一区域”、“第一层”及/或“第一部分”可以被称为“第二元件”、“第二部件”、“第二区域”、“第二层”及/或“第二部分”,而不悖离本发明的构思和启示。
另外,术语“包括”及/或“包含”指所述特征、区域、整体、步骤、操作、元件及/或部件的存在,但不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件及/或其组合的存在或添加。
除非另有定义,本发明所使用的所有术语(包括技术和科学术语)具有与本发明所属技术领域的普通技术人员通常理解的相同含义。将进一步理解的是,诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的定义,并且将不被解释为理想化或过度正式的意义,除非本文中明确地这样定义。
请参阅图1,其为本发明的显示面板的配置图。如图1所示,本发明的显示面板DP,其包括显示区DS和非显示区NDS,非显示区NDS环绕于显示区DS。显示区DS则包括第一区R1和第二区R2,第一区R1包括半导体元件的承载结构BS,第二区R2包括半导体元件的容置结构AS。
请参阅图2,其为本发明的半导体元件的承载结构的配置图。如图1所示,本发明的半导体元件的承载结构BS,其包括第一基板10A、第一电极21、第二电极22、第一孔洞H1、第三电极30以及半导体元件SD。第一电极21和第二电极22设置于第一基板10A上,第一电极21和第二电极22相对设置。第一孔洞H1设置于第一电极21和第二电极22之间。第三电极30设置于第一电极21和第二电极22上,第三电极30为环状且具有第二孔洞H2(如图4和图5所示),第二孔洞H2暴露第一孔洞H1。半导体元件SD设置于第三电极30上。
本发明的半导体元件的承载结构BS进一步包括晶体管层,晶体管层包括第一晶体管41和第二晶体管42,第一晶体管41和第二晶体管42设置于第一基板10A上,第一晶体管41设置于第一基板10A和第一电极21之间,第二晶体管42设置于第一基板10A和第二电极22之间,第一孔洞H1也位于第一晶体管41和第二晶体管42之间。其中,第一电极21和第二电极22位于相同膜层,第一晶体管41和第二晶体管42也位于相同膜层。
请参阅图3,其为本发明的半导体元件的容置结构的配置图。如图3所示,本发明的半导体元件的容置结构AS,其包括第二基板10B、第三晶体管43和第四晶体管44、第四电极23、第五电极24、第三孔洞H3以及初始半导体元件OSD。第三晶体管43和第四晶体管44设置于第二基板10B上,第四电极23设置于第三晶体管43上且从第三晶体管43的表面延伸至第三晶体管43和第二基板10B的交界处,第五电极24设置于第四晶体管44上;亦即,第三晶体管43设置于第二基板10B和第四电极23之间,第四晶体管44设置于第二基板10B和第五电极24之间。第三孔洞H3设置于第三晶体管43和第四晶体管44之间,第三孔洞H3也设置于第四电极23和第五电极24之间。初始半导体元件OSD设置于第三孔洞H3。其中,第四电极23和第五电极24设置于相同膜层,第三晶体管43和第四晶体管44设置于相同膜层。
其中,第一基板10A和第二基板10B例如可包括玻璃基板、石英基板、聚合物树脂所形成的基板或例如聚亚酰胺的柔性材料形成的柔性基板。聚合物树脂的材料可包括聚醚砜(polyethersulfone,PES)、聚丙烯酸酯(polyacrylate,PA)、聚芳酯(polyarylate,PAT)、聚醚酰亚胺(polyetherimide,PEI)、聚2,6萘二甲酸乙二酯(polyethylene naphthalate,PEN)、聚对酞酸乙二酯(polyethylene terephthalate,PET)、聚苯硫(polyphenylenesulfide,PPS)、聚芳基酸酯(polyallylate)、聚亚酰胺(polyimide,PI)、聚碳酸酯(polycarbonate,PC)、纤维素三乙酸酯(cellulose triacetate,CAT或TAC)、醋酸丙酸纤维素(cellulose acetate propionate,CAP)或其组合物,第一基板10A和第二基板10B可为相同或相异材料的基板。第一电极21、第二电极22、第三电极30、第四电极23以及第五电极24的材料例如可包括铟(In)、锡(Sn)、铝(Al)、金(Au)、铂(Pt)、铟(In)、锌(Zn)、锗(Ge)、银(Ag)、铅(Pb)、钯(Pd)、铜(Cu)、铍化金(AuBe)、铍化锗(BeGe)、镍(Ni)、锡化铅(PbSn)、铬(Cr)、锌化金(AuZn)、钛(Ti)、钨(W)以及钨化钛(TiW)等所组成材料中至少一种。第一晶体管41、第二晶体管42、第三晶体管43以及第四晶体管44可包括薄膜晶体管(thin filmtransistor,TFT)、底栅极式(bottom-gate)晶体管、顶栅极式(top-gate)晶体管或立体式的晶体管(vertical TFT)。半导体元件SD和初始半导体元件OSD例如可以是水平式发光二极管、覆晶式发光二极管、垂直式发光二极管或其他电子元件,而未局限于本发明所列举的范围。
请参阅图4和图5,其为本发明的第三电极的第一实施例的示意图和本发明的第三电极的第二实施例的示意图。如图4所示,第三电极30为圆形环状并具有第二孔洞H2,第二孔洞H2的截面形状也为圆形,半导体元件SD的设置于第三电极30上。根据半导体元件SD的设置位置,划分第一导电区31和第二导电区32,第一导电区31对应第一电极21且部分覆盖第一电极21,第二导电区32对应第二电极22且部分覆盖第二电极22;半导体元件SD以第二孔洞H2为中心的旋转范围为-105度至105度,本发明能容忍半导体元件SD的旋转偏差,进而提高工艺良率。
如图5所示,第三电极30为方形环状并具有第二孔洞H2,第二孔洞H2的截面形状也为方形,半导体元件SD的设置于第三电极30上。同样地,根据半导体元件SD的设置位置,划分第一导电区31和第二导电区32,第一导电区31对应第一电极21且部分覆盖第一电极21,第二导电区32对应第二电极22且部分覆盖第二电极22;半导体元件SD以第二孔洞H2为中心的旋转范围为-108度至108度,本发明能容忍半导体元件SD的旋转偏差,进而提高工艺良率。
其中,根据半导体元件SD的所需,第三电极30的截面形状可为圆形或多边形,而未局限于本发明所列举的范围。在一实施例中,第一导电区31和第一电极21的极性为正极,第二导电区32和第二电极22的极性为负极;在另一实施例中,第一导电区31和第一电极21的极性为负极,第二导电区32和第二电极22的极性为正极。
请参阅图6,其为本发明的半导体元件的承载结构的形成方法的流程图。如图6所示,并搭配图1和图4所示说明本发明的半导体元件的承载结构的形成方法如下:S11步骤:形成第一晶体管41和第二晶体管42于基板10上,第一孔洞H11位于第一晶体管41和第二晶体管42之间,第一晶体管41和第二晶体管42相对设置。
S12步骤:分别形成第一电极21和第二电极22于第一晶体管41上和第二晶体管42上,第一孔洞H11也位于第一电极21和第二电极22之间。
S13步骤:形成第三电极30于第一电极21和第二电极22上,第三电极30为环状且具有第二孔洞(如图4所示),第二孔洞暴露第一孔洞H11。
S14步骤:粘着半导体元件SD于第三电极30上。
S15步骤:根据半导体元件SD的设置位置,切割第三电极30而使其分为第一导电区31和第二导电区32,第一导电区31对应第一电极21且部分覆盖第一电极21,第二导电区32对应第二电极22且部分覆盖第二电极22。
若检测半导体元件SD为异常时,剥离半导体元件SD并重新粘着正常的半导体元件SD于第三电极30上。其中,剥离半导体元件SD的方法可例如利用激光剥离或湿式剥离。
请参阅图7,其为本发明的半导体元件的容置结构的修补方法的流程图。如图7所示,说明本发明的半导体元件的容置结构的修补方法如下:S21步骤:分别形成第一晶体管41A和第二晶体管42A于基板10上,第一孔洞H12位于第一晶体管41A和第二晶体管42A之间,第一晶体管41A和第二晶体管42A相对设置。其中,第一晶体管41A和第二晶体管42A设置于相同膜层。
S22步骤:形成第一电极21A于第一晶体管41A上,第一电极21A从第一晶体管41A的表面延伸至第一晶体管41A和基板10的交界处。
S23步骤:设置初始半导体元件OSD于第一孔洞H12,形成第二电极22A于第二晶体管42A上,而第一电极21A和第二电极22A分别电性接触初始半导体元件OSD的正极和负极。其中,第一电极21A和第二电极22A设置于相同膜层。
S24步骤:若检测初始半导体OSD为异常时,剥离初始半导体元件OSD。
S25步骤:形成第三电极30A于第一电极21A和第二电极22A上,第三电极30A为环状且具有第二孔洞(如图4所示),第二孔洞暴露第一孔洞H12。
S26步骤:重新粘着正常的半导体元件SD于第三电极30A上。
S27步骤:切割第三电极30A而使其分为第一导电区31A和第二导电区32A,第一导电区31A对应第一电极21A且部分覆盖第一电极21A,第二导电区32A对应第二电极22A且部分覆盖第二电极22A。
承上所述,本发明的半导体元件的承载结构及其形成方法,利用第三电极30的环状设置,使本发明能容忍半导体元件SD的旋转偏差增大,提高工艺良率。

Claims (20)

1.一种半导体元件的承载结构,其包括:
一第一基板;
一第一电极,设置于该第一基板上;
一第二电极,设置于该第一基板上,该第一电极和该第二电极相对设置;
一第一孔洞,设置于该第一电极和该第二电极之间;
一第三电极,设置于该第一电极和该第二电极上,该第三电极为环状且具有一第二孔洞,该第二孔洞暴露该第一孔洞;以及
一半导体元件,设置于该第三电极上。
2.如权利要求1所述的半导体元件的承载结构,进一步包括一晶体管层,设置于该第一基板上,该晶体管层包括一第一晶体管和一第二晶体管,该第一晶体管设置于该第一基板和该第一电极之间,该第二晶体管设置于该第一基板和该第二电极之间。
3.如权利要求1所述的半导体元件的承载结构,该第三电极具有一第一导电区和一第二导电区,该第一导电区对应该第一电极且部分覆盖该第一电极,该第二导电区对应该第二电极且部分覆盖该第二电极,该第一导电区和该第二导电区电性连接该半导体元件。
4.如权利要求1所述的半导体元件的承载结构,其中该第一电极和该第二电极设置于相同膜层。
5.如权利要求1所述的半导体元件的承载结构,其中该半导体元件以该第二孔洞为中心的旋转范围为-108度至108度。
6.如权利要求1所述的半导体元件的承载结构,其中该第三电极的截面形状为圆形或多边形。
7.一种显示面板,其包括:
一第一区,其包括如权利要求1至权利要求6所述的半导体元件的承载结构;以及
一第二区,其包括一半导体元件的容置结构,该半导体元件的容置结构包括:
一第二基板;
一第四电极,设置于该第二基板上;
一第五电极,设置于该第二基板上,该第四电极和该第五电极相对设置;
一第三孔洞,该第三孔洞设置于该第四电极和该第五电极之间;以及
一初始半导体元件,设置于该第三孔洞。
8.如权利要求7所述的显示面板,其中该半导体元件的容置结构包括一第三晶体管以及一第四晶体管,该第三晶体管和该第四晶体管设置于该第二基板上,该第三晶体管设置于该第二基板和该第四电极之间,该第四晶体管设置于该第二基板和该第五电极之间。
9.如权利要求8所述的显示面板,其中该第四电极和该第五电极设置于相同膜层,该第三晶体管和该第四晶体管设置于相同膜层。
10.一种半导体元件的承载结构的形成方法,其包括:
分别形成一第一电极和一第二电极于一基板上,该第一电极和该第二电极相对设置,该第一电极和该第二电极之间具有一第一孔洞;
形成一第三电极于该第一电极和该第二电极上,该第三电极为环状且具有一第二孔洞,该第二孔洞暴露该第一孔洞;以及
粘着一半导体元件于该第三电极上。
11.如权利要求10所述的半导体元件的承载结构的形成方法,于分别形成该第一电极和该第二电极的步骤前,形成一晶体管层于该基板上,该晶体管层包括一第一晶体管、一第二晶体管,该第一晶体管设置于该基板和该第一电极之间,该第二晶体管设置于该基板和该第二电极之间。
12.如权利要求10所述的半导体元件的承载结构的形成方法,于粘着该半导体元件后,切割该第三电极而使其分为一第一导电区和一第二导电区,该第一导电区对应该第一电极且部分覆盖该第一电极,该第二导电区对应该第二电极且部分覆盖该第二电极。
13.如权利要求10所述的半导体元件的承载结构的形成方法,其中该第一电极和该第二电极处于相同膜层。
14.如权利要求10所述的半导体元件的承载结构的形成方法,其中该半导体元件以该第二孔洞为中心的旋转范围为-108度至108度。
15.如权利要求10所述的半导体元件的承载结构的形成方法,若检测该半导体元件为异常时,剥离该半导体元件并重新粘着正常的该半导体元件于该第三电极上。
16.一种半导体元件的容置结构的修补方法,其包括:
分别形成一第一电极和一第二电极于一基板上,该第一电极和该第二电极相对设置,该第一电极和该第二电极之间具有一第一孔洞;
设置一初始半导体元件于该第一孔洞;
若检测该初始半导体为异常时,剥离该初始半导体元件;
形成一第三电极于该第一电极和该第二电极上,该第三电极为环状且具有一第二孔洞,该第二孔洞暴露该第一孔洞;以及
粘着一半导体元件于该第三电极上。
17.如权利要求16所述的半导体元件的容置结构的修补方法,于分别形成该第一电极和该第二电极的步骤前,形成一第一晶体管以及一第二晶体管于该基板上,该第一晶体管设置于该基板和该第一电极之间,该第二晶体管设置于该基板和该第二电极之间。
18.如权利要求17所述的半导体元件的容置结构的修补方法,其中该第一电极和该第二电极设置于相同膜层,该第一晶体管和该第二晶体管设置于相同膜层。
19.如权利要求16所述的半导体元件的容置结构的修补方法,于粘着该半导体元件后,切割该第三电极而使其分为一第一导电区和一第二导电区,该第一导电区对应该第一电极且部分覆盖该第一电极,该第二导电区对应该第二电极且部分覆盖该第二电极。
20.如权利要求16所述的半导体元件的容置结构的修补方法,其中该半导体元件以该第二孔洞为中心的旋转范围为-108度至108度。
CN202110474632.1A 2020-12-11 2021-04-29 半导体元件的承载结构、形成方法、修补方法及显示面板 Active CN113193095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109143856A TWI752755B (zh) 2020-12-11 2020-12-11 半導體元件的承載結構、顯示面板、半導體元件的承載結構形成方法以及半導體元件之容置結構的修補方法
TW109143856 2020-12-11

Publications (2)

Publication Number Publication Date
CN113193095A CN113193095A (zh) 2021-07-30
CN113193095B true CN113193095B (zh) 2023-06-16

Family

ID=76980486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110474632.1A Active CN113193095B (zh) 2020-12-11 2021-04-29 半导体元件的承载结构、形成方法、修补方法及显示面板

Country Status (2)

Country Link
CN (1) CN113193095B (zh)
TW (1) TWI752755B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118915A (zh) * 2007-08-08 2008-02-06 友达光电股份有限公司 光感测元件及其制作方法
JP2011124562A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
CN111446343A (zh) * 2019-04-03 2020-07-24 厦门市三安光电科技有限公司 一种半导体发光器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
TWI720053B (zh) * 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法
US10497845B2 (en) * 2017-03-27 2019-12-03 Seoul Semiconductor Co., Ltd. Display apparatus and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118915A (zh) * 2007-08-08 2008-02-06 友达光电股份有限公司 光感测元件及其制作方法
JP2011124562A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 非線形素子、該非線形素子を有する表示装置および該表示装置を有する電子機器
CN111446343A (zh) * 2019-04-03 2020-07-24 厦门市三安光电科技有限公司 一种半导体发光器件

Also Published As

Publication number Publication date
CN113193095A (zh) 2021-07-30
TWI752755B (zh) 2022-01-11
TW202223516A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
KR102341625B1 (ko) 마이크로 발광다이오드 디스플레이 패널 및 그 제조방법
CN113314514B (zh) 显示装置
CN106169494B (zh) 有机发光显示设备及其制造方法
CN102456712B (zh) 制造柔性显示器的方法
US10254573B2 (en) Flexible display device and method for manufacturing thereof
US10788693B2 (en) Flexible display device and method for manufacturing thereof
US10411046B2 (en) Thin film transistor array substrate and fabricating method thereof
US10374028B1 (en) Display apparatus
US11594587B2 (en) Display device
CN110021234B (zh) 一种阵列基板及其制作方法、柔性显示面板
US11107800B2 (en) Display device
US11063108B2 (en) Organic light emitting diode array substrate and electronic device
US20090195150A1 (en) Reflective liquid crystal display, top-emitting oled display and fabrication method thereof
US20210384176A1 (en) Micro light-emitting diode display device and method for fabricating same
US9666613B2 (en) Display substrate comprising a plurality of conductive patterns
US11844238B2 (en) Display device
CN113193095B (zh) 半导体元件的承载结构、形成方法、修补方法及显示面板
KR102600926B1 (ko) 반도체 칩, 표시패널 및 전자장치
US20230060979A1 (en) Array substrate and preparation method therefor, and display apparatus
US11177341B2 (en) Display device
US8669558B2 (en) Pixel structure and electrical bridging structure
US10999931B2 (en) Manufacturing method of a display device
US20240250216A1 (en) Light emitting device and display apparatus including the same
US11715715B2 (en) Metal bump structure and manufacturing method thereof and driving substrate
US20220392966A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant