CN113177018B - 一种使用双槽cpu的服务器 - Google Patents

一种使用双槽cpu的服务器 Download PDF

Info

Publication number
CN113177018B
CN113177018B CN202110449133.7A CN202110449133A CN113177018B CN 113177018 B CN113177018 B CN 113177018B CN 202110449133 A CN202110449133 A CN 202110449133A CN 113177018 B CN113177018 B CN 113177018B
Authority
CN
China
Prior art keywords
pcie
pinboard
slot
channels
dual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110449133.7A
Other languages
English (en)
Other versions
CN113177018A (zh
Inventor
于泉泉
王焕超
付水论
叶明洋
刘闻禹
闫玉婕
韩煦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110449133.7A priority Critical patent/CN113177018B/zh
Publication of CN113177018A publication Critical patent/CN113177018A/zh
Application granted granted Critical
Publication of CN113177018B publication Critical patent/CN113177018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种使用双槽CPU的服务器，包括：多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板。本发明能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。

Description

一种使用双槽CPU的服务器
技术领域
本发明涉及计算机领域，更具体地，特别是指一种使用双槽CPU的服务器。
背景技术
随着数据的指数级增长，企业和云提供商要求服务器和计算资源具有更高的性能，以便对大量数据进行实时分析。支持Multi-Host(多主机)技术的智能网卡能够实现性能的提升。例如智能网卡的PCIE(快速***组件互连拓展)接口如果是两个x8槽位，且这两个x8分别来自不同的CPU(中央处理器)，这使得它能够在多个CPU处理器的内核间平衡网络通信的性能，并且减少开销。
现有技术中，数据中心服务器常用的配置是一个Multi-Socket(多槽CPU)主板和一个高速网卡。智能网卡一般采用PCIE x16槽位，Socket Direct(直接套接拓扑)的服务器拓扑实现服务器中的每个CPU到网络的直接访问，从而提高了Dual-Socket(双槽CPU)服务器的性能。但现有技术的问题是：
(1)方案呆板，适配不灵活。Dual-Socket有2个CPU，每个CPU都有多个PCIE x16槽位，每个x16槽位理论上又可以出2个x8槽位，可能会衍生出几十种分配组合。上行PCIE x8没法根据设计需要灵活配置，只能在设计之初固定好用哪两个x8槽位，后期无法改动。如果可以通过线缆实现不同x8槽位的选通会灵活一些，但是随之而来的是线缆种类成倍增加和走线难题。
(2)维护困难。在已有的方案基础上，如果可以通过线缆调整到其他方案，需要维护人员停机、重新配置接线。
(3)配置资源浪费。Multi-Host的智能网卡占用了x16的PCIE槽位，如果不支持Multi-Host的其它x16外插设备接入进来，也有可能导致外插设备工作异常。如果弃用该槽位，无疑是一种大的配置浪费。当该服务器中需要支持多个智能网卡时，这种配置浪费会进一步加剧。
(4)串行通路可靠性低。如果关键领域服务器搭配一张智能网卡，当某x8链路异常时，整个链路都没法继续使用，提高整机更换概率。
针对现有技术中Socket Direct服务器适配死板、维护困难、资源浪费、鲁棒性低的问题，目前尚无有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种使用双槽CPU的服务器和使用双槽CPU的服务器，能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。
基于上述目的，本发明实施例的第一方面提供了一种使用双槽CPU的服务器，包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板。
在一些实施方式中，多个双槽CPU之间通过处理器间通信总线相互连接。
在一些实施方式中，PCIE切换器还通过两个PCIE x8通道连接到另一服务器。
在一些实施方式中，基板管理控制器通过I2C总线和/或GPIO总线连接到PCIE切换器和第一PCIE插接板。
在一些实施方式中，基板管理控制器配置为若从第一PCIE插接板接收到已插接第一智能网卡的在位信号，确认所述第一智能网卡在位，其中第一智能网卡兼容直接套接拓扑。
在一些实施方式中，PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第一固件配置以使得PCIE切换器的固件控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板。
本发明实施例的第二方面提供了一种使用双槽CPU的服务器，包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
第二智能网卡，通过两个PCIE x8通道连接到第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器、第一PCIE插接板和第二PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡和第二智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板和第二PCIE插接板。
在一些实施方式中，基板管理控制器配置为若从第二PCIE插接板接收到已插接第二智能网卡的在位信号，确认所述第二智能网卡在位，其中第二智能网卡兼容直接套接拓扑；PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第一固件配置以使得PCIE切换器的固件控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第二PCIE插接板。
本发明实施例的第三方面提供了一种使用双槽CPU的服务器，包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
第二外部设备，通过一个PCIE x16通道连接到第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器、第一PCIE插接板和第二PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡和第二外部设备在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板，同时控制PCIE切换器将来自同一个双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到第二PCIE插接板。
在一些实施方式中，基板管理控制器配置为若从第二PCIE插接板接收到已插接第二外部设备的在位信号，确认所述第二外部设备在位，其中第二外部设备不兼容直接套接拓扑；PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第二固件配置以使得PCIE切换器的固件控制PCIE切换器将来自同一个双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到第二PCIE插接板。
本发明具有以下有益技术效果：本发明实施例提供的使用双槽CPU的服务器，通过使用多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板的技术方案，能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的使用双槽CPU的服务器一个实施例的电路原理图；
图2为本发明提供的使用双槽CPU的服务器另一实施例的电路原理图；
图3为本发明提供的使用双槽CPU的服务器又一实施例的电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费的使用双槽CPU的服务器的一个实施例。图1示出的是本发明提供的使用双槽CPU的服务器的电路原理图。
所述的使用双槽CPU的服务器如图1所示包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板。
在一些实施方式中，多个双槽CPU之间通过处理器间通信总线相互连接。
在一些实施方式中，PCIE切换器还通过两个PCIE x8通道连接到另一服务器。
在一些实施方式中，基板管理控制器通过I2C总线和/或GPIO总线连接到PCIE切换器和第一PCIE插接板。
在一些实施方式中，基板管理控制器检测到第一智能网卡在位包括：基板管理控制器配置为若从第一PCIE插接板接收到已插接第一智能网卡的在位信号，确认所述第一智能网卡在位，其中第一智能网卡兼容直接套接拓扑。
在一些实施方式中，基板管理控制器控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板包括：PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第一固件配置以使得PCIE切换器的固件控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板。
下面根据图1所示的具体实施例进一步阐述本发明的具体实施方式。
智能网卡的核心是通过FPGA(现场可编程门阵列)协助CPU处理网络负载，编程网络接口功能。智能网卡通过FPGA本地化编程可以支持数据面和控制面功能定制，协助CPU处理网络负载。智能网卡通常包含多个端口和内部交换机，快速转发数据并基于网络数据包、应用程序套接字等智能映射到相关应用程序，同时还检测和管理网络流量。
智能网卡也能够提升应用程序和虚拟化性能，实现软件定义网络(SDN)和网络功能虚拟化(NFV)的诸多优势，将网络虚拟化、负载均衡和其他低级功能从服务器CPU中移除，确保为应用提供最大的处理能力。与此同时，智能网卡还能够提供分布式计算资源，使得用户可以开发自己的软件或提供接入服务，从而加速特定应用程序。
对于智能网卡而言，在传统的Dual-Socket服务器中，通常只连接到其中本地CPU的PCIE插槽。如果远程CPU需要访问网络，则必须穿过处理器间通信总线，进入本地CPU后再到达智能网卡，然后继续再访问外部网络。当数据密集型应用程序在不同的CPU上竞争访问单个网络设备时，这种拓扑可能会出现性能瓶颈。
相反地，Dual-Socket服务器中的远程CPU不再需要通过CPU间的互联总线，可以直接与智能网卡通过PCIE总线互联。这种拓扑下，每个PCIE x8通道都可以直连服务器中的CPU，每个CPU到网络的直接连接意味着互连可以绕过CPU间互联总线和另一CPU，从而优化性能和改进延迟。正是这种Socket Direct拓扑带来了较低的延迟，使得CPU利用率也得到了提高，因为每个CPU只处理自己的流量，而不处理来自另一个CPU的流量，发挥了智能网卡的优势，最大限度地提高数据中心的投资回报。
这种采用Socket Direct拓扑的实现方式，其上行两个PCIE x8分别来自Dual-Socket服务器的两个不同CPU，而Dual-Socket服务器的每个CPU会有多个PCIE槽位。这就需要开发人员在设计之初就预留好来自不同CPU的PCIE x8线路给到同一张PCIE插接板。预留的方式可以通过固定的PCIE槽位经过主板走线到PCIE插接板，或者选择预留某些PCIE槽位到连接器，然后连接线缆来到PCIE插接板。智能网卡通过PCIE金手指接到PCIE插接板上，从而实现与不同CPU的两路PCIE x8槽位的交互。PCIE插接板仅是一个结构上的转接卡，它可以直接或者通过线缆与服务器主板相连，将PCIE信号通过PCIE x16槽位传递给智能网卡。如果智能网卡上行支持线缆接入PCIE，形式上它也可以被线缆代替。
还有一种带Adapter(适配器)的Dual-Socket服务器的Socket Direct***方案。其采用Socket Direct拓扑的实现方式，上行两个PCIE x8分别来自Dual-Socket服务器的两个不同CPU。其中一个CPU直接与PCIE插接板互联，另一个CPU通过直连CPU适配卡(SocketDirect Adapter)与PCIE插接板的另一路PCIE x8接口连接。智能网卡通过PCIE金手指接到PCIE插接板上，从而实现与不同CPU的两路PCIE x8槽位的交互。由于采用直连CPU适配卡可以占用服务器上一个通用的PCIE槽位，大大提高了该拓扑的兼容性。直连CPU适配卡拥有一个NIC(智能网卡)，上行通过PCIE x8槽位与CPU连接，下行通过连接器、线缆与智能网卡连接，可以作为CPU与智能网卡之间的信号桥接。它可以给Multi-Socket服务器带来的一个关键好处是消除了通过多CPU的内部总线的网络通信量，从而显著减少了CPU开销和延迟。
然而，上述两方案存在以下问题：
(1)方案呆板，适配不灵活。Dual-Socket有2个CPU，每个CPU都有多个PCIE x16槽位，每个x16槽位理论上又可以出2个x8槽位，可能会衍生出几十种分配组合。上行PCIE x8没法根据设计需要灵活配置，只能在设计之初固定好用哪两个x8槽位，后期无法改动。如果可以通过线缆实现不同x8槽位的选通会灵活一些，但是随之而来的是线缆种类成倍增加和走线难题。
(2)维护困难。在已有的方案基础上，如果可以通过线缆调整到其他方案，需要维护人员停机、重新配置接线。
(3)配置资源浪费。Multi-Host的智能网卡占用了x16的PCIE槽位，如果不支持Multi-Host的其它x16外插设备接入进来，也有可能导致外插设备工作异常。如果弃用该槽位，无疑是一种大的配置浪费。当该服务器中需要支持多个智能网卡时，这种配置浪费会进一步加剧。
(4)串行通路可靠性低。如果关键领域服务器搭配一张智能网卡，当某x8链路异常时，整个链路都没法继续使用，提高整机更换概率。
相对于此，本发明在Socket Direct拓扑的基础上，进一步提出一种自适应多主智能网卡的服务器拓扑。它可兼容传统和Socket Direct两种拓扑，采用BMC识别智能网卡在位和类型后，运用PCIE Switch(PCIE切换器)灵活切换上下行PCIE通道，从而自适应适配智能网卡的Multi-Host技术，具有方案灵活、维护方便、易于扩展等优点，是性能和投资成本之间的良好选择。
参见图1，本发明实施例采用Socket Direct拓扑的实现方式，上行多个PCIE x8分别来自Dual-Socket服务器的两个CPU(例如每个CPU出2个PCIE x8)。两个PCIE x8接入到PCIE Switch(可以搭配在主板上或者是PCIE外插卡)。PCIE Switch可以根据定义的固件配置，将下行的PCIE灵活配置。例如2个PCIE x8可以来自不同的两个CPU，也可以来自相同的两个CPU。组成PCIE x8x8给到PCIE插接板。如果是Multi-Host智能网卡通过PCIE金手指接到PCIE插接板上，从而实现与不同CPU的两路PCIE x8槽位的交互；如果不支持Multi-Host的外插设备通过PCIE金手指接到另一组PCIE槽位上，也可以实现PCIE x16的交互。根据PCIE Switch上行打开的PCIE通道数量，可以兼容多个Multi-Host智能网卡设备，灵活满足各种服务器拓扑配置所需。该拓扑中，BMC先通过I2C或者GPIO连接到PCIE插接板上，通过识别接入设备的在位和类型来识别是否是满足Multi-Host智能网卡；如果是，BMC通过I2C总线告知PCIE Switch，PCIE Switch配置寄存器识别到下行哪两个x8槽位已经接入了智能网卡，就会加载对应的固件配置，从而自动使能两个不同CPU的2个x8 PCIE连接到该下行链路上。如果需要，PCIE Switch还可以将两个PCIE x8槽位接到另一台服务器的PCIE Switch上，实现更大的跨域的Fabric互联，接入更多CPU或者智能网卡设备。
在工作流程上，BMC先通过I2C或者GPIO连接到PCIE插接板上，通过识别接入设备的在位和类型来识别是否是满足Multi-Host智能网卡BMC读取网卡类型是否为PCIE x8x8；(PCIE协议定义：X16槽位上的B82管脚的电平用于指示当前智能网卡是需要工作在PCIEx8x8，支持Multi-Host；A32/A33管脚用于提供PCIE lane15-8的时钟信号；A50管脚用于提供PCIE lane15-8的复位信号)。如果是，BMC通过I2C总线告知PCIE Switch，PCIE Switch配置寄存器识别到下行哪两个x8槽位已经接入了智能网卡，就会加载对应的固件配置，从而自动使能两个不同CPU的2个x8 PCIE连接到该下行链路上。如果不支持Multi-Host，BMC告知PCIE Switch为非Direct Socket，分配同一个CPU的两个x8槽位给到下行2个x8 PCIE链路上。由此，智能网卡完成PCIE链路初始化。
从上述实施例可以看出，本发明实施例提供的使用双槽CPU的服务器，使用多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板的技术方案，能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。
基于上述目的，本发明实施例的第二个方面，提出了一种提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费的使用双槽CPU的服务器的一个实施例。
所述的使用双槽CPU的服务器如图2所示包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
第二智能网卡，通过两个PCIE x8通道连接到第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器、第一PCIE插接板和第二PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡和第二智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板和第二PCIE插接板。
在一些实施方式中，基板管理控制器检测到第二智能网卡在位包括：基板管理控制器配置为若从第二PCIE插接板接收到已插接第二智能网卡的在位信号，确认所述第二智能网卡在位，其中第二智能网卡兼容直接套接拓扑；基板管理控制器控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第二PCIE插接板包括：PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第一固件配置以使得PCIE切换器的固件控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第二PCIE插接板。
从上述实施例可以看出，本发明实施例提供的使用双槽CPU的服务器，使用多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板的技术方案，能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。
基于上述目的，本发明实施例的第三个方面，提出了一种提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费的使用双槽CPU的服务器的一个实施例。
所述的使用双槽CPU的服务器如图3所示包括：
多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；
第二外部设备，通过一个PCIE x16通道连接到第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到PCIE切换器、第一PCIE插接板和第二PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡和第二外部设备在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板，同时控制PCIE切换器将来自同一个双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到第二PCIE插接板。
在一些实施方式中，基板管理控制器检测到第二外部设备在位包括：基板管理控制器配置为若从第二PCIE插接板接收到已插接第二外部设备的在位信号，确认所述第二外部设备在位，其中第二外部设备不兼容直接套接拓扑；基板管理控制器控制PCIE切换器将来自同一个双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到第二PCIE插接板包括：PCIE切换器中存储有固件，基板管理控制器配置为向PCIE切换器发送第二固件配置以使得PCIE切换器的固件控制PCIE切换器将来自同一个双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到第二PCIE插接板。
从上述实施例可以看出，本发明实施例提供的使用双槽CPU的服务器，使用多个双槽CPU，每个双槽CPU具有至少两个PCIE x8插槽；PCIE切换器，具有多个PCIE x8插槽，PCIE切换器通过不同的PCIE x8通道分别连接到多个双槽CPU的两个PCIE x8插槽；第一PCIE插接板，通过两个PCIE x8通道连接到PCIE切换器；第一智能网卡，通过两个PCIE x8通道连接到第一PCIE插接板，同时通过外部接口连接到外部网络；基板管理控制器，连接到PCIE切换器和第一PCIE插接板，基板管理控制器配置为响应于检测到第一智能网卡在位而控制PCIE切换器将来自两个不同的双槽CPU的PCIE x8通道导通到第一PCIE插接板的技术方案，能够提升Socket Direct拓扑在实际应用中的适配能力和可用性，同时降低维护成本和设备资源浪费。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种使用双槽CPU的服务器，其特征在于，包括：
多个双槽CPU，每个所述双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，所述PCIE切换器通过不同的PCIE x8通道分别连接到多个所述双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到所述PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到所述第一PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到所述PCIE切换器和所述第一PCIE插接板，所述基板管理控制器配置为响应于检测到所述第一智能网卡在位而控制所述PCIE切换器将来自两个不同的所述双槽CPU的PCIE x8通道导通到所述第一PCIE插接板，并由所述第一PCIE插接板与所述智能网卡进行PCIE x16通道的通信。
2.根据权利要求1所述的服务器，其特征在于，多个所述双槽CPU之间通过处理器间通信总线相互连接。
3.根据权利要求1所述的服务器，其特征在于，所述PCIE切换器还通过两个PCIE x8通道连接到另一服务器。
4.根据权利要求1所述的服务器，其特征在于，所述基板管理控制器通过I2C总线和/或GPIO总线连接到所述PCIE切换器和所述第一PCIE插接板。
5.根据权利要求1所述的服务器，其特征在于，所述基板管理控制器配置为若从所述第一PCIE插接板接收到已插接所述第一智能网卡的在位信号，确认所述第一智能网卡在位，其中所述第一智能网卡兼容直接套接拓扑。
6.根据权利要求5所述的服务器，其特征在于，所述PCIE切换器中存储有固件，所述基板管理控制器配置为向所述PCIE切换器发送第一固件配置以使得所述PCIE切换器的所述固件控制所述PCIE切换器将来自两个不同的所述双槽CPU的PCIE x8通道导通到所述第一PCIE插接板。
7.一种使用双槽CPU的服务器，其特征在于，包括：
多个双槽CPU，每个所述双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，所述PCIE切换器通过不同的PCIE x8通道分别连接到多个所述双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到所述PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到所述PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到所述第一PCIE插接板，同时通过外部接口连接到外部网络；
第二智能网卡，通过两个PCIE x8通道连接到所述第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到所述PCIE切换器、所述第一PCIE插接板和所述第二PCIE插接板，所述基板管理控制器配置为响应于检测到所述第一智能网卡和所述第二智能网卡在位而控制所述PCIE切换器将来自两个不同的所述双槽CPU的PCIE x8通道导通到所述第一PCIE插接板和所述第二PCIE插接板，并由所述第一PCIE插接板与所述第一智能网卡进行PCIE x16通道的通信，由所述第二PCIE插接板与所述第二智能网卡进行PCIE x16通道的通信。
8.根据权利要求7所述的服务器，其特征在于，所述基板管理控制器配置为若从所述第二PCIE插接板接收到已插接所述第二智能网卡的在位信号，确认所述第二智能网卡在位，其中所述第二智能网卡兼容直接套接拓扑；所述PCIE切换器中存储有固件，所述基板管理控制器配置为向所述PCIE切换器发送第一固件配置以使得所述PCIE切换器的所述固件控制所述PCIE切换器将来自两个不同的所述双槽CPU的PCIE x8通道导通到所述第二PCIE插接板。
9.一种使用双槽CPU的服务器，其特征在于，包括：
多个双槽CPU，每个所述双槽CPU具有至少两个PCIE x8插槽；
PCIE切换器，具有多个PCIE x8插槽，所述PCIE切换器通过不同的PCIE x8通道分别连接到多个所述双槽CPU的两个PCIE x8插槽；
第一PCIE插接板，通过两个PCIE x8通道连接到所述PCIE切换器；
第二PCIE插接板，通过两个PCIE x8通道连接到所述PCIE切换器；
第一智能网卡，通过两个PCIE x8通道连接到所述第一PCIE插接板，同时通过外部接口连接到外部网络；
第二外部设备，通过一个PCIE x16通道连接到所述第二PCIE插接板，同时通过外部接口连接到外部网络；
基板管理控制器，连接到所述PCIE切换器、所述第一PCIE插接板和所述第二PCIE插接板，所述基板管理控制器配置为响应于检测到所述第一智能网卡和所述第二外部设备在位而控制所述PCIE切换器将来自两个不同的所述双槽CPU的PCIE x8通道导通到所述第一PCIE插接板，同时控制所述PCIE切换器将来自同一个所述双槽CPU的两个PCIE x8通道合并作为一个PCIE x16通道导通到所述第二PCIE插接板，并由所述第一PCIE插接板与所述第一智能网卡进行PCIE x16通道的通信，由所述第二PCIE插接板与所述第二外部设备进行PCIEx16通道的通信。
10.根据权利要求9所述的服务器，其特征在于，所述基板管理控制器配置为若从所述第二PCIE插接板接收到已插接所述第二外部设备的在位信号，确认所述第二外部设备在位，其中所述第二外部设备不兼容直接套接拓扑；所述PCIE切换器中存储有固件，所述基板管理控制器配置为向所述PCIE切换器发送第二固件配置以使得所述PCIE切换器的所述固件控制所述PCIE切换器将来自同一个所述双槽CPU的两个PCIE x8通道合并作为一个PCIEx16通道导通到所述第二PCIE插接板。
CN202110449133.7A 2021-04-25 2021-04-25 一种使用双槽cpu的服务器 Active CN113177018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110449133.7A CN113177018B (zh) 2021-04-25 2021-04-25 一种使用双槽cpu的服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110449133.7A CN113177018B (zh) 2021-04-25 2021-04-25 一种使用双槽cpu的服务器

Publications (2)

Publication Number Publication Date
CN113177018A CN113177018A (zh) 2021-07-27
CN113177018B true CN113177018B (zh) 2023-03-28

Family

ID=76925600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110449133.7A Active CN113177018B (zh) 2021-04-25 2021-04-25 一种使用双槽cpu的服务器

Country Status (1)

Country Link
CN (1) CN113177018B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023044725A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Methods and apparatus for runtime recovery of processor links
CN113886317B (zh) * 2021-09-28 2023-07-18 苏州浪潮智能科技有限公司 一种bmc适配多平台cpu的方法、装置及存储介质
CN116737641B (zh) * 2023-06-26 2024-07-09 合芯科技有限公司 连接装置、四路服务器、四路服务器的初始化方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110046129A (zh) * 2019-04-17 2019-07-23 山东超越数控电子股份有限公司 一种基于龙芯3b3000处理器的双路服务器主板
CN110515723A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种双路服务器及其cpu负载均衡***

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520768B (zh) * 2011-12-29 2014-11-26 曙光信息产业股份有限公司 一种刀片服务器主板及***
CN102708034B (zh) * 2012-05-14 2015-04-15 江苏中科梦兰电子科技有限公司 基于带串口功能cpu的计算机远程及本地监控***
US9280504B2 (en) * 2012-08-24 2016-03-08 Intel Corporation Methods and apparatus for sharing a network interface controller
CN204009695U (zh) * 2014-08-21 2014-12-10 刘文君 一种拥有高性能芯片组的龙芯服务器主板
CN110162502A (zh) * 2019-04-15 2019-08-23 深圳市同泰怡信息技术有限公司 一种基于中央处理器实现多种配置的服务器
CN211628241U (zh) * 2019-10-12 2020-10-02 苏州浪潮智能科技有限公司 一种通过软件切换拓扑的pcie总线结构
CN111258667A (zh) * 2020-02-05 2020-06-09 苏州浪潮智能科技有限公司 一种服务器的自适应配置方法、装置、设备及存储介质
CN111654404B (zh) * 2020-06-28 2022-07-12 新华三信息技术有限公司 一种智能网卡的管控方法和装置
CN112134713A (zh) * 2020-08-26 2020-12-25 苏州浪潮智能科技有限公司 一种智能网卡与服务器连接方法及装置
CN112181888A (zh) * 2020-08-28 2021-01-05 苏州浪潮智能科技有限公司 一种cpu拓扑装置、电子设备及拓扑切换方法
CN112181125A (zh) * 2020-08-28 2021-01-05 苏州浪潮智能科技有限公司 一种基于服务器的数据处理方法、装置及服务器
CN112306952A (zh) * 2020-11-25 2021-02-02 海光信息技术股份有限公司 一种主机板及服务器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110046129A (zh) * 2019-04-17 2019-07-23 山东超越数控电子股份有限公司 一种基于龙芯3b3000处理器的双路服务器主板
CN110515723A (zh) * 2019-08-09 2019-11-29 苏州浪潮智能科技有限公司 一种双路服务器及其cpu负载均衡***

Also Published As

Publication number Publication date
CN113177018A (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
CN113177018B (zh) 一种使用双槽cpu的服务器
CN101198943B (zh) 点到点链路协商方法和装置
JP2510080B2 (ja) 複数プロトコル端末装置を接続するシステム装置および方法
US6735660B1 (en) Sideband signal transmission between host and input/output adapter
US8270295B2 (en) Reassigning virtual lane buffer allocation during initialization to maximize IO performance
CN116501681B (zh) Cxl数据传输板卡及控制数据传输的方法
US8654634B2 (en) Dynamically reassigning virtual lane resources
CN101848154B (zh) 基于高级电信计算架构的***
CN102497432B (zh) 一种多路径访问i/o设备的方法、i/o多路径管理器及***
CN113645047B (zh) 一种基于智能网卡的带外管理***和服务器
US11411753B2 (en) Adding network controller sideband interface (NC-SI) sideband and management to a high power consumption device
CN105868133B (zh) 一种用于多结点主板的串口远程集中管理方法
US9871749B2 (en) Switch assembly
CN104899170A (zh) 分布式智能平台管理总线ipmb连接方法及atca机框
CN112286857A (zh) 一种支持多背板级联的服务器i2c总线分配方法与***
CN104615572A (zh) 热插拔处理***及方法
CN114780472A (zh) 一种主机与PCIe设备解耦方法、装置、设备及存储介质
CN112202600B (zh) 一种多节点单主机与多主机通信自动切换装置及方法
CN112148663A (zh) 一种数据交换芯片及服务器
US20050038949A1 (en) Apparatus for enabling distributed processing across a plurality of circuit cards
CN112612741B (zh) 一种多路服务器
CN211349344U (zh) 一种主机板及服务器
CN114138354A (zh) 一种支持multihost的板载OCP网卡***及服务器
CN112631979A (zh) 一种自动分配pcie信号的服务器及方法
CN208888804U (zh) 一种多处理器电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant