CN113169547A - 集成电路、电源电路 - Google Patents

Abstract

本发明的集成电路基于被施加来自对交流电压进行整流的整流电路的整流电压的电感器中流过的电感器电流和从所述交流电压产生的输出电压，来对控制所述电感器电流的晶体管进行开关，包括：采样保持电路，在规定的定时对与所述整流电压相对应的电压进行采样并保持；输出电路，基于所述采样保持电路所保持的电压来输出表示用于限制所述电感器电流的极限值的极限电压；以及第一信号输出电路，当所述电感器电流的电流值大于所述极限值时，基于与所述电感器电流相对应的电压和所述极限电压来输出使所述晶体管截止的第一信号。

Description

集成电路、电源电路

技术领域

本发明涉及集成电路及电源电路。

背景技术

在一般的功率因数改善电路中设置有过电流保护电路，该过电流保护电路在电感器电流超过表示过电流的规定值时关断晶体管，保护晶体管不受过电流的影响(例如，专利文献1)。

现有技术文献

专利文献

专利文献1：日本专利特开2009－11147号公报

发明内容

发明所要解决的技术问题

但是，当输入到功率因数改善电路的交流电压急剧增大时，电感器电流也随之增大。此时，电感器电流小于表示过电流的规定值，但有时会大到在晶体管中产生浪涌电压的程度。由于过流保护电路无法防止这种浪涌电压，因此会使晶体管的特性劣化。

本发明是鉴于上述的现有的问题而完成的，其目的是提供一种集成电路，该集成电路能够适当地保护用于控制电感器电流的晶体管。

解决技术问题所采用的技术方案

用于解决上述技术问题的本发明的第一方式是一种集成电路，基于流过电感器的电感器电流和从交流电压产生的输出电压来对控制所述电感器电流的晶体管进行开关，该电感器被施加来自对所述交流电压进行整流的整流电路的整流电压，包括：采样保持电路，该采样保持电路在规定的定时对所述整流电压相对应的电压进行采样并保持；输出电路，该输出电路基于所述采样保持电路所保持的电压，输出表示用于限制所述电感器电流的极限值的极限电压；以及第一信号输出电路，该第一信号输出电路基于与所述电感器电流相对应的电压和所述极限电压，当所述电感器电流的电流值大于所述极限值时输出使所述晶体管截止的第一信号。

本发明的第二方式是一种电源电路，根据规定的交流电压生成输出电压，包括：整流电路，该整流电路对所述规定的交流电压进行整流；电感器，该电感器被施加来自所述整流电路的整流电压；以及集成电路，该集成电路基于流过所述电感器的电感器电流和所述输出电压来驱动用于控制所述电感器电流的晶体管，所述集成电路包括：采样保持电路，该采样保持电路在规定的定时对所述整流电压相对应的电压进行采样并保持；输出电路，该输出电路基于所述采样保持电路所保持的电压来输出表示用于限制所述电感器电流的极限值的极限电压；以及第一信号输出电路，该第一信号输出电路基于与所述电感器电流相对应的电压和所述极限电压,当所述电感器电流的电流值大于所述极限值时输出使所述晶体管截止的第一信号。

发明效果

根据本发明，能提供一种集成电路，该集成电路能够适当地保护用于控制电感器电流的晶体管

附图说明

图1是示出AC-DC转换器10的一例的图。

图2是示出功率因数改善IC25的一例的图。

图3是示出浪涌防止电路79的一例的图。

图4是用于说明功率因数改善IC25的动作的图。

图5是用于说明AC-DC转换器10的动作的图。

图6是示出当交流电压Vac急剧变化时AC-DC转换器10的主要波形的图。

图7是示出当交流电压Vac急剧变化时AC-DC转换器10的主要波形的图。

图8是示出AC-DC转换器15的一例的图。

图9是示出功率因数改善IC310的一例的图。

图10是示出浪涌防止电路400的一例的图。

具体实施方式

相关申请的相互参照

该申请基于2019年6月21日提交的日本专利申请2019-115104要求优先权，并援引其内容。

根据本说明书及附图的记载，至少以下事项变得明确。

＝＝＝＝＝本实施方式＝＝＝＝＝

图1是示出本发明的一个实施方式的AC-DC转换器10的结构的图。AC-DC转换器10是从商用电源的交流电压Vac产生目标电平的输出电压Vout的升压斩波型电源电路。

负载11例如是DC-DC转换器或利用直流电压进行动作的电子设备。

<<<AC-DC转换器10的概要>>>

AC-DC转换器10包括全波整流电路20、电容器21、24、34A、34B、变压器22、二极管23、功率因数改善IC25、NMOS晶体管26和电阻30～33。

全波整流电路20将通过对所施加的规定交流电压Vac进行全波整流后得到的整流电压Vrec施加到电容器21和变压器22的主线圈L1。这里，交流电压Vac例如是100～240V、频率为50～60Hz的电压。

电容器21是用于对整流电压Vrec进行滤波的元件，变压器22具有主线圈L1和磁耦合到主线圈L1的辅助线圈L2。这里，在本实施方式中，辅助线圈L2以辅助线圈L2中产生的电压的极性与在主线圈L1中产生的电压的极性相反的方式卷绕。而且，在辅助线圈L2中产生的电压Vzcd被施加到端子ZCD。

主线圈L1相当于“电感器”，流过主线圈L1的电流是“电感器电流IL”。整流电压Vrec直接施加到主线圈L1，但是可以通过例如电阻(未图示出)等元件施加到主线圈L1。

此外，主线圈L1与二极管23、电容器24和NMOS晶体管26一起构成升压斩波电路。因此，电容器24的充电电压变为直流的输出电压Vout。输出电压Vout例如为400V。

功率因数改善IC25是改善AC-DC转换器10的功率因数并控制NMOS晶体管26的开关以使输出电压Vout的电平成为目标电平(例如400V)的集成电路。具体地说，功率因数改善IC25基于流过主线圈L1的电感器电流IL和输出电压Vout来驱动NMOS晶体管26。

后面会描述功率因数改善IC25的详细情况，在功率因数改善IC25上设置有端子CS、FB、ZCD、COMP和OUT。在功率因数改善IC25上除了上述五个端子CS、FB、ZCD、COMP和OUT之外，还设置有端子，但是为了方便起见，这里进行了省略。

NMOS晶体管26是用于控制AC-DC转换器10提供给负载11的功率的晶体管。另外，在本实施方式中，NMOS晶体管26是MOS(Metal Oxide Semiconductor：金属氧化物半导体器件)晶体管，但不限于此。NMOS晶体管26只要是能够控制功率的晶体管即可,可以是例如双极晶体管。另外，NMOS晶体管26的栅电极采用由来自端子OUT的信号进行驱动的连接。

电阻30、31构成用于对输出电压Vout进行分压的分压电路，并产生NMOS晶体管26进行开关时使用的反馈电压Vfb。在连接电阻30、31的节点处产生的反馈电压Vfb被施加到端子FB。

电阻32是用于检测电感器电流IL的电阻，其一端连接到NMOS晶体管26的源电极，另一端连接到端子CS。在本实施方式中，将输入到端子CS的与电感器电流IL相对应的电压设为电压Vcs。

电压Vcs是从反相放大电路(未示出)施加到端子CS的电压，该反相放大电路例如以接地的NMOS晶体管26的源电极为基准(0V)使电阻32中产生的电压反相放大。在这种情况下，施加到端子CS的电压Vcs随着电感器电流IL的增加而变大。此外，这种正负反转可以在功率因数改善IC25的内部实施。例如，通过在功率因数改善IC25的内部的电源与端子CS之间***分压电阻(未示出)，从而可以将端子CS的电压Vcs电平移位为正电压再使用。

而且，本实施方式的电压Vcs例如由式(1)表示。

Vcs＝A×IL…(1)

式(1)中的“A”是规定的系数，并且是基于电阻32的电阻值、放大率确定的规定值。

详细情况在后文中阐述，电阻33和电容器34A、34B是进行反馈控制的功率因数改善IC25的相位补偿用的元件。电阻33和电容器34A串联设置在端子COMP和接地之间，电容器34B与该电阻33和电容器34A并联设置。

<<<功率因数改善IC25的结构>>>

图2是示出功率因素改善IC25的结构的一例的图。功率因数改善IC25包括驱动信号生成电路50、驱动电路51和比较器52。在图2中，为了方便起见，将端子描绘在与图1不同的位置，然而，连接到各个端子的布线、元件等在图1和图2中是相同的。

<<驱动信号生成电路50>>

驱动信号生成电路50是基于与电感器电流IL相对应的电压Vcs和反馈电压Vfb生成用于对NMOS晶体管26进行导通截止的驱动信号Vq1的电路。驱动信号生成电路50包括零电流检测电路70、延迟电路71、脉冲电路72、导通计时器电路73、或门电路74、78、80、误差放大电路75、振荡电路76、比较器77、浪涌防止电路79和SR触发器81。

零电流检测电路70是基于端子ZCD的电压Vzcd来检测电感器电流IL的电流值是否为表示大约为零的“电流值Ia”(为了方便起见，以下将“大约为零”简称为零)的电路。当本实施方式的零电流检测电路70检测到电感器电流IL的电流值是“零”的“电流值Ia”时，输出高电平(以下称为“H”电平)的信号Vz。此外，零电流检测电路70包括比较器(未示出)，该比较器用于将在电感器电流IL变为“电流值Ia”时的辅助线圈L2的规定电压与电压Vzcd进行比较。

当从零电流检测电路70输出“H”电平的信号Vz时，延迟电路71使其延迟规定时间再输出。

当从延迟电路71输出“H”电平的信号Vz时，脉冲电路72输出H电平的脉冲信号Vp1。

当功率因数改善IC25启动时，或者当交流电压Vac被切断并且没有输出脉冲信号Vp1的情况下，导通计时器电路73输出用于使NMOS晶体管26导通的脉冲信号Vp2。具体地说，当在规定期间内没有输出脉冲信号Vp1时，每隔规定周期输出“H”电平的脉冲信号Vp2。

或门电路74运算并输出脉冲信号Vp1、Vp2的逻辑和。因此，在本实施方式中，脉冲信号Vp1或脉冲信号Vp2作为信号Vp3从或门电路74输出。

误差放大电路75是对施加到端子FB的反馈电压Vfb与规定基准电压Vref0之间的误差进行放大的电路。基准电压Vref0是根据目标电平的输出电压Vout确定的电压。此外，用于相位补偿的电阻33和电容器34A、34B经由端子COMP连接在误差放大电路75的输出和接地之间。这里，将误差放大电路75的输出和端子COMP相连接的节点的电压设为电压Ve。

每当输入来自或门电路74的“H”电平的信号Vp3时，振荡电路76输出振幅逐渐变大的斜波Vr。

比较器77比较电压Ve和斜波Vr的大小，并输出信号Vc1作为比较结果。这里，电压Ve被施加到比较器77的反相输入端子，斜波Vr被施加到比较器77的非反相输入端子。因此，当斜波Vr的电平低于电压Ve的电平时，信号Vc1变为低电平(以下记为“L”电平)，当斜波Vr的电平高于电压Ve的电平时，信号Vc1变为“H”电平。

或门电路78运算并输出信号Vc1和表示过电流产生的“H”电平的信号Voc(后述)的逻辑和。因此，当信号Vc1或信号Voc变为“H”电平时，从或门电路78输出“H”电平的信号Vp4。

浪涌防止电路79例如是用于在交流电压Vac急剧上升时抑制在NMOS晶体管26中伴随电感器电流IL增大而产生浪涌电压的电路。当对应于电感器电流IL的电压Vcs大于基于过去的电感器电流IL确定的极限电压Vlimt时，为了使NMOS晶体管26截止，浪涌防止电路79输出“H”电平的信号Vp5。另外，后面描述浪涌防止电路79的详细情况。

或门电路80运算并输出来自或门电路78的信号Vp4和来自浪涌防止电路79的信号Vp5的逻辑和。因此，当信号Vp4或信号Vp5变为“H”电平时，信号Vp6也变为“H”电平。

信号Vp3被输入到SR触发器81的S输入端，信号Vp6被输入到R输入端。因此，当信号Vp3变为“H”电平时，SR触发器81的Q输出即驱动信号Vq1变为“H”电平。另一方面，当信号Vp6变为“H”电平时，驱动信号Vq1变为“L”电平。

＜＜驱动电路51＞＞

驱动电路51是基于驱动信号Vq1驱动NMOS晶体管26的缓冲电路。具体而言，驱动电路51用与输入的信号相同逻辑电平的信号Vdr来驱动栅极电容等较大的NMOS晶体管26。此外，驱动电路51基于“H”电平的驱动信号Vq1使NMOS晶体管26导通，并且基于“L”电平的驱动信号Vq1来使NMOS晶体管26截止。

<<比较器52>>

比较器52是过电流保护电路，用于通过比较电压Vcs和基准电压Vref1来防止电感器电流IL处于过电流的状态。“过电流”是指电感器电流IL变为“电流值Ib”(例如，主线圈L1和NMOS晶体管26所允许的电流值的90％的电流值)的状态。

因此，在本实施方式中，确定电压Vref1的电平，使得当电感器电流IL超过“电流值Ib”时，电压Vcs大于基准电压Vref1。当电感器电流IL处于过电流状态并且电压Vcs大于基准电压Vref1时，比较器52将电压Voc变为“H”电平。结果，由于驱动信号Vq1变为“L”电平，所以NMOS晶体管26截止。比较器52相当于“第二信号输出电路”，并且“H”电平的电压Voc相当于“第二信号”。

<<<浪涌防止电路79>>>

图3是示出浪涌防止电路79的一例的图。浪涌防止电路79在NMOS晶体管26每次截止时对与电感器电流IL相对应的电压Vcs进行采样，并基于采样结果设定用于限制接下来的采样周期的电感器电流IL的“极限值Lim”。当电感器电流IL大于极限值Lim时，为了使NMOS晶体管26截止，浪涌防止电路79输出“H”电平的信号Vp5。

在本实施方式中，如上所述，电感器电流IL与电压Vcs之间存在式(1)的关系。

Vcs＝A×IL…(1)

因此，在下文中阐述详细情况，浪涌防止电路79根据与电感器电流IL相对应的电压Vcs和表示“极限值Lim”的“极限电压Vlimit”之间的比较结果，检测电感器电流IL是否超过极限值Lim。

浪涌防止电路79包括边沿检测电路100、采样阻止电路101、采样保持电路102、放大电路103、选择电路104和比较器105。

<<边沿检测电路100>>>

边沿检测电路100输出脉冲信号Vs1，用于在NMOS晶体管26截止的定时对与电感器电流IL相对应的电压Vcs进行采样。具体地说，边沿检测电路100检测驱动信号Vq1的下降沿，并输出“H”电平的脉冲信号Vs1。

<<采样阻止电路101>>

采样阻止电路101是当电感器电流IL大于极限值Lim时，即当电压Vcs大于极限电压Vlimit时，阻止采样保持电路102(后述)对电压Vcs进行采样的电路。

在后文中详细阐述，在本实施方式中，设定的极限值Lim是每当NMOS晶体管26截止时通过采样获得的电感器电流IL的例如1.1倍。因此，当电感器电流IL超过极限值Lim时，能防止极限值Lim进一步变大。

采样阻止电路101包括D触发器120、反相器121和与门电路122。

将用于判定电感器电流IL是否大于极限值Lim的比较器105(后述)的比较结果即信号Vp5输入到D触发器120的D输入端。当电感器电流IL大于极限值Lim时，比较器105输出“H”电平的信号Vp5，当电感器电流IL小于极限值Lim时，比较器105输出“L”电平的信号Vp5。

因此，当在将脉冲信号Vs1输入到D触发器的CK输入端的定时，电感器电流IL小于极限值Lim时，D触发器120的Q输出变为“L”电平。

结果，反相器121的输出变为“H”电平，因此与门电路122使“H”电平的脉冲信号Vs1通过。因此，当电感器电流IL小于极限值Lim时，将用于对电压Vcs进行采样的脉冲信号Vs2输出到采样保持电路102。

另一方面，当在将脉冲信号Vs1输入到D触发器的CK输入端的定时，电感器电流IL大于极限值Lim时，D触发器120的Q输出变为“H”电平。

结果，由于反相器121的输出变为“L”电平，所以始终从与门电路122输出“L”电平的信号Vs2。因此，当电感器电流IL大于极限值Lim时，不会将用于对电压Vcs进行采样的脉冲信号Vs2输出到采样保持电路102。

<<采样保持电路102>>

采样保持电路102对在NMOS晶体管26截止时的电感器电流IL进行采样并保持。具体地说，当输入用于执行采样的“H”电平的脉冲信号Vs2时，采样保持电路102对电压Vcs进行采样并保持。

采样保持电路102包括NMOS晶体管130和电容器131。由于NMOS晶体管130仅在输入“H”电平的脉冲信号Vs2的期间内导通，因此该期间内的电压Vcs保持在电容器131的电压Vs3。

<<放大电路103>>

放大电路103是基于采样到的电压Vcs来生成用于设定极限电压Vlimit的电压Vd1的电路。具体地说，在放大电路103中，运算放大器140以与电阻141、142的电阻比相对应的倍率来放大电容器131的电压Vs3并输出。由式(2)表示从放大电路103输出的电压Vd1。

Vd1＝(1+(R2/R1))×Vs3…(2)

这里，将电阻141的电阻值设为“R2”，将电阻142的电阻值设为“R1”。另外，在后文中叙述详细情况，当电压Vd1大于后述的电压Vmin时，电压Vd1成为极限电压Vlimit。电压Vs3是与电感器电流IL相对应的电压Vcs。

因此，通过选择“R2/R1”的值并调整极限电压Vlimit，能将极限值Lim设为采样到的电感器电流IL的规定倍X(例如1.1倍)。另外，放大电路103相当于“电压生成电路”，电压Vd1相当于“第一电压”。

<<选择电路104>>

选择电路104是将由放大电路103生成的电压Vd1与表示电感器电流IL变为规定的“电流值Ic”时的电压Vcs的电平的电压Vref2进行比较，并输出极限值Lim变大的电压作为极限电压Vlimit的电路。

例如，当交流电压Vac的相位角在0°±30°的范围内并且交流电压Vac的振幅较小时，整流电压Vrec的电平也较低。结果，当基于在这样的范围内采样到的电感器电流IL来设定极限值Lim时，尽管产生浪涌电压的可能性较低，电感器电流IL仍然可能被限制。

因此，当对于电压Vd1的电感器电流IL小于规定值Ic时，选择电路104将规定值Ic设为极限值Lim，当对于电压Vd1的电感器电流IL大于规定值Ic时，选择电路104将基于电压Vd1的值设为极限值Lim。此外，“电流值Ic”是例如相位角为90°时的电感器电流IL的30％的值。

选择电路104包括比较器150、NMOS晶体管151、153以及反相器152。

比较器150将表示采样到的电感器电流IL的规定倍X(例如1.1倍)的电压Vd1与表示“电流值Ic”的电压Vref2进行比较。

当电压Vd1小于电压Vref2时，比较器150输出“H”电平的信号。结果，由于NMOS151导通并且NMOS153截止，所以电压Vref2作为极限电压Vlimit输出到比较器105。

另一方面，当电压Vd1大于电压Vref2时，比较器150输出“L”电平的信号。结果，由于NMOS151截止并且NMOS153导通，所以电压Vd1作为极限电压Vlimit被输出到比较器105。此外，电压Vref2相当于“第2电压”。

<<比较器105>>

当对应于电感器电流IL的电压Vcs大于表示极限值Lim的极限电压Vlimit时，比较器105输出“H”电平的信号Vp5，当电压Vcs小于极限电压Vlimit时，比较器105输出“L”电平的信号Vp5。

当输出“H”电平的信号Vp5时，图2中的或门电路80的输出也变为“H”电平。结果，SR触发器81的Q输出即驱动信号Vq1变为“L”电平，因而NMOS晶体管26截止。因此，在本实施方式中，电感器电流IL不超过极限值Lim地流过。

另外，放大电路103和选择电路104相当于“输出电路”，比较器105相当于“第一信号输出电路”，“H”电平的信号Vp5相当于“第一信号”。

＝＝＝＝功率因数改善IC25的动作＝＝＝＝

<<<当输入规定的交流电压Vac时>>>

参照图4，说明当AC-DC转换器10从规定的交流电压Vac生成目标电平的输出电压Vout并向一定的负载供电时的功率因数改善IC25的动作。这里，假设交流电压Vac没有急剧上升或产生过电流。因此，图2的浪涌防止电路79和比较器52都输出“L”电平的信号。

首先，当电感器电流IL在时刻t0减小变为大约为零的“电流值Ia”时，零电流检测电路70检测到电感器电流IL的电流值为“零”，并输出“H”电平的信号Vz。

此外，脉冲电路72在从时刻t0起经过延迟电路71的延迟时间后的时刻t1输出脉冲信号Vp1。结果，从或门电路74输出“H”电平的脉冲信号Vp3。

而且，当输出脉冲信号Vp3时，由于SR触发器81输出“H”电平的驱动信号Vq1，所以信号Vdr也变为“H”电平。结果，NMOS晶体管26导通，并且电感器电流IL增大。

此外，当输出“H”电平的脉冲信号Vp3时，来自振荡电路76的斜波Vr的振幅增大。而且，当斜波Vr的振幅电平在时刻t2高于电压Ve的电平时，比较器77将信号Vc1变为“H”电平。结果，SR触发器81复位，并且信号Vdr变为“L”电平。

当信号Vdr变为L电平时，NMOS晶体管26截止，因而电感器电流IL逐渐减小。此外，当电感器电流IL在时刻t3减小并变为大约为零的“电流值Ia”时，重复时刻t0的动作。

这里，当AC-DC转换器10从规定的交流电压Vac生成目标电平的输出电压Vout，并且向一定的负载供电时，反馈电压Vfb变恒定。结果，由于从误差放大电路75输出的电压Ve也变得恒定，所以NMOS晶体管26导通的期间(例如，从时刻t1到t2的期间)也变得恒定。

此外，当NMOS晶体管26导通时，如果通过对交流电压Vac进行整流而获得的整流电压Vrec的电平变高，则电感器电流IL的电流值也变大。结果，如图5所示，电感器电流IL的谱峰波形是与电压Vrec的波形相似的波形，功率因数得到改善。

<<<交流电压Vac急剧变化时>>>

当交流电压Vac急剧变化并上升时，整流电压Vrec也随之急剧增大。结果，电感器电流IL增大，因此当NMOS晶体管26截止时，在NMOS晶体管26中有时会产生浪涌电压。

这里，参照图6和图7，以图3的浪涌防止电路79为中心，说明当这种现象发生时功率因数改善IC25抑制浪涌电压时的动作。这里，假设交流电压Vac在图6的时刻t13急剧变化，并且交流电压Vac的急剧变化在图7的时刻t16停止。

首先，在时刻t10，为了使NMOS晶体管26截止，当驱动信号Vq1变为“L”电平时，浪涌防止电路79的边沿检测电路100输出用于对电压Vcs进行采样的“H”电平的脉冲信号Vs1。

在该定时，电感器电流IL小于极限值Lim，因此比较器105的信号Vp5处于“L”电平。因此，采样阻止电路101将脉冲信号Vs1作为脉冲信号Vs2输出到采样保持电路102，而不阻止电感器电流IL的采样。

采样保持电路102将表示时刻t10的电感器电流IL的电压Vcs保持在电压Vs3。然而，由于在该时刻t10的电压Vs3的“规定倍X”的电压Vd1低于电压Vref2，所以输出“电压Vref2”作为极限电压Vlimit。

而且，在NMOS晶体管26截止之后，当电感器电流IL在时刻t11变为大约为零的“电流值Ia”(例如，在图4中说明)时，驱动信号Vq1变为“H”电平，并且NMOS晶体管26导通。结果，电感器电流IL增大。在图6和图7中，为了方便起见，省略了电感器电流IL大约为零的“电流值Ia”。

然后，与图4的时刻t2同样，在时刻t12，当斜波Vr大于电压Ve时，驱动信号Vq1变为“L”电平，NMOS晶体管26再次截止。结果，采样保持电路102保持表示时刻t12的电感器电流IL的电压Vcs作为电压Vs3。

这里，由于在时刻t12的电压Vs3的“规定倍X”的电压Vd1高于电压Vref2，所以输出“电压Vd1”作为极限电压Vlimit。此后，为了使NMOS晶体管26截止，每当驱动信号Vq1变为“L”电平时，重复时刻t12的动作。因此，限制电感器电流IL的极限值Lim随着电感器电流IL的增加而呈阶梯状地增加。

当交流电压Vac在时刻t13急剧变化并上升时，整流电压Vrec的电平也变高。而且，当电感器电流IL增大并大于极限值Lim时，比较器105输出“H”电平的信号Vp5。结果，图2的SR触发器81在时刻t14将Q输出的驱动信号Vq1变为“L”电平，因而NMOS晶体管26截止。

此外，当驱动信号Vq1在时刻t14变为“L”电平时，由于“H”电平的信号Vp5被D触发器120保持，所以D触发器120的Q输出变为“H”电平。因此，在时刻t14之后，采样阻止电路101阻止采样保持电路102对电压Vcs进行采样。结果，极限值Lim保持在时刻t14的值。

而且，在时刻t15之后，重复进行当电感器电流IL变为零时NMOS晶体管26导通，并且当电感器电流IL变为时刻t14的极限值Lim时NMOS晶体管26截止的动作。

在图7的时刻t16，交流电压Vac的急剧变化停止，并且成为规定的交流电压Vac的波形。结果，电感器电流IL变得小于极限值Lim，并且功率因数改善IC25的各个电路执行例如图4中说明的通常的动作。

然后，在时刻t17，斜波Vr变得高于电压Ve，驱动信号Vq1变为“L”电平，NMOS晶体管26截止。

此外，在时刻t17，由于电压Vcs低于极限电压Vlimit，所以比较器105的信号Vp5输出为“L”电平。因此，D触发器120的Q输出变为“L”电平。

在时刻t18之后，每当NMOS晶体管26截止时，采样保持电路102对电压Vcs进行采样并更新极限电压Vlimit。在时刻t19，电压Vd1作为极限电压Vlimit持续输出，直到电压Vd1低于电压Vref2为止。

当电压Vd1在时刻t19低于电压Vref2时，输出电压Vref2作为极限电压Vlimit。因此，即使在相位角接近0°并且电感器电流IL变小的区域中，极限值Lim也不会变得过低。结果，即使在电感器电流IL较小的区域中，也能使浪涌防止电路79稳定地动作。

＝＝＝其他实施例＝＝＝

图8是示出AC-DC转换器15的一例的图。AC-DC转换器15包括全波整流电路20、电容器21、24、34A、34B、变压器22、二极管23、功率因数改善IC310、NMOS晶体管26和电阻30～33、300、301。

下面，在AC-DC转换器15和图1的AC-DC转换器10中，具有相同标号的模块是相同的。因此，这里说明电阻300、301和功率因数改善IC310。

电阻300、301是为了产生与整流电压Vrec相似形状的电压而对整流电压Vrec进行分压的分压电路。将由电阻300、301分压得到的电压设为电压Vin。

功率因数改善IC310是与功率因数改善IC25同样地对NMOS晶体管26进行开关的集成电路，并且除了功率因数改善IC25的五个端子之外，还具有施加有电压Vin的端子IN。

<<功率因数改善IC310>>

图9是示出功率因素改善IC310的一例的图。功率因数改善IC310使用驱动信号生成电路53来代替图2的功率因数改善IC25的驱动信号生成电路50。在驱动信号生成电路53中，使用浪涌防止电路400来代替浪涌防止电路79。因此，这里说明浪涌防止电路400。

<<浪涌防止电路400>>

在浪涌防止电路400中，使用采样保持电路500代替浪涌防止电路79的采样保持电路102，并且使用放大电路510代替放大电路103。

采样保持电路500是基于信号Vs2对电压Vin进行采样的电路，并且包括NMOS晶体管501和电容器502。

放大电路510是基于由采样保持电路500保持的电压Vin来生成表示极限值Lim的电压Vd1的电路，并且包括运算放大器520和电阻521、522。

这里，由于电感器电流IL为IL＝(Ton×Vrec)/L，因此电感器电流IL和对应于整流电压Vrec的电压Vin具有相似的形状。“Ton”是NMOS晶体管26的导通时间，“L”是主线圈L1的电感值。

因此，与上述的放大电路103同样地，放大电路510能基于电压Vin生成表示极限值Lim的电压Vd1。结果，即使使用浪涌防止电路400，也能防止在NMOS晶体管26中产生的浪涌电压。

＝＝＝总结＝＝＝

上面说明了本实施方式的AC-DC转换器10、15。例如，功率因数改善IC25基于过去采样到的电压Vcs生成限制电感器电流IL的极限值Lim。因此，能根据电感器电流IL改变极限值Lim，并且能防止在NMOS晶体管26中产生浪涌电压。结果，能适当地保护NMOS晶体管26。

此外，如图8所示，即使使用对整流电压Vrec分压后的电压Vin进行采样的功率因数改善IC310，也能防止浪涌电压。然而，在图1的功率因数改善IC25中，不需要用电阻300、301对整流电阻Vrec进行分压。因此，功率因数改善IC25能进一步降低功耗。

此外，采样保持电路102例如在NMOS晶体管26截止时的定时对与电感器电流IL相对应的电压Vcs进行采样。即，采样保持电路102获取表示电感器电流IL的峰值(即，最大值)的电压Vcs。在本实施方式中，由于基于电感器电流IL的峰值产生极限值Lim，所以能适当地防止浪涌电压。

此外，当电感器电流IL达到极限值Lim时，采样阻止电路101阻止采样保持电路102对电压Vcs进行采样。结果，极限值Lim维持不变，并且不会流过极限值Lim以上的较大的电感器电流IL。结果，能适当地保护NMOS晶体管26。

此外，由于电感器电流IL在相位角0°附近通常变得非常小，因此当基于与这种电感器电流IL相对应的电压Vcs产生极限值Lim时，即使在不产生浪涌电压的状态下，电感器电流IL有时也受到限制。然而，在本实施方式中，极限值Lim不会小于规定的“电流值Ic”。因此，例如浪涌防止电路79能够适当地抑制浪涌电压的产生，而与交流电压Vac的相位角的范围无关。

此外，由于基于采样到的电压Vcs来生成极限值Lim，所以当采样到的电压Vcs变大时，极限值Lim也变大。

此外，能基于电阻141、142的电阻比来调整极限值Lim。因此，能根据主线圈L1的电感值、驱动信号Vq1的周期、NMOS晶体管26的导通时间等来设定适当的极限值Lim。

此外，功率因数改善IC25包括当电感器电流IL变为过电流时使NMOS晶体管26截止的比较器52。因此，能防止NMOS晶体管26被过电流破坏。

上述实施方式用于容易理解本发明，而并不用于限定并解释本发明。此外，在不脱离本发明的思想的前提下，可以对本发明进行变更、改良，并且本发明的同等发明当然也包含在本发明内。

标号说明

10、15 AC-DC转换器

20 全波整流电路

21、24、34A、34B、131,502 电容器

22 变压器

23 二极管

25、310 功率因数改善IC

26、130、151、153、501 NMOS晶体管

30～33、141、142、300、301、521、522 电阻

50、53 驱动信号生成电路

51 驱动电路

52、77、105、150 比较器

70 零电流检测电路

71 延迟电路

72 脉冲电路

73 开启计时器电路

74、78、80 或门电路

75 误差放大电路

76 振荡电路

79、400 浪涌防止电路

81 SR触发器

100 边沿检测电路

101 采样阻止电路

102、500 采样保持电路

103、510 放大回路

104 选择电路

120 D触发器

121、152 反相器

122 与门电路

140、520 运算放大器。

Claims (9)

1.一种集成电路，基于流过电感器的电感器电流和从交流电压产生的输出电压来对控制所述电感器电流的晶体管进行开关，所述电感器被施加来自对所述交流电压进行整流的整流电路的整流电压，所述集成电路的特征在于，包括：

采样保持电路，该采样保持电路在规定的定时对与所述整流电压相对应的电压进行采样并保持；

输出电路，该输出电路基于所述采样保持电路所保持的电压来输出表示用于限制所述电感器电流的极限值的极限电压；以及

第一信号输出电路，该第一信号输出电路基于与所述电感器电流相对应的电压和所述极限电压，当所述电感器电流的电流值大于所述极限值时，输出使所述晶体管截止的第一信号。

2.如权利要求1所述的集成电路，其特征在于，

所述采样保持电路将与所述电感器电流相对应的电压作为与所述整流电压相对应的电压来进行采样并保持。

3.如权利要求1或2所述的集成电路，其特征在于，

所述规定的定时是使所述晶体管截止的定时。

4.如权利要求1至3中任一项所述的集成电路，其特征在于，

还包括采样阻止电路，该采样阻止电路在所述第一信号输出时，阻止所述采样保持电路对与所述整流电压相对应的电压进行采样。

5.如权利要求1至4中任一项所述的集成电路，其特征在于，

所述输出电路具有：

电压生成电路，该电压生成电路基于所述采样保持电路所保持的电压来产生用于限制所述电感器电流的第一电压；以及

选择电路，该选择电路从用规定的电流值来限制所述电感器电流的第二电压和所述第一电压中，选择所述极限值变大的电压作为所述极限电压。

6.如权利要求5所述的集成电路，其特征在于，

所述电压生成电路基于所述采样保持电路所保持的电压来产生所述第一电压，所述第一电压表示所述采样保持电路进行采样时的所述电感器电流的规定倍的电流值。

7.如权利要求6所述的集成电路，其特征在于，

所述电压生成电路是基于规定的电阻比来放大所述采样保持电路所保持的电压并将该电压作为所述第一电压输出的放大电路。

8.如权利要求1至7中任一项所述的集成电路，其特征在于，

还包括第二信号输出电路，该第二信号输出电路在流过所述晶体管的电流变为过电流时输出使所述晶体管截止的第二信号。

9.一种电源电路，根据规定的交流电压生成输出电压，其特征在于，包括：

整流电路，该整流电路对所述规定的交流电压进行整流；

电感器，该电感器被施加来自所述整流电路的整流电压；以及

集成电路，该集成电路基于流过所述电感器的电感器电流和所述输出电压来驱动用于控制所述电感器电流的晶体管，

所述集成电路包括：

采样保持电路，该采样保持电路在规定的定时对与所述整流电压相对应的电压进行采样并保持；

输出电路，该输出电路基于所述采样保持电路所保持的电压来输出表示用于限制所述电感器电流的极限值的极限电压；以及

第一信号输出电路，该第一信号输出电路基于与所述电感器电流相对应的电压和所述极限电压，当所述电感器电流的电流值大于所述极限值时，输出使所述晶体管截止的第一信号。

Images