CN113163197A - 数据传输方法、电路、装置、设备及存储介质 - Google Patents
数据传输方法、电路、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN113163197A CN113163197A CN202110456282.6A CN202110456282A CN113163197A CN 113163197 A CN113163197 A CN 113163197A CN 202110456282 A CN202110456282 A CN 202110456282A CN 113163197 A CN113163197 A CN 113163197A
- Authority
- CN
- China
- Prior art keywords
- address
- boundary
- data message
- original data
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Communication Control (AREA)
Abstract
本申请实施例提供一种数据传输方法、电路、装置、设备及存储介质,所述数据传输方法包括:接收待传输的原始数据消息;对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内;当所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息。本申请实现了快速恢复出错的数据边界,减小数据丢失对数据传输过程的影响。
Description
技术领域
本申请涉及数据处理技术领域,具体而言,涉及一种数据传输方法、电路、装置、设备及存储介质。
背景技术
MIPI(Mobile Industry Processor Interface,移动产业处理器接口)联盟是确定通信接口标准的组织,由MIPI确定的通信接口标准被广泛应用于主机和***设备之间的通信。MIPI-CPHY是近年来为满足高分辨率的显示模块的驱动而新规定的高速通信接口,CPHY使用三条数据线来进行通信,不存在单独的Clock lane(时钟通道),三条数据线分别传输高、中、低三值信号,可以从中恢复出时钟信号。
在采用CPHY接口的显示驱动芯片中,如果数据在进行高速传输的过程中出错丢失,会使恢复出来的接收时钟出错,造成数据边界的偏移,影响后续高速数据的接收和协议解析,甚至会导致整个数据通路的传输失败。
发明内容
本申请实施例的目的在于提供一种数据处理方法、电路、装置、设备及存储介质,用以实现快速恢复出错的数据边界,减小数据丢失对数据传输过程的影响。
本申请实施例第一方面提供了一种数据传输方法,包括:接收待传输的原始数据消息;对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内;当所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息。
于一实施例中,在所述判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内之前,还包括:当首次接收到所述原始数据消息时,对所述原始数据消息进行边界检测,得到所述预存地址。
于一实施例中,还包括:当所述地址差值不在所述预设差值范围内时,根据所述预存地址,输出所述目标数据消息。
于一实施例中,所述原始数据消息的长度为14字符,所述预设差值范围为1字符至6字符。
于一实施例中,所述对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址,包括:判断所述原始数据消息中是否存在预设同步序列;当所述原始数据消息中存在所述预设同步序列时,获取所述预设同步序列的同步地址;基于所述同步地址,确定所述边界地址。
于一实施例中,所述根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息,包括:计算所述预存地址和所述偏移地址之和,得到所述目标边界;根据所述目标边界,于移位寄存器中选取与所述原始数据消息长度一致的目标数据消息;输出所述目标数据消息。
本申请实施例第二方面提供了一种数据传输装置,包括:接收模块,用于接收待传输的原始数据消息;检测模块,用于对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;判断模块,用于判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内;计算模块,用于当所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;第一输出模块,用于根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息。
于一实施例中,所述数据传输装置还包括:第二输出模块,用于当所述地址差值不在所述预设差值范围内时,根据所述预存地址,输出所述目标数据消息。
于一实施例中,所述检测模块还用于:当首次接收到所述原始数据消息时,对所述原始数据消息进行边界检测,得到所述预存地址。
于一实施例中,所述检测模块具体用于:判断所述原始数据消息中是否存在预设同步序列;当所述原始数据消息中存在所述预设同步序列时,获取所述预设同步序列的同步地址;基于所述同步地址,确定所述边界地址。
于一实施例中,所述第一输出模块具体用于:计算所述预存地址和所述偏移地址之和,得到所述目标边界;根据所述目标边界,于移位寄存器中选取与所述原始数据消息长度一致的目标数据消息;输出所述目标数据消息。
本申请实施例第三方面提供了一种电子设备,包括:存储器,用以存储计算机程序;处理器,用以执行本申请实施例第一方面及其任一实施例的方法。
本申请实施例第四方面提供了一种非暂态电子设备可读存储介质,包括:程序,当其藉由电子设备运行时,使得所述电子设备执行本申请实施例第一方面及其任一实施例的方法。
本申请实施例第无方面提供了一种数据传输电路,包括:寄存单元,用于接收并存储待传输的原始数据消息,并从暂存于所述寄存单元的所述原始数据消息中选取目标数据消息输出;边界生成单元,用于对所述原始数据消息进行边界检测,并根据边界检测结果和预存地址,确定所述目标数据消息的输出边界。
于一实施例中,所述寄存单元包括:移位寄存器,用于移位存储所述原始数据消息;控制电路,用于根据所述输出边界,从所述移位寄存器中选取所述目标数据消息输出。
于一实施例中,所述边界生成单元包括:边界探测器,连接所述寄存单元,用于对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;边界地址寄存器,连接所述边界探测器,用于存储所述预存地址;地址比较单元,连接所述边界探测器和所述边界地址寄存器,用于判断所述边界地址与所述预存地址之间的地址差值是否在预设差值范围内,并在所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;偏移地址寄存器,连接所述地址比较单元,用于存储所述偏移地址;第一数据选择器,连接所述边界地址寄存器,用于在所述地址差值在所述预设差值范围内时,选择所述预存地址;第二数据选择器,连接所述偏移地址寄存器,用于在所述地址差值在所述预设差值范围内时,选择所述偏移地址;加法器,连接所述第一数据选择器和所述第二数据选择器,用于计算所述预存地址和所述偏移地址之和,得到目标边界。
本申请通过对数据消息进行边界检测,得到数据消息的边界地址,并将当前的边界地址与初次检测时保存的预存地址进行比较,在发现数据边界出错后,计算偏移地址,根据偏移地址和预存地址,重新界定输出数据的目标边界,通过动态微调,减小了数据丢失对数据传输过程的影响。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请一实施例的电子设备的结构示意图;
图2为本申请一实施例的数据传输方法的应用场景示意图;
图3为本申请一实施例的数据传输方法的流程示意图;
图4为本申请另一实施例的数据传输方法的流程示意图;
图5为本申请一实施例中移位寄存器接收数据消息的示意图;
图6为本申请一实施例中预设同步序列的位置示意图;
图7A为本申请一实施例中传输过程未丢失数据的示意图;
图7B为本申请一实施例中传输过程丢失数据的示意图;
图8为本申请一实施例中丢失数据后移位寄存器的示意图;
图9为本申请一实施例的数据传输电路的示意图;
图10为本申请一实施例的数据传输装置的结构示意图。
附图标记:
100-电子设备,110-总线,120-处理器,130-存储器,210-主机端,220-从属端,400-数据传输电路,410-寄存单元,411-移位寄存器,412-控制电路,420-边界生成单元,421-边界探测器,422-边界地址寄存器,423-地址比较单元,424-偏移地址寄存器,425-第一数据选择器,426-第二数据选择器,427-加法器,500-数据传输装置,510-接收模块,520-检测模块,530-判断模块,540-计算模块,550-第一输出模块,560-第二输出模块。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,并不表示排列序号,也不能理解为指示或暗示相对重要性。
在本申请的描述中,术语“包括”、“包含”等表示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、步骤、操作、元素、组件和/或其集合的存在或添加。
在本申请的描述中,除非另有明确的规定和限定,术语“安装”、“设置”、“设有”、“连接”、“配置为”应做广义理解。例如,可以是固定连接,也可以是可拆卸连接,或整体式构造;可以是机械连接,也可以是电连接;可以是直接相连,也可以是通过中间媒介间接相连,又或者是两个装置、元件或组成部分之间内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
请参看图1,其为本申请一实施例的电子设备100的结构示意图,包括至少一个处理器120和存储器130,图1中以一个处理器为例。处理器120和存储器130通过总线110连接,存储器130存储有可被至少一个处理器120执行的指令,指令被至少一个处理器120执行,以使至少一个处理器120执行如下述实施例中的数据传输方法。
于一实施例中,处理器120可以是通用处理器,包括但不限于中央处理器(CentralProcessing Unit,CPU)、网络处理器(Network Processor,NP)等,还可以是数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific IntegratedCircuit,ASIC)、现成可编程门阵列(Field Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等,处理器120是电子设备100的控制中心,利用各种接口和线路连接整个电子设备100的各个部分。处理器120可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。
于一实施例中,存储器130可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,包括但不限于,随机存取存储器(Random Access Memory,RAM),只读存储器(Read Only Memory,ROM),静态随机存取存储器(Static Random Access Memory,简称SRAM),可编程只读存储器(Programmable Read-Only Memory,PROM),可擦除只读存储器(Erasable Programmable Read-Only Memory,EPROM),电可擦除只读存储器(ElectricErasable Programmable Read-Only Memory,EEPROM)等。
图1所示的电子设备100的结构仅为示意,电子设备100还可包括比图1中所示更多或者更少的组件,或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。
如图2所示,其为本申请一实施例的数据传输方法的应用场景示意图,在该应用场景中,包括:主机端210和从属端220,从属端220上设置有CPHY接口,通过一组或多组三线数据线连接主机端210,主机端210和从属端220之间可以基于MIPI-CPHY接口协议进行数据高速传输。
于一实施例中,主机端210可以是CPU(Central Processing Unit,中央处理器)或其他处理器,从属端220可以是显示模组,于一实施例中,从属端220可以包括显示驱动芯片,以及与显示驱动芯片连接的显示屏。
如图3所示,其为本申请一实施例的数据传输方法的流程示意图,该方法可由图1所示的电子设备100或图2所示的从属端220来执行,以实现快速恢复出错的数据边界,减小数据丢失对数据传输过程的影响。该方法包括如下步骤:
步骤301:接收待传输的原始数据消息。
在上述步骤中,标准CPHY协议规定的是7symbol(symbol指字符,MIPI CPHY协议规定的一种编码)的并行数据传输,每一个symbol可以传输2.28bits(比特)数据,在实际应用中,为了降低功耗而扩展了数据宽度,即采用14symbol的并行数据传输。
于一实施例中,如图5所示,其为本申请一实施例中移位寄存器接收数据消息的示意图,图中“First received 14Symbols”表示移位寄存器首次接收到14个symbol,“Secondreceived 14Symbols”表示移位寄存器第二次接收到14个symbol。首先,14symbol数据进入长度为28symbol的移位寄存器,在28symbol的移位寄存器中,赋值顺序是首先赋值到高14symbol,当下一14symbol数据进入移位寄存器时,高14symbol被移到低14symbol位置。
步骤302:对原始数据消息进行边界检测,得到原始数据消息的边界地址。
在上述步骤中,由于CPHY不存在Clock lane,时钟信号需要从数据线中恢复出来,而当数据在高速传输过程中出错丢失,会造成恢复出来的接收时钟出错,数据边界丢失,影响后续高速数据的接收和协议解析,因此,在CPHY传输中,需要动态的跟踪数据边界是否正确。在CPHY协议中增加了同步信息,可以根据同步信息,判定数据边界是否丢失,如果数据边界丢失,则需要尽快恢复数据边界的同步,避免影响下一个数据包的解析传输。
同步信息可以是预设同步序列,原始数据消息中可以包括有效数据和预设同步序列,边界探测器可以通过预设同步序列来检测边界地址,如图6所示,原始数据消息长度为14symbol,其中,包括7symbol的预设同步序列(sync word),图中以预设同步序列“3444443”为例,预设同步序列可以位于高7symbol,也可以位于低7symbol。
如图7A所示,其为本申请一实施例中传输过程未丢失数据的示意图,如图7B所示,其为本申请一实施例中传输过程丢失数据的示意图。图中“Transmitted Symbols”表示已发送的字符(symbol),“Received Symbols”表示已接收到的字符(symbol),数据的发送方向是由左向右,最左边表示最先发送的symbol,待传输的原始数据消息(14TransmitSymbols)为“s3,s4,s5,s6,s7,s8,s9,3,4,4,4,4,4,3”,在未丢失数据的情况下,接收到的14symbol数据消息(14Received Symbols)也为“s3,s4,s5,s6,s7,s8,s9,3,4,4,4,4,4,3”,如果在传输过程中丢失2个symbol(s9,3),则接收到的14symbol数据消息为“s3,s4,s5,s6,s7,s8,4,4,4,4,4,3,s17,s18”,整体向右偏移了2个symbol(Shift 2Symbol),此时如果不重新界定数据边界,就会因整个并行数据的偏移,导致协议层数据解包出错。
步骤303:判断边界地址与预存地址之间的地址差值是否在预设差值范围内。
在上述步骤中,判断边界地址与预存地址之间的地址差值是否在预设差值范围内,若地址差值在预设差值范围内,则执行步骤304,若地址差值不在预设差值范围内,则执行步骤306。
于一实施例中,在判断边界地址与预存地址之间的地址差值是否在预设差值范围内之前,还包括:当首次接收到原始数据消息时,对原始数据消息进行边界检测,得到预存地址。
在上述步骤中,当首次接收到14symbol数据时,对其进行边界检测,得到边界地址A,并将边界地址A作为预存地址,保存至边界地址寄存器,在后续的边界检测中,边界地址寄存器中保存的预存地址不变,直到本次高速传输结束,则边界地址寄存器清零。
于一实施例中,原始数据消息的长度为14symbol,预设差值范围为1symbol至6symbol。判断边界地址与预存地址之间的地址差值是否在预设差值范围内,可以先判断地址差值是否大于或等于1symbol,若地址差值小于1symbol,则地址差值不在预设差值范围内,执行步骤306,若地址差值大于或等于1symbol,则判断地址差值是否小于或等于6symbol,若地址差值小于或等于6symbol,则地址差值在预设差值范围内,执行步骤304,若地址差值大于6symbol,则地址差值不在预设差值范围内,执行步骤306。
步骤304:计算边界地址与预存地址的偏移地址。
在上述步骤中,边界地址与预存地址之间的地址差值在预设差值范围内,则表示数据边界发生了改变,需要重新确定数据边界。由于预设同步序列可以位于高7symbol,也可以位于低7symbol,在计算边界地址与预存地址的偏移地址时,需要考虑检测得到预存地址时预设同步序列的位置,以及检测得到当前的边界地址时预设同步序列的位置,若两者均位于高7symbol或两者均位于低7symbol,则偏移地址等于预存地址减去边界地址,若检测得到预存地址时预设同步序列位于低7symbol,检测得到当前的边界地址时预设同步序列位于高7symbol,则偏移地址等于预存地址加7再减去边界地址,若检测得到预存地址时预设同步序列位于高7symbol,检测得到当前的边界地址时预设同步序列位于低7symbol,则偏移地址等于预存地址减去7再减去边界地址。
步骤305:根据预存地址和偏移地址,确定原始数据消息的目标边界,并根据目标边界,输出目标数据消息。
在上述步骤中,根据预存地址和偏移地址,确定原始数据消息的目标边界,目标边界为预存地址和偏移地址之和,根据目标边界,输出14symbol的目标数据消息。
步骤306:根据预存地址,输出目标数据消息。
在上述步骤中,边界地址与预存地址之间的地址差值不在预设差值范围内,则表示数据边界没有改变,可以直接根据预存地址,输出14symbol的目标数据消息。
在多条lane(通道)的并行传输中,如果发生数据丢失,需要重新恢复边界,不能简单的通过找同步信息从头开始。本申请通过保存初次检测的边界地址为预存地址,当前的边界地址和预存地址进行比较,通过动态微调来实现损失最小的边界恢复,从而保证多条lane传输中不会出现由于出现并行数据错位而造成解包失败。
如图4所示,其为本申请一实施例的数据传输方法的流程示意图,该方法可由图1所示的电子设备100来执行,以实现快速恢复出错的数据边界,减小数据丢失对数据传输过程的影响。该方法包括如下步骤:
步骤401:接收待传输的原始数据消息。详细内容参见上述实施例中步骤301的描述。
步骤402:判断原始数据消息中是否存在预设同步序列。
在上述步骤中,判断原始数据消息中是否存在预设同步序列,若原始数据消息中存在预设同步序列,则执行步骤403。
于一实施例中,原始数据消息长度为14symbol,预设同步序列长度为7symbol,可以令预设同步序列为“x444443”,其中“x”可以为任意内容,不影响对预设同步序列的识别。
步骤403:获取预设同步序列的同步地址。
在上述步骤中,预设同步序列的同步地址是指预设同步序列在移位寄存器中的起始位置和终止位置。
步骤404:基于同步地址,确定边界地址。
在上述步骤中,边界探测器中存储有同步地址和边界地址的预设转换关系,可以根据同步地址,查找并获取对应于该同步地址的边界地址。
步骤405:判断边界地址与预存地址之间的地址差值是否在预设差值范围内。
在上述步骤中,判断边界地址与预存地址之间的地址差值是否在预设差值范围内,若地址差值在预设差值范围内,则执行步骤406,若地址差值不在预设差值范围内,则执行步骤410。
步骤406:计算边界地址与预存地址的偏移地址。详细内容参见上述实施例中步骤304的描述。
步骤407:计算预存地址和偏移地址之和,得到目标边界。
步骤408:根据目标边界,于移位寄存器中选取与原始数据消息长度一致的目标数据消息。
在所述步骤中,原始数据消息长度为14symbol,根据重新界定的目标边界,于移位寄存器中选取14symbol的目标数据消息。
步骤409:输出目标数据消息。
步骤410:根据预存地址,输出目标数据消息。详细内容参见上述实施例中步骤306的描述。
如图8所示,其为本申请一实施例中丢失数据后移位寄存器的示意图,图中“Firstreceived 14Symbols”表示移位寄存器(Shift Registers)首次接收到14个symbol,“Syncshifted received 14Symbols”表示丢失数据后移位寄存器接收到移位的14个symbol,图中数据的接收顺序是由右向左,最右表示最先接收到的symbol,在初次接收到14symbol消息时,对其进行边界检测,检测到预设同步序列(sync),此预设同步序列(Transmit Sync)在低7symbol,得到边界地址A,保存至边界地址寄存器,14Symbols的输出数据为“s10,s9,s8,s7,s6,s5,s4,3,4,4,4,4,4,3”。
后面接收到的数据消息丢失了2个symbol(s15,s16),“s17”为丢失2个symbol后接收到的第一个symbol,边界检测得到新的边界地址A1,边界地址A1和预存地址A不一致,计算得到偏移地址为2,则重新界定的目标边界为预存地址A加2,最终得到14Symbols的输出数据为“3,4,4,4,4,4,3,s17,s14,s13,s12,s11,s10,s9”,此时预设同步序列(ReceivedSync)在高7symbol。
如图9所示,其为本申请一实施例的数据传输电路400的示意图,数据传输电路400包括:寄存单元410和边界生成单元420,寄存单元410用于接收并存储待传输的原始数据消息,并从暂存于寄存单元410的原始数据消息中选取目标数据消息输出,边界生成单元420用于对原始数据消息进行边界检测,并根据边界检测结果和预存地址,确定目标数据消息的输出边界。
寄存单元410包括:移位寄存器411和控制电路412,其中,移位寄存器411用于移位存储原始数据消息,控制电路412用于根据输出边界,从移位寄存器中选取目标数据消息输出。
边界生成单元420包括:边界探测器421、边界地址寄存器422、地址比较单元423、偏移地址寄存器424、第一数据选择器425、第二数据选择器426和加法器427,其中,边界探测器421连接寄存单元410,用于对原始数据消息进行边界检测,得到原始数据消息的边界地址,边界地址寄存器422连接边界探测器421,用于存储预存地址。
地址比较单元423连接边界探测器421和边界地址寄存器422,用于判断边界地址与预存地址之间的地址差值是否在预设差值范围内,并在地址差值在预设差值范围内时,计算边界地址与预存地址的偏移地址。偏移地址寄存器424连接地址比较单元423,用于存储偏移地址。第一数据选择器425连接边界地址寄存器422,用于在地址差值在预设差值范围内时,选择预存地址。第二数据选择器426连接偏移地址寄存器424,用于在地址差值在预设差值范围内时,选择偏移地址。加法器427连接第一数据选择器425和第二数据选择器426,用于计算预存地址和偏移地址之和,得到目标边界。
于一实施例中,14symbol数据进入28symbol长度的移位寄存器411,边界探测器421可以通过预设同步序列来检测边界地址,进行初次边界检测,得到边界地址A,并将边界地址A作为预存地址,保存到边界地址寄存器422,在后续的边界检测中,边界地址寄存器422中保存的预存地址不变,直到本次高速传输结束,则边界地址寄存器422清零。
初次边界检测之后,边界探测器421每次检测到新的边界地址A1,地址比较单元423都要将新的边界地址A1和预存地址A进行比较,如果边界地址A1和预存地址A一致,则认为边界没有改变,如果边界地址A1和预存地址A不一致,则认为边界已经改变,此时,需要对边界地址A1和预存地址A进行计算得到边界的偏移地址SA(Shift Address),保存到偏移地址寄存器424中。由于数据长度为14symbol,预设同步序列可以出现在高7symbol,也可以出现在低7symbol,因此,边界地址A1和预存地址A一致是指边界地址A1和预存地址A的差值等于0或7,边界地址A1和预存地址A不一致是指边界地址A1和预存地址A的差值大于0小于7。
于一实施例中,地址比较单元423可以计算边界地址A1和预存地址A的地址差值,判断该地址差值是否在预设差值范围内,若地址差值在预设差值范围内,则计算边界地址A1与预存地址A的偏移地址SA,存储至偏移地址寄存器424,生成第一选择信号,第一选择信号用于控制第一数据选择器425获取预存地址A,以及控制第二数据选择器426获取偏移地址SA,加法器427计算预存地址A与偏移地址SA的和,得到输出边界。从而使控制电路412可以根据输出边界,从移位寄存器411中选取14Symbol目标数据消息,并控制移位寄存器411输出该目标数据消息。
若地址差值不在预设差值范围内,则令偏移地址寄存器424清零,此时第一数据选择器425和第二数据选择器426分别获取边界地址寄存器422和偏移地址寄存器424中存储的数据,输入加法器427求和,得到输出边界,由于偏移地址寄存器424已经清零,因此边界地址A1和预存地址A的地址差值不在预设差值范围内时,预存地址A即为输出边界。
如图10所示,其为本申请一实施例的数据传输装置500的结构示意图,该装置可应用于图1所示的电子设备100,包括:接收模块510、检测模块520、判断模块530、计算模块540、第一输出模块550。各个模块的原理关系如下:
接收模块510,用于接收待传输的原始数据消息。
检测模块520,用于对原始数据消息进行边界检测,得到原始数据消息的边界地址。
判断模块530,用于判断边界地址与预存地址之间的地址差值是否在预设差值范围内。
计算模块540,用于当地址差值在预设差值范围内时,计算边界地址与预存地址的偏移地址。
第一输出模块550,用于根据预存地址和偏移地址,确定原始数据消息的目标边界,并根据目标边界,输出目标数据消息。
于一实施例中,数据传输装置500还包括:第二输出模块560,用于当地址差值不在预设差值范围内时,根据预存地址,输出目标数据消息。
于一实施例中,检测模块520还用于:当首次接收到原始数据消息时,对原始数据消息进行边界检测,得到预存地址。
于一实施例中,检测模块520具体用于:判断原始数据消息中是否存在预设同步序列;当原始数据消息中存在预设同步序列时,获取预设同步序列的同步地址;基于同步地址,确定边界地址。
于一实施例中,第一输出模块550具体用于:计算预存地址和偏移地址之和,得到目标边界;根据目标边界,于移位寄存器中选取与原始数据消息长度一致的目标数据消息;输出目标数据消息。
上述数据传输装置500的详细描述,请参见上述实施例中相关方法步骤的描述。
本发明实施例还提供了一种电子设备可读存储介质,包括:程序,当其在电子设备上运行时,使得电子设备可执行上述实施例中方法的全部或部分流程。其中,存储介质可为磁盘、光盘、只读存储记忆体(Read-Only Memory,ROM)、随机存储记忆体(Random AccessMemory,RAM)、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive,缩写:HDD)或固态硬盘(Solid-State Drive,SSD)等。存储介质还可以包括上述种类的存储器的组合。
在本申请所提供的几个实施例中,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。
在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的***来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。以上仅为本申请的优选实施例而已,仅用于说明本申请的技术方案,并不用于限制本申请。对于本技术领域的普通技术人员而言,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (13)
1.一种数据传输方法,其特征在于,包括:
接收待传输的原始数据消息;
对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;
判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内;
当所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;
根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息。
2.根据权利要求1所述的方法,其特征在于,在所述判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内之前,还包括:
当首次接收到所述原始数据消息时,对所述原始数据消息进行边界检测,得到所述预存地址。
3.根据权利要求1所述的方法,其特征在于,还包括:
当所述地址差值不在所述预设差值范围内时,根据所述预存地址,输出所述目标数据消息。
4.根据权利要求1所述的方法,其特征在于,所述原始数据消息的长度为14字符,所述预设差值范围为1字符至6字符。
5.根据权利要求1所述的方法,其特征在于,所述对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址,包括:
判断所述原始数据消息中是否存在预设同步序列;
当所述原始数据消息中存在所述预设同步序列时,获取所述预设同步序列的同步地址;
基于所述同步地址,确定所述边界地址。
6.根据权利要求1所述的方法,其特征在于,所述根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息,包括:
计算所述预存地址和所述偏移地址之和,得到所述目标边界;
根据所述目标边界,于移位寄存器中选取与所述原始数据消息长度一致的目标数据消息;
输出所述目标数据消息。
7.一种数据传输装置,其特征在于,包括:
接收模块,用于接收待传输的原始数据消息;
检测模块,用于对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;
判断模块,用于判断所述边界地址与预存地址之间的地址差值是否在预设差值范围内;
计算模块,用于当所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;
第一输出模块,用于根据所述预存地址和所述偏移地址,确定所述原始数据消息的目标边界,并根据所述目标边界,输出目标数据消息。
8.根据权利要求7所述的装置,其特征在于,还包括:
第二输出模块,用于当所述地址差值不在所述预设差值范围内时,根据所述预存地址,输出所述目标数据消息。
9.一种电子设备,其特征在于,包括:
存储器,用以存储计算机程序;
处理器,用以执行如权利要求1至6中任一项所述的方法。
10.一种非暂态电子设备可读存储介质,其特征在于,包括:程序,当其藉由电子设备运行时,使得所述电子设备执行权利要求1至6中任一项所述的方法。
11.一种数据传输电路,其特征在于,包括:
寄存单元,用于接收并存储待传输的原始数据消息,并从暂存于所述寄存单元的所述原始数据消息中选取目标数据消息输出;
边界生成单元,用于对所述原始数据消息进行边界检测,并根据边界检测结果和预存地址,确定所述目标数据消息的输出边界。
12.根据权利要求11所述的数据传输电路,其特征在于,所述寄存单元包括:
移位寄存器,用于移位存储所述原始数据消息;
控制电路,用于根据所述输出边界,从所述移位寄存器中选取所述目标数据消息输出。
13.根据权利要求11所述的数据传输电路,其特征在于,所述边界生成单元包括:
边界探测器,连接所述寄存单元,用于对所述原始数据消息进行边界检测,得到所述原始数据消息的边界地址;
边界地址寄存器,连接所述边界探测器,用于存储所述预存地址;
地址比较单元,连接所述边界探测器和所述边界地址寄存器,用于判断所述边界地址与所述预存地址之间的地址差值是否在预设差值范围内,并在所述地址差值在所述预设差值范围内时,计算所述边界地址与所述预存地址的偏移地址;
偏移地址寄存器,连接所述地址比较单元,用于存储所述偏移地址;
第一数据选择器,连接所述边界地址寄存器,用于在所述地址差值在所述预设差值范围内时,选择所述预存地址;
第二数据选择器,连接所述偏移地址寄存器,用于在所述地址差值在所述预设差值范围内时,选择所述偏移地址;
加法器,连接所述第一数据选择器和所述第二数据选择器,用于计算所述预存地址和所述偏移地址之和,得到目标边界。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110456282.6A CN113163197B (zh) | 2021-04-26 | 2021-04-26 | 数据传输方法、电路、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110456282.6A CN113163197B (zh) | 2021-04-26 | 2021-04-26 | 数据传输方法、电路、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113163197A true CN113163197A (zh) | 2021-07-23 |
CN113163197B CN113163197B (zh) | 2023-02-21 |
Family
ID=76871046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110456282.6A Active CN113163197B (zh) | 2021-04-26 | 2021-04-26 | 数据传输方法、电路、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113163197B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024138545A1 (zh) * | 2022-12-29 | 2024-07-04 | 芯原微电子(上海)股份有限公司 | 功能安全检测电路的分段检测方法、电子设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225960A (en) * | 1979-03-01 | 1980-09-30 | Westinghouse Electric Corp. | Automatic synchronizing system for digital asynchronous communications |
US6724328B1 (en) * | 2003-06-03 | 2004-04-20 | Altera Corporation | Byte alignment for serial data receiver |
CN101083475A (zh) * | 2006-05-30 | 2007-12-05 | 富士通株式会社 | 对施加给信号的多个偏移补偿进行独立调节的***及方法 |
CN103329467A (zh) * | 2010-10-18 | 2013-09-25 | 意法爱立信有限公司 | 实时数据传输方案中检测并报告同步丢失和同步保持的***和方法 |
CN107072515A (zh) * | 2015-07-24 | 2017-08-18 | 奥林巴斯株式会社 | 图像数据传输*** |
-
2021
- 2021-04-26 CN CN202110456282.6A patent/CN113163197B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4225960A (en) * | 1979-03-01 | 1980-09-30 | Westinghouse Electric Corp. | Automatic synchronizing system for digital asynchronous communications |
US6724328B1 (en) * | 2003-06-03 | 2004-04-20 | Altera Corporation | Byte alignment for serial data receiver |
CN101083475A (zh) * | 2006-05-30 | 2007-12-05 | 富士通株式会社 | 对施加给信号的多个偏移补偿进行独立调节的***及方法 |
CN103329467A (zh) * | 2010-10-18 | 2013-09-25 | 意法爱立信有限公司 | 实时数据传输方案中检测并报告同步丢失和同步保持的***和方法 |
CN107072515A (zh) * | 2015-07-24 | 2017-08-18 | 奥林巴斯株式会社 | 图像数据传输*** |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024138545A1 (zh) * | 2022-12-29 | 2024-07-04 | 芯原微电子(上海)股份有限公司 | 功能安全检测电路的分段检测方法、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN113163197B (zh) | 2023-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108694918B (zh) | 编码方法及装置、解码方法及装置及显示装置 | |
CN104699576B (zh) | 串行通信测试装置、包括该装置的***及其方法 | |
CN109213703B (zh) | 一种数据检测方法及数据检测装置 | |
CN113163197B (zh) | 数据传输方法、电路、装置、设备及存储介质 | |
CN110768664B (zh) | 数据采样方法和装置 | |
KR100450320B1 (ko) | 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 | |
JP2000089932A (ja) | Fifoメモリ装置とその制御方法 | |
CN112181354B (zh) | 一种移位饱和同步处理的方法及其应用 | |
CN109359067B (zh) | 获取存储模块内部延时阶梯时间的方法及*** | |
CN111124771B (zh) | 一种定位故障的方法、设备及介质 | |
CN111343062B (zh) | 一种车内电子控制单元鉴别方法、***及存储介质 | |
CN114489464A (zh) | 数据写入方法、装置和电子设备 | |
US7633975B2 (en) | Synchronization circuitry writing test data in a shift register in a short time period | |
US6229866B1 (en) | Apparatus for detecting errors in asynchronous data receiver and transmitter | |
CN113518501B (zh) | 智能灯光***设备更换方法、***、装置及存储介质 | |
CN110260986B (zh) | 一种温度检测装置、方法及显示*** | |
CN109491537B (zh) | 电路连接方法及装置、存储介质和处理器 | |
KR880012030A (ko) | 데이타 수신장치 | |
CN117914458A (zh) | 数据输入装置及输入数据的处理方法 | |
CN111600784B (zh) | 数据处理方法、网络设备、主控板及逻辑芯片 | |
US20240070818A1 (en) | Image synchronizing method, system and electronic equipment | |
KR20240051037A (ko) | 데이터 입력 장치 및 입력 데이터의 처리 방법 | |
CN114928378A (zh) | 一种单线信号的传输方法、装置及电子设备 | |
US20080024421A1 (en) | Liquid crystal display driver and liquid crystal display device mounting the same | |
CN116545465A (zh) | 数据检测方法、设备和通信*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |