CN113141226A

CN113141226A - 结合数据包和短脉冲的全局时钟同步方法

Info

Publication number: CN113141226A
Application number: CN202010067805.3A
Authority: CN
Inventors: 王非
Original assignee: Nanjing Shenshi Optical Point Technology Co ltd
Current assignee: Nanjing Shenshi Optical Point Technology Co ltd
Priority date: 2020-01-20
Filing date: 2020-01-20
Publication date: 2021-07-20
Also published as: WO2021147502A1

Abstract

本发明提供了一种能够减少数据传输量的短脉冲和数据包相结合的硬件全局时钟同步算法，主要通过主设备每经过第一时间间隔(例如1mS)将一短脉冲发送给从设备，进而让从设备依据第一时间间隔调整其时钟计数值，以及让主设备每经过第二时间间隔(例如10mS)将时钟计数数据包发送给从设备，进而让从设备从中载入主设备时钟计数值，完成全局时钟同步。并且，本发明在主设备或从设备发生静电冲击或其它异常时，仍可自动恢复其时钟计数值。本发明据以实施后，因为不必每次都发送时钟计数数据包，故可减少全局时钟同步主设备和从设备之间的数据传输量，进而能减少数位硬体***的时钟同步所需要的通讯功耗。

Description

结合数据包和短脉冲的全局时钟同步方法

技术领域

本发明涉及全局时钟同步(global time synchronization)技术，尤指一种让主设备发送时钟计数数据包(Data Packet，或称数据包)和短脉冲(pulse)相结合的实施方法，使得主设备减少发送给需同步的子***的时钟计数数据包的次数，从而减少资料发送量的「结合数据包和短脉冲的全局时钟同步方法」。

背景技术

全局时钟可确保***中各硬件设备(片模组或电路板)之间协同工作的同步。当多个硬件设备协同工作时，设备之间的数据通信需要通过发送和接收数据包来完成全局节拍的同步。为了方便同步不同类型数据包和分辨同类型资料数据包的先后顺序，数据包发送设备通常会将数据包打上时间戳(Timestamp)，使得每个数据包发送设备都要有个别的计数器(Timer)，。当多个设备协同工作时，通常每个设备需要同时发送数据包及接收数据包，由于每个设备使用自己专属的计数器，使得每个设备发送的数据包的时间戳和接收到的数据包的时间戳没有关联性，同时每个设备收到不同发送端发送的数据包时间戳也没有关联性，很容易造成数据包发送和接收的混乱。

因此，在实际应用中通常通过一时钟同步算法同步各协同工作设备的计数器，让主设备每隔一段间隔时间就发布数据包(其包含主设备计数器经过计数所产生的时钟计数数据)，从设备再获取数据包中时钟计数数据，通过算法调整从设备的时钟计数，使得各设备计数时钟的时钟计数值在同一时间大致相同，或者时钟计数值的误差在一个可以接受的范围内，然而，由于数据包包含完整的主设备时钟计数数据，故主设备与从设备之间会产生较多的数据发送量，数据通讯功耗也会比较大。

对此，主设备的时钟计数值发送给从设备的时机可完全由主设备控制，从而可让主设备发送给从设备的2次时钟计数数据包的时间间隔完全相同，故当从设备第1次收到主设备发来的时钟计数数据包后，可用数据包中的数据初始化从设备的时钟并开始计数，其后，等到第 2次从设备收到主设备发来的时钟计数数据包后，从设备不必从数据包中获取出主设备的时钟计数值，只需要将第1次收到的时钟计数值，加上2次数据包发送的时间间隔就可以得到主设备的时钟计数值，通过这样减少数据发送次数来降低数据通讯功耗的作法，只要主设备发送2次时钟计数数据包的间隔是主设备和从设备都知道的一个固定时间，那么从第2个时钟计数数据包开始，从设备就可以不必追踪数据包中的时钟计数值，而只用关心时钟计数数据包的准确发送时间就可以。

所以有发明人提出从第2个时钟计数数据包开始，时钟计数数据包可被替换为能够准确表示出主设备发送时钟计数时间的短脉冲，如「图1」所示，在从设备收到主设备时钟计数值于第21000μS(微秒) 时发送的第N个时钟计数数据包D1’后，后面的主设备时钟计数数据包可以全部被短脉冲所取代，数据包中的时钟计数值可以由从设备自行计算得出。

请继续参阅「图2」，若当主设备时钟计数为22000μS，并发送了一个短脉冲P’给从设备，而此时从设备如果受到了一次静电冲击 (Electrostatic Discharge,ESD，也可称静电放电)，则所有寄存器值将被清零或发生混乱，同时也没有收到主设备发送的短脉冲P’，其后在主设备时钟计数为23000μS时，从设备虽然会收到主设备发给从设备的短脉冲，但因为上次的静电冲击，已遗失之前保存的主设备时钟计数(21000μS)，故从设备此时会计算出错误的主设备时钟计数 (0+1000＝1000μS)，而且因为主设备后来只发送短脉冲，再也没有发送过完整的时钟计数数据包，故从设备在收到后来的短脉冲时，也只会不断计算出错误的时钟计数，例如主设备时钟计数为24000μS时，从设备此时计算出的主设备时钟计数为1000+1000＝2000μS，而再也没有机会纠正这个错误。

换句话说，前述作法将使从设备同步在错误的主设备时钟之上，造成主设备与从设备误差无法缩小，而这并不是设计者所希望看到的状况，因此，为了达成全局时钟同步，提出一种即可减少在时钟同步算法中产生的资料发送量，从而降低数据通讯功耗，又可以在发生静电冲击时自动恢复时钟计数值的「结合数据包和短脉冲的全局时钟同步方法」，就成为本发明要解决的问题。

发明内容

为达到上述目的，本发明提出一种结合数据包和短脉冲的全局时钟同步方法，主要包括以下步骤：

(1)一个主设备完成初始化后，主设备的一个计数器基于一个时钟计数周期进行计数作业，主设备将包含一个主设备时钟计数值的一个时钟计数数据包发送给至少一个从设备；

(2)从设备接收到主设备发送的时钟计数数据包后，基于时钟计数数据包，初始化从设备的一个从设备时钟计数值，并开始计数作业；

(3)主设备每经过一个第一时间间隔将一个短脉冲发送给从设备，使从设备收到短脉冲后，依据第一时间间隔更新从设备时钟计数值；

(4)主设备每经过一个第二时间间隔将时钟计数数据包发送给从设备，使从设备依据时钟计数数据包的主设备时钟计数值，同步主设备时钟计数值与从设备时钟计数值，其中，第二时间间隔大于第一时间间隔；以及

(5)当从设备发生静电冲击或其它异常而造成重启，使从设备暂存的时钟计数值被归零，进而让从设备每次接收到主设备每经过第一时间间隔而发送的短脉冲，而不断计算出错误的时钟计数值时，可于主设备每经过第二时间间隔而发送时钟计数数据包时，让从设备依据接收到的时钟计数数据包，将其计数器暂存的从设备时钟计数值，设定为主设备时钟计数值，以达到自动恢复同步从设备与主设备时钟计数值的目的。

(6)当主设备发生静电冲击等异常，造成主设备时钟计数被清零后，主设备进行初始化，然后主设备和从设备重新执行步骤(1) 至步骤(4)。

因此，本发明实施后，与前面提到的硬件全局时钟同步方法比较，本发明可达成让主设备减少发送给各个需同步的从设备(子***)的时钟计数数据包的次数，从而减少全局时钟同步方法中需要发送的数据量，节省数据通讯功耗的效果，同时本发明在主设备或从设备发生静电冲击或其它异常时，仍可自动恢复其时钟计数值。

为使贵审查委员得以清楚了解本发明的目的、技术特征及其实施后的功效，兹以下列说明搭配图示进行说明，敬请参阅。

附图说明

图1为常规全局时钟同步算法中数据包替换为短脉冲的示意图。

图2为全局时钟同步算法中数据包替换为短脉冲后发生异常的示意图。

图3为本发明的***架构图。

图4为本发明的实施流程图。

图5为本发明的实施示意图(一)。

图6为本发明的实施示意图(二)。

图7为本发明的另一实施例。

具体实施方式

请参阅「图3」，其为本发明的***架构图，本发明提出一种结合数据包和短脉冲的全局时钟同步方法，主要通过一个数字硬件*** 10实现，并且是基于硬件实现(即通过PCB电路板或专门数据线连接的多个芯片之间的计数器完成同步，一般同步误差较小)，而不是基于软件实现(即通过网路对连接的多个服务器或计算机之间的时钟计数值进行同步，其一般同步误差较大)，数字硬件***10主要包括一个主设备101及至少一个从设备(102、102’、102”)，其中，主设备 101及各从设备(102、102’、102”)分别具有一个计数器T，计数器T 供执行计数任务及比对计数数据使用。

承上，主设备101和从设备(102、102’、102”)可为同一电路板上的芯片，或是以数据线连接的安装有芯片的不同电路板。主设备101 和从设备(102、102’、102”)之间可通过数据线完成连接，而前面所述的数据线可以差分线或单端线，当主设备101通过数据线定时将主设备的时钟计数数据包发送给所有从设备(102、102’、102”)，各从设备 (102、102’、102”)接收主设备101的时钟计数数据包后，可进一步触发计数器T进行计数。

承上，从设备(102、102’、102”)可对比主设备时钟计数数据包的数据调整从设备，使从设备(102、102’、102”)的时钟计数数据与主设备101的时钟计数数据误差在一个极小的误差范围内，至此，从设备 (102、102’、102”)的计数器T即可锁定主设备101的计数器T，从设备(102、102’、102”)可以将这个锁定信号通过发送时钟计数数据包的数据线来传送，也可也可以建立专门的锁定数据线发送给主设备，或者从设备(102、102’、102”)可以不发送锁定信息给主设备101，以简化全局时钟同步程序。

承上，在前面所说的全局时钟同步传输的过程中，主设备101可以定时将完整的时钟计数值，通过数据线以数据包的形式发送给从设备(102、102’、102”)，数据线只能为专门用于全局时钟同步的专用数据线，不能是设备间通讯的通用数据线，若采用专门用于全局时钟同步的专用数据线，可使主设备101与从设备(102、102’、102”)之间传输其它数据时，不会因为传输其它数据而影响到主设备101精准发送时钟计数的时间。

请继续参阅「图4」，并请搭配参阅「图3」及「图5」，本发明提出的结合数据包和短脉冲的全局时钟同步方法S，执行于数字硬件***10时，可执行以下步骤：

(1)主设备发送第N笔时钟计数数据包(步骤S10)：一个主设备 101完成初始化后，主设备101的一个计数器T基于一个时钟计数周期进行计数作业，主设备将包含一个主设备时钟计数值的一个时钟计数数据包D1(如图中所示的第N个主设备时钟计数数据包)发送给至少一个从设备(102、102’、102”)。

(2)从设备接收时钟计数数据包后开始计数时钟(步骤S20)：承步骤S10，从设备(102、102’、102”)接收到主设备101发送的时钟计数数据包D1后，基于时钟计数数据包D1中的主设备时钟计数值，初始化从设备(102、102’、102”)的一个从设备时钟计数值，并以其计数器T开始计数作业。

(3)主设备经过第一时间间隔发送短脉冲(步骤S30)：承步骤S20，主设备101每经过第一时间间隔I1(例如图5所示的1000μS，即 1mS(毫秒)，但并不限于此数值)将一个短脉冲P发送给从设备(102、 102’、102”)，使从设备(102、102’、102”)收到短脉冲P后，依据第一时间间隔I1更新从设备时钟计数值。

(4)主设备经过第二时间间隔发送时钟计数数据包(步骤S40)：承步骤S30，主设备101每经过第二时间间隔I2(例如图5所示的 10000μS，即10mS，但并不限于此数值)，可将另一个时钟计数数据包D2(如图5所示的第N+1个主设备时钟计数数据包)发送给从设备(102、102’、102”)，使从设备(102、102’、102”)依据时钟计数数据包D2的主设备时钟计数值，同步主设备时钟计数值与从设备时钟计数值，其中，第二时间间隔大于第一时间间隔。

(5)承步骤S30或步骤S40，因此，当从设备(102、102’、102”) 发生静电冲击或其它异常而造成重启，使从设备(102、102’、102”) 暂存的时钟计数值被归零，进而于步骤S30(主设备经过第一时间间隔发送短脉冲)执行时，不断让从设备(102、102’、102”)计算出错误的时钟计数值(如图6所示的从设备时钟计数值6000μS)，则当步骤S40 再度被执行时，使从设备(102、102’、102”)暂存的从设备时钟计数值与主设备时钟计数值达到同步。

请继续搭配参阅「图6」，更具体地说，假设主设备101在主设备时钟计数为23000μS时，于步骤S30发送短脉冲P给从设备(102、 102’、102”)，但若从设备(102、102’、102”)在这时受到了一次静电冲击，导致从设备(102、102’、102”)的所有寄存器数据都被归零，而此时从设备(102、102’、102”)也因为发生静电冲击，而没有收到主设备101发送的短脉冲P，所以从设备(102、102’、102”)的计数器T将由从设备时钟计数0μS重新开始计数，其后一直到主设备101的主设备时钟计数为29000μS时，从设备(102、102’、102”)此时计算的从设备时钟计数为第0+6000＝6000μS，导致从设备时钟计数与正确的主设备时钟计数(29000μS)误差过大。

本发明在步骤S40再度被执行时，例如当主设备101为第 30000μS时，从设备(102、102’、102”)可载入其于步骤S40所接收的主设备101发送的时钟计数数据包D2(如图6所示的第N+1个主设备时钟计数数据包)的主设备时钟计数值(30000μS)，并设定从设备(102、102’、102”)的计数器T的从设备时钟计数值为第30000μS，从而能纠正之前错误计算的时钟计数值(6000μS)，保证了从设备(102、102’、 102”)能频繁的调整自己的时钟计数，减少从设备(102、102’、102”) 和主设备101之间的时钟计数误差。

承上，当第一时间间隔I1与第二时间间隔T2发生重叠时，主设备101仅需执行步骤S40，使主设备时钟计数值与从设备时钟计数值在此步骤达成同步。

承上，当步骤S30执行时，主设备101发送时钟计数值的时间可以是用短脉冲P的上升缘(rising edge，也可称上升沿)，也可以是短脉冲P的下降缘(falling edge，也可称下降沿)

请参阅「图7」，其为本发明的另一实施例，并请搭配参阅「图 3」，当本发明在步骤S30执行时，本实施例与「图4」～「图6」的技术基本相同，主要差异在于，步骤S20、步骤S30或步骤S40在执行时，如主设备101发生静电冲击或其它异常而造成重启，则主设备101于本实施例可先重新执行步骤S10，进行初始化以及基于新的主设备时钟计数值，重新发送时钟计数数据包D_NEW至从设备(102、 102’、102”)，以续行步骤S20，让从设备(102、102’、102”)在收到新的时钟计数数据包D_NEW后，可抛弃先前从主设备101所接收的主设备时钟计数值，并导入新的主设备时钟计数及进行初始化与重新进行计数作业，以开始新的全局时钟同步。

综上可知，本发明不但可在具体应用中取代常规熟知发送主设备时钟计数数据包的全局时钟同步方法，而且对主设备和从设备遇到的静电冲击等各种异常事件，可以自动恢复并尽早上报异常发生，同时，本发明据以实施后，因为不必每次都要发送时钟计数数据包，故可减少全局时钟同步主设备和从设备之间的数据传输量，进而能减少数位硬体***的时钟同步所需要的通讯功耗。

以上所述者，仅为本发明较佳的实施例而已，并非用以限定本发明实施的范围；任何熟悉此技术者，在不脱离本发明的精神与范围下所作的均等变化与修饰，皆应涵盖于本发明的专利范围内。

【符号说明】

10数位硬体***

101主设备 102从设备

102’从设备 102”从设备

T计数器 D1’时钟计数数据包

P’短脉冲 D1～D2时钟计数数据包

D_NEW时钟计数数据包

P短脉冲 I1第一时间间隔

I2第二时间间隔

S结合数据包和短脉冲的全局时钟同步方法

S10主设备发送第一笔时钟计数数据包

S20从设备接收时钟计数数据包后开始计数时钟

S30主设备经过第一时间间隔发送短脉冲

S40主设备经过第二时间间隔发送时钟计数数据包。

Claims

1.一种结合数据包和短脉冲的全局时钟同步方法，其特征在于，包括：

(A)一主设备完成初始化后，所述主设备的一计数器基于一时钟计数周期进行计数作业，所述主设备将包含一主设备时钟计数值的一时钟计数数据包发送给至少一从设备；

(B)所述从设备接收到所述主设备发送的所述时钟计数数据包后，基于所述时钟计数数据包，初始化所述从设备的一从设备时钟计数值，并开始计数作业；

(C)所述主设备每经过一第一时间间隔将一短脉冲发送给所述从设备，使所述从设备收到所述短脉冲后，依据所述第一时间间隔更新所述从设备时钟计数值；

(D)所述主设备每经过一第二时间间隔将所述时钟计数数据包发送给所述从设备，使所述从设备依据所述时钟计数数据包的所述主设备时钟计数值，同步所述主设备时钟计数值与所述从设备时钟计数值，其中，所述第二时间间隔大于所述第一时间间隔；以及

(E)当所述从设备发生静电冲击或其它异常而造成重启，使从设备暂存的所述时钟计数值归零，进而于所述主设备经过第一时间间隔发送短脉冲步骤执行时，不断使所述从设备计算出错误的时钟计数值，则当所述主设备经过第二时间间隔发送时钟计数数据包步骤再度被执行时，使所述从设备的时钟计数值与所述主设备的时钟计数值达到同步。

2.如权利要求1所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，当所述从设备的时钟计数值与所述主设备时钟计数值的误差在误差容许范围内，则所述从设备发送锁定信号至所述主设备。

3.如权利要求1所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，当所述主设备发生静电冲击或其它异常而造成重启，则所述主设备先执行(A)步骤，以进行初始化以及基于新的所述主设备时钟计数值，重新发送所述时钟计数数据包至所述从设备，以续行(B)步骤。

4.如权利要求1或3所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，当所述从设备接收到新的所述时钟计数数据包，则所述从设备丢弃过去计算的所述从设备时钟计数值，随后所述从设备依据新的所述主设备时钟计数值进行初始化，以重新进行计数作业。

5.如权利要求1所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，所述第一时间间隔与所述第二时间间隔发生重叠时，所述主设备仅执行(D)步骤，使所述主设备时钟计数值与所述从设备时钟计数值于(D)步骤达成同步。

6.如权利要求1所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，所述主设备发送所述时钟计数数据包或所述短脉冲时，是通过一对差分线或一根单端资料线发送至给所述从设备。

7.如权利要求1所述的结合数据包和短脉冲的全局时钟同步方法，其特征在于，(C)步骤执行时，所述主设备发送所述短脉冲的上升沿或下降沿。