CN113140494A - 载具 - Google Patents

载具 Download PDF

Info

Publication number
CN113140494A
CN113140494A CN202110247236.5A CN202110247236A CN113140494A CN 113140494 A CN113140494 A CN 113140494A CN 202110247236 A CN202110247236 A CN 202110247236A CN 113140494 A CN113140494 A CN 113140494A
Authority
CN
China
Prior art keywords
outer edge
plate body
carrier
reinforcement
straight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110247236.5A
Other languages
English (en)
Inventor
胡林
曾昭孔
陈武伟
赵明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202110247236.5A priority Critical patent/CN113140494A/zh
Publication of CN113140494A publication Critical patent/CN113140494A/zh
Priority to PCT/CN2022/077179 priority patent/WO2022183925A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732—Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本申请提供了一种载具，包括：板体，包括厚度方向上相背设置的第一表面和第二表面，所述第一表面用于承载元件；所述板体上设置有多个镂空区域，所述镂空区域贯通对应位置处的所述第一表面和所述第二表面，且一个所述镂空区域的位置与一个所述元件对应；相互平行设置的第一加强件和第二加强件，固定设置于所述第二表面上，且沿所述第一表面的长度方向延伸，所述第一加强件和所述第二加强件背离所述第二表面一侧用于与轨道接触。通过上述方式，可以降低载具翘曲、变形的程度，且可以增大板体与轨道之间的间隔，降低元件磨损的概率。

Description

载具
技术领域
本申请属于半导体技术领域，具体涉及一种载具。
背景技术
在半导体制程或封装制程中，芯片或基板或封装体需要经过不同的制造流程才能完成。在产品运转及流水线生产过程中，一般需要载具承载基板或芯片或被封装体。
如图1a和图1b中所示，其中，图1a为现有技术中载具一实施方式的结构示意图，图1b为图1a中载具一实施方式的剖视示意图。该载具10为普通的平板载具，该平板载具在封装制程过程中存在容易变形以及容易翘曲的问题；且由于平板载具的下表面100与轨道接触，芯片或基板或封装体靠近下表面100的部分存在与轨道接触的风险，进而增大了芯片或基板或封装体损坏的概率。
发明内容
本申请提供一种载具，以降低载具翘曲和变形的概率、且可以降低载具上所承载的基板或芯片或封装体与轨道接触的概率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种载具，包括：板体，包括厚度方向上相背设置的第一表面和第二表面，所述第一表面用于承载元件；所述板体上设置有多个镂空区域，所述镂空区域贯通对应位置处的所述第一表面和所述第二表面，且一个所述镂空区域的位置与一个所述元件对应；相互平行设置的第一加强件和第二加强件，固定设置于所述第二表面上，且沿所述第一表面的长度方向延伸，所述第一加强件和所述第二加强件背离所述第二表面一侧用于与轨道接触。
其中，所述第一加强件包括互成夹角的第一延伸部和第一平直部，所述第一延伸部固定连接于所述第二表面与所述第一平直部之间；所述第二加强件包括互成夹角的第二延伸部和第二平直部，所述第二延伸部固定连接于所述第二表面与所述第二平直部之间；其中，所述第一平直部与所述第二平直部处于同一水平面上，且均与所述第一表面相互平行设置。
其中，所述第一平直部自所述第一延伸部向靠近所述第二平直部方向延伸；和/或，所述第二平直部自所述第二延伸部向靠近所述第一平直部方向延伸。
其中，所述第二表面包括沿长度方向延伸且相对设置的第一外边缘和第二外边缘；所述第一延伸部与所述第一外边缘固定连接，所述第二延伸部与所述第二外边缘固定连接，且所述第一加强件、所述第二加强件和所述板体一体成型。
其中，所述第一延伸部与所述第二表面之间的夹角大于0°且小于或等于90°；和/或，所述第二延伸部与所述第二表面之间的夹角大于0°且小于或等于90°。
其中，最靠近所述第一外边缘的所述镂空区域与所述第一外边缘之间具有第一距离，所述第一距离大于所述第一平直部的延伸长度；和/或，最靠近所述第二外边缘的所述镂空区域与所述第二外边缘之间具有第二距离，所述第二距离大于所述第二平直部的延伸长度。
其中，所述板体的厚度大于1.2毫米且小于或等于2.0毫米。
其中，还包括：抗静电涂层，覆盖所述板体、所述第一加强件和所述第二加强件的外表面。
其中，所述抗静电涂层的厚度大于或等于3微米。
其中，还包括：多个定位件，固定设置于所述第一表面，且每个所述镂空区域的周围均设置有多个所述定位件。
区别于现有技术情况，本申请的有益效果是：本申请所提供的载具包括板体、第一加强件和第二加强件；其中，第一加强件和第二加强件均固定设置于第二表面上，且分别沿第一表面的长度方向延伸。一般而言，板体容易在沿第一表面的长度方向上发生变形或翘曲，通过引入沿板体的第一表面长度方向延伸的第一加强件和第二加强件后，可以增强板体在其长度方向上的强度，以提高其在长度方向上的抗弯折性，进而降低其变形或翘曲的概率。另外，由于在板体面向轨道一侧引入了上述第一加强件和第二加强件，该第一加强件和第二加强件可以增大第一表面所承载的元件与轨道之间的间隔高度，从而可以降低元件在流转过程中被轨道碰撞、摩擦的概率，以降低元件损坏的概率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1a为现有技术中载具一实施方式的结构示意图；
图1b为图1a中载具一实施方式的剖视示意图；
图2a为本申请载具一实施方式的结构示意图；
图2b为图2a中载具一实施方式的剖视示意图；
图3为实施例1中表面电阻率测量位置示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
请参阅图2a和图2b，图2a为本申请载具一实施方式的结构示意图，图2b为图2a中载具一实施方式的剖视示意图。该载具20包括板体200、相互平行的第一加强件202和第二加强件204。
具体地，该板体200可以包括厚度方向Z上相背设置的第一表面2000和第二表面2002，第一表面2000用于承载元件，该元件可以为芯片、基板、或封装体等；板体200上设置有多个镂空区域2004(如图2a中所标示)，镂空区域2004贯通对应位置处的第一表面2000和第二表面2002，且一个镂空区域2004的位置与一个元件对应。当板体200承载多个元件时，每个镂空区域2004位置处可以放置一个元件，且元件的外边缘尺寸可以大于镂空区域2004的尺寸，以使得元件的外边缘可以搭接在位于镂空区域2004周围的第一表面2000上。为了进一步限定元件的位置，如图2a和图2b中所示，板体200的第一表面2000上还设置有多个定位件206，且每个镂空区域2004的周围均设置有多个定位件206。该定位件206可以为圆柱状，且定位件206的顶部可以设置有圆弧形倒角等。另外，板体200所承载的元件面向板体200一侧还可设置有引脚、电阻、电容等部件，该部件可以从对应位置处的镂空区域2004中露出。在板体200的厚度方向Z上，若该部件的厚度较大，则可能存在从第二表面2002露出的可能。第一加强件202和第二加强件204均固定设置于第二表面2002上，且第一加强件202和第二加强件204均沿第一表面2000的长度方向X(如图2a中所标示)延伸，第一加强件202和第二加强件204背离第二表面2002一侧用于与轨道接触。
一般而言，板体200容易在长度方向X上发生变形或翘曲，通过引入沿板体200的第一表面2000长度方向X延伸的第一加强件202和第二加强件204后，可以增强板体200在其长度方向X上的强度，以提高其在长度方向X上的抗弯折性，进而降低其变形或翘曲的概率。另外，由于在板体200面向轨道一侧引入了上述第一加强件202和第二加强件204，该第一加强件202和第二加强件204可以增大第一表面2000所承载的元件与轨道之间的间隔高度，从而可以降低元件在流转过程中被轨道碰撞、摩擦的概率，以降低元件损坏的概率。
可选地，如图2b所示，在本实施例中，第一加强件202包括互成夹角的第一延伸部2020和第一平直部2022，第一延伸部2020固定连接于第二表面2002与第一平直部2022之间，即第一加强件202呈类似L型的设计方式。同样地，第二加强件204包括互成夹角的第二延伸部2040和第二平直部2042，第二延伸部2040固定连接于第二表面2002与第二平直部2042之间，即第二加强件204呈类似L型的设计方式。在该设计方式中，类似L型的第一加强件202和第二加强件204在起到补强以及增大第一表面2000所承载的元件与轨道之间的间隔高度的同时，可以降低整个载具20的重量，以便于人工或机械搬运。当然，在其他实施例中，若不考虑重量，第一加强件202和第二加强件204也可为实心的条状结构。
进一步，第一平直部2022与第二平直部2042处于同一水平面上，且均与第一表面2000相互平行设置。该设计方式可以使得第一表面2000与水平面相互平行设置，降低第一表面2000上所承载的元件发生倾斜的概率。
此外，如图2b中所示，第一平直部2022自第一延伸部2020的一端向靠近第二平直部2042的方向延伸。该设计方式可以降低整个载具20的宽度。
或者，第二平直部2042自第二延伸部2040的一端向靠近第一平直部2022的方向延伸。该设计方式同样可以降低整个载具20的宽度。
或者，第一平直部2022自第一延伸部2020的一端向靠近第二平直部2042的方向延伸，且第二平直部2042自第二延伸部2040的一端向靠近第一平直部2022的方向延伸。该设计方式可以最大程度的降低整个载具20的宽度。
进一步，请继续参阅图2a以及图2b，第二表面2002包括沿长度方向X延伸且相对设置的第一外边缘20020和第二外边缘20022；第一延伸部2020与第一外边缘20020固定连接，第二延伸部2040与第二外边缘20022固定连接。当第一平直部2022和第二平直部2042的延伸方式如图2b中所示时(即第一平直部2022向第二平直部2042的方向延伸，第二平直部2042向第一平直部2022的方向延伸)，该设计方式可以进一步降低所引入的第一加强件202和第二加强件204对整个载具20宽度的影响。且第一加强件202、第二加强件204和板体200一体成型。该设计方式可以使得整个载具20的制作过程相对简单，且第一加强件202与板体200之间脱离的概率较低、第二加强件204与第二外边缘20022之间脱离的概率较低。此外，在本实施例中，第一延伸部2020可以为平板状，第一延伸部2020与第二表面2002之间的夹角大于0°且小于或等于90°，例如，夹角为30°、60°等；较佳地，第一延伸部2020与第二表面2002之间的夹角为90°。当然，第一延伸部2020也可为其他形状，此时可以以第一延伸部2020靠近第二表面2002的一端与远离第二表面2002的一端之间所形成的连线来与第二表面2002计算夹角。该设计方式可以使得第一延伸部2020不会超出对应位置处的板体200的第一外边缘20020，从而可以进一步降低所引入的第一加强件202对整个载具20宽度的影响。
与之类似地，或者，第二延伸部2040可以为平板状，第二延伸部2040与第二表面2002之间的夹角大于0°且小于或等于90°。例如，夹角为30°、60°等；较佳地，第二延伸部2040与第二表面2002之间的夹角为90°。当然，第二延伸部2040也可为其他形状，此时可以以第二延伸部2040靠近第二表面2002的一端与远离第二表面2002的一端之间所形成的连线来与第二表面2002计算夹角。该设计方式可以使得第二延伸部2040不会超出对应位置处的板体200的第二外边缘20022，从而可以进一步降低所引入的第二加强件204对整个载具20宽度的影响。
又或者，第一延伸部2020与第二表面2002之间的夹角大于0°且小于或等于90°，以及第二延伸部2040与第二表面2002之间的夹角大于0°且小于或等于90°。该设计方式可以使得第一延伸部2020不会超出对应位置处的板体200的第一外边缘20020、以及第二延伸部2040不会超出对应位置处的板体200的第二外边缘20022，且当第一平直部2022和第二平直部2042采用图2b中设计方式时，可以使得本申请所提供的载具20相比现有的平板载具，其宽度可以相同，进而使得本申请所提供的载具20可以适配原先平板载具所适用的流水线。
进一步，在上述角度设计基础上，最靠近第一外边缘20020的镂空区域2004(如图2a中所示)与第一外边缘20020之间具有第一距离d1(如图2b中所示)，第一距离d1大于第一平直部2022的延伸长度d2(如图2b中所示)。该设计方式可以使得第一平直部2022不会从邻近的镂空区域2004中露出，以降低该第一平直部2022对所承载的元件的影响。
与之类似地，或者，最靠近第二外边缘20022的镂空区域2004与第二外边缘20022之间具有第二距离d3，第二距离d3大于第二平直部2042的延伸长度d4。该设计方式可以使得第二平直部2042不会从邻近的镂空区域2004中露出，以降低该第二平直部2042对所承载的元件的影响。
又或者，最靠近第一外边缘20020的镂空区域2004与第一外边缘20020之间具有第一距离d1，第一距离d1大于第一平直部2022的延伸长度d2；以及最靠近第二外边缘20022的镂空区域2004与第二外边缘20022之间具有第二距离d3，第二距离d3大于第二平直部2042的延伸长度d4。
此外，板体200的厚度同样也会影响其变形和翘曲情况，若板体200的厚度太薄，则板体200变形和翘曲情况较大；而若板体200的厚度太厚，则会加重整个载具20的重量，不利于搬运、流转，会对其他机械结构产生损伤。综合上述因素，本申请中板体200的厚度大于1.2mm且小于或等于2.0mm，例如，1.3mm、1.5mm、1.7mm、1.9mm等。而对于第一延伸部2020、第一平直部2022、第二延伸部2040、第二平直部2042的厚度可以与板体200的厚度相同。
另外，现有的平板载具在流转过程中容易受到静电伤害。为了解决该技术问题，本申请所提供的载具20还包括抗静电涂层(图未示)，抗静电涂层可以覆盖板体200、第一加强件202和第二加强件204的外表面。该抗静电涂层的材质可以为现有技术中任一一种，其厚度可以大于或等于3微米。
下面从具体实施例的角度对本申请所提供的载具作进一步说明。
首先，提供了如下三种实施例，分别为对比例、实施例1和实施例2；其中，对比例的结构如图1a和图1b中所示，实施例1和实施例2的结构如图2a和图2b中所示，且对比例、实施例1和实施例2中板体200的第一表面2000的长度均为320mm、宽度均为160mm；对比例、实施例1和实施例2中板体200上所设计的镂空区域2004排布以及结构相同。对比例和实施例1中板体200的厚度相同，均为1.2mm；实施例2中板体200的厚度为1.5mm。
经仿真测试发现，对比例的翘曲程度为335.08um，而实施例1的翘曲程度为263.87um，实施例2的翘曲程度为170.18um。通过对比例和实施例1的数据可以看出，在其他条件一致的情况下，引入第一加强件202和第二加强件204后可以降低翘曲程度；可以认为在相同翘曲程度下，本申请所提供的载具20相比现有的平板载具可提高镂空区域2004排列的数目，提高产能。进一步，通过实施例1和实施例2的数据可以看出，在其他条件一致的情况下，板体200的厚度增大可以进一步降低翘曲程度。
此外，进一步在上述实施例1的基础上设置抗静电涂层，且选定不同的测量位置，具体测量位置可参见图3中标示，图3为实施例1中表面电阻率测量位置示意图。具体测试获得如下表1所示的表面电阻率测试结果。
表1表面电阻率测试结果
测量位置 电阻值/Ω
1 5.21E06
2 5.23E06
3 5.20E06
4 5.22E06
5 5.21E06
从上述结果看出，本申请所提供载具20的防静电效果能达到1.0E05～1.0E09等级，能够有效提高产品良率。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种载具，其特征在于，包括：
板体，包括厚度方向上相背设置的第一表面和第二表面，所述第一表面用于承载元件；所述板体上设置有多个镂空区域，所述镂空区域贯通对应位置处的所述第一表面和所述第二表面，且一个所述镂空区域的位置与一个所述元件对应；
相互平行设置的第一加强件和第二加强件，固定设置于所述第二表面上，且沿所述第一表面的长度方向延伸，所述第一加强件和所述第二加强件背离所述第二表面一侧用于与轨道接触。
2.根据权利要求1所述的载具，其特征在于，
所述第一加强件包括互成夹角的第一延伸部和第一平直部，所述第一延伸部固定连接于所述第二表面与所述第一平直部之间；
所述第二加强件包括互成夹角的第二延伸部和第二平直部，所述第二延伸部固定连接于所述第二表面与所述第二平直部之间；
其中，所述第一平直部与所述第二平直部处于同一水平面上，且均与所述第一表面相互平行设置。
3.根据权利要求2所述的载具，其特征在于，
所述第一平直部自所述第一延伸部向靠近所述第二平直部方向延伸；和/或，
所述第二平直部自所述第二延伸部向靠近所述第一平直部方向延伸。
4.根据权利要求3所述的载具，其特征在于，
所述第二表面包括沿长度方向延伸且相对设置的第一外边缘和第二外边缘；所述第一延伸部与所述第一外边缘固定连接，所述第二延伸部与所述第二外边缘固定连接，且所述第一加强件、所述第二加强件和所述板体一体成型。
5.根据权利要求4所述的载具，其特征在于，
所述第一延伸部与所述第二表面之间的夹角大于0°且小于或等于90°；和/或，
所述第二延伸部与所述第二表面之间的夹角大于0°且小于或等于90°。
6.根据权利要求5所述的载具，其特征在于，
最靠近所述第一外边缘的所述镂空区域与所述第一外边缘之间具有第一距离，所述第一距离大于所述第一平直部的延伸长度；和/或，
最靠近所述第二外边缘的所述镂空区域与所述第二外边缘之间具有第二距离，所述第二距离大于所述第二平直部的延伸长度。
7.根据权利要求1所述的载具，其特征在于，
所述板体的厚度大于1.2毫米且小于或等于2.0毫米。
8.根据权利要求1所述的载具，其特征在于，还包括：
抗静电涂层，覆盖所述板体、所述第一加强件和所述第二加强件的外表面。
9.根据权利要求8所述的载具，其特征在于，
所述抗静电涂层的厚度大于或等于3微米。
10.根据权利要求1所述的载具，其特征在于，还包括：
多个定位件，固定设置于所述第一表面，且每个所述镂空区域的周围均设置有多个所述定位件。
CN202110247236.5A 2021-03-05 2021-03-05 载具 Pending CN113140494A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110247236.5A CN113140494A (zh) 2021-03-05 2021-03-05 载具
PCT/CN2022/077179 WO2022183925A1 (zh) 2021-03-05 2022-02-22 载具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110247236.5A CN113140494A (zh) 2021-03-05 2021-03-05 载具

Publications (1)

Publication Number Publication Date
CN113140494A true CN113140494A (zh) 2021-07-20

Family

ID=76810841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110247236.5A Pending CN113140494A (zh) 2021-03-05 2021-03-05 载具

Country Status (2)

Country Link
CN (1) CN113140494A (zh)
WO (1) WO2022183925A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183925A1 (zh) * 2021-03-05 2022-09-09 苏州通富超威半导体有限公司 载具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2593400Y (zh) * 2002-12-17 2003-12-17 富士康(昆山)电脑接插件有限公司 电连接器托架
WO2007019833A1 (de) * 2005-08-16 2007-02-22 Mark Arinstein Maschinen & Anlagen Gmbh Palette mit hoher formstabilität und tragkraft

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19636554C2 (de) * 1996-09-09 2002-06-27 Martin Biallas Palette
CN2592534Y (zh) * 2002-11-18 2003-12-17 林澧芳 金属栈板
CN201894001U (zh) * 2010-12-06 2011-07-06 嘉联益科技股份有限公司 用于软性电路板的制程机台
CN113140494A (zh) * 2021-03-05 2021-07-20 苏州通富超威半导体有限公司 载具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2593400Y (zh) * 2002-12-17 2003-12-17 富士康(昆山)电脑接插件有限公司 电连接器托架
WO2007019833A1 (de) * 2005-08-16 2007-02-22 Mark Arinstein Maschinen & Anlagen Gmbh Palette mit hoher formstabilität und tragkraft

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022183925A1 (zh) * 2021-03-05 2022-09-09 苏州通富超威半导体有限公司 载具

Also Published As

Publication number Publication date
WO2022183925A1 (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US9274143B2 (en) Vertical probe array arranged to provide space transformation
US20020003101A1 (en) Tray for semiconductor integrated circuit device
CN113140494A (zh) 载具
KR20080023647A (ko) 기판 검사 장치
US20140138123A1 (en) Circuit stack structure
US5275326A (en) Guide hole sleeves for boat transports supporting semiconductor device assemblies
US12027450B2 (en) Electronic device and electronic device mounting structure
US20180068912A1 (en) Package base core and sensor package structure
JP5128015B1 (ja) 放電加工機のワーク取付台
US5392932A (en) Boat transport for suporting semiconductor device assemblies
KR20210068578A (ko) 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
US8030773B2 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
KR100719689B1 (ko) 평판 표시장치 제조용 엔드 이펙터
CN111834267B (zh) 基板传送引导装置
KR20010107033A (ko) 기판 수납용 카세트
CN220532110U (zh) 干燥架
CN220244001U (zh) 一种运输治具及其基板引导装置
JP2006321610A (ja) 搬送装置
CN214276846U (zh) 一种适用于半导体封装基板类产品目检治具套板
CN109560407B (zh) 电连接器
CN210429749U (zh) 一种半导体设备
US10515842B2 (en) Substrate transfer hand with transverse hand supports
US20220380137A1 (en) Carrier and Inspection System
CN218987230U (zh) 一种基板装片装置
KR102316841B1 (ko) 크랙 방지부를 구비하는 우레탄 휠

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210720

RJ01 Rejection of invention patent application after publication