CN113132654A - 多视频源拼接处理方法及装置和视频拼接器 - Google Patents

Abstract

本发明实施例公开了多视频源拼接处理方法及装置和视频拼接器。所述多视频源拼接处理方法包括：将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第一缓存子区；将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至多个第二缓存子区中相对应的第二缓存子区；以及根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域。本发明实施例有效解决现有的多视频源拼接处理方法会导致可编程逻辑器件的BRAM资源消耗较大且浪费较多的问题。

Description

多视频源拼接处理方法及装置和视频拼接器

技术领域

本发明涉及图像处理技术领域，尤其涉及一种多视频源拼接处理方法、一种多视频源拼接处理装置和一种视频拼接器。

背景技术

在多视频拼接器中将多个待拼接视频源拼接在存储器上时，每个所述待拼接视频源都需要两个互为乒乓的缓存区域以用于缓存图像数据，该缓存区域面向所述待拼接源的数据写入位宽远小于其面向所述存储器的数据读出位宽。例如：拼接后的完整图像的宽度为2048，每个待拼接视频源的数据输入位宽为32bit，存储器的数据读出位宽为512bit时，如果设置每个所述待拼接视频源的缓存深度为4096，以使得互为乒乓的两个缓存区域刚好能够缓存所述拼接后的完整图像的两行图像数据；在可编程逻辑器件中采用上述配置方案时，每个待拼接视频源会消耗所述可编程逻辑器件的7.5个BRAM(Block Ram，块随机存取存储器)资源，如果所述可编程逻辑器件接入4路待拼接视频源，则会消耗所述可编程逻辑器件的30个BRAM资源，但是，当所述可编程逻辑器件的一个BRAM资源的缓存深度为8192时，则所述可编程逻辑器件实际消耗的BRAM资源的数量为7.5。

由此可见，现有的多视频源拼接处理方法会导致可编程逻辑器件的BRAM资源消耗较大且浪费较多。

发明内容

为克服现有技术存在缺陷和不足，本发明实施例提供一种多视频源拼接处理方法、一种多视频源拼接处理装置和一种视频拼接器。

一方面，本发明实施例提供的一种多视频源拼接处理方法，包括：将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于1的正整数；轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

本实施例中，以预设输入位宽分别缓存多个待拼接视频源至对应的多个第一缓存区域，以预设输出位宽根据分时复用原则将多个第一缓存区域中分别缓存的多个待拼接视频源的图像数据转存至第二缓存区域或第四缓存区域，根据存储器写请求将互为乒乓的所述第二缓存区域和所述第四缓存区域中缓存的多个待拼接视频源的图像数据传入目标存储器，以实现在所述目标存储器中拼接所述多个拼接视频源；所述多个待拼接视频源在可编程逻辑器件中实际消耗第二缓存区域和第四缓存区域，从而节省了可编程逻辑器件的BRAM资源。

在本发明的一个实施例中，所述以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，包括：轮询所述多个待拼接视频源分别在所述多个第一缓存区域内的多个缓存状态，并当任意一个所述缓存状态满足目标状态时以所述预设输出位宽将多个待拼接视频源中所述缓存状态满足所述目标状态的待拼接视频源转存至所述多个第一缓存子区中相对应的第一缓存子区。

在本发明的一个实施例中，所述根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接，具体包括：根据所述存储器写请求包含的视频源标识、所述第二缓存区域的标识，请求写数据的起始地址和请求写数据的长度，控制所述目标存储器与所述第二缓存区域连通、并将已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至所述目标存储器的所述指定区域。

在本发明的一个实施例中，所述将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域，包括：将每个所述待拼接视频源以所述预设输入位宽和依次交替方式缓存至与所述待拼接视频源相对应的所述第一缓存区域的所述多个先入先出缓存区，其中所述多个先入先出缓存区的输入位宽和输出位宽相等、且等于所述预设输入位宽。

在本发明的一个实施例中，所述将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域，包括：将每个所述待拼接视频源以所述预设输入位宽缓存至与所述待拼接视频源相对应的所述第一缓存区域的双口RAM，其中所述双口RAM具有所述预设输入位宽和所述预设输出位宽。

另一方面，本发明实施例提供的一种多视频源拼接处理装置，包括：数据转换模块，用于将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；数据转存模块，用于以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于等于1的正整数；状态轮询机，用于轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及写控制模块，用于根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

在本发明的一个实施例中，所述数据转存模块具体用于：轮询所述多个待拼接视频源分别在所述多个第一缓存区域内的多个缓存状态，并当任意一个所述缓存状态满足目标状态时以所述预设输出位宽将多个待拼接视频源中所述缓存状态满足所述目标状态的待拼接视频源转存至所述多个第一缓存子区中相对应的第一缓存子区。。

在本发明的一个实施例中，所述写控制模块具体用于：根据所述存储器写请求包含的视频源标识、所述第二缓存区域的标识，请求写数据的起始地址和请求写数据的长度，控制所述目标存储器与所述第二缓存区域连通、并将已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至所述目标存储器的所述指定区域。。

在本发明的一个实施例中，所述数据转换模块具体用于：将每个所述待拼接视频源以所述预设输入位宽和依次交替方式缓存至与所述待拼接视频源相对应的所述第一缓存区域的多个先入先出缓存区，其中所述多个先入先出缓存区的输入位宽和输出位宽相等、且等于所述预设输入位宽；或者，将每个所述待拼接视频源以所述预设输入位宽缓存至与所述待拼接视频源相对应的所述第一缓存区域的双口RAM，其中所述双口RAM具有所述预设输入位宽和所述预设输出位宽。

再一方面，本发明实施例提供的一种视频拼接器，包括：可编程逻辑器件，用于执行如上任意一项所述的多视频源拼接处理方法，其中所述多个第一缓存区域、所述第二缓存区域、所述第三缓存区域和所述第四缓存区域内置于所述可编程逻辑器件；以及易失性存储器，电连接所述可编程逻辑器件且作为所述目标存储器。

综上所述，本申请上述各个实施例可以具有如优点或有益效果：以预设输入位宽分别缓存多个待拼接视频源至对应的多个第一缓存区域，以预设输出位宽根据分时复用原则将多个第一缓存区域中分别缓存的多个待拼接视频源的图像数据转存至第二缓存区域或第四缓存区域，根据存储器写请求将互为乒乓的所述第二缓存区域和所述第四缓存区域中缓存的多个待拼接视频源的图像数据传入目标存储器，以实现在所述目标存储器中拼接所述多个拼接视频源；所述多个待拼接视频源在可编程逻辑器件中实际消耗第二缓存区域和第四缓存区域，从而节省了可编程逻辑器件的BRAM资源。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一实施例提供的一种视频拼接器的结构示意图。

图2为本发明实施例提供的一种多视频源拼接处理方法的流程示意图。

图3为可编程逻辑器件实施所述多视频源拼接处理方法的过程示意图。

图4为可编程逻辑器件实施所述多视频源拼接处理方法的另一过程示意图。

图5为本发明第二实施例提供的一种多视频源拼接处理装置的模块示意图。

图6为本发明第三实施例提供的一种多视频源拼接处理***的结构示意图。

图7为本发明第四实施例提供的一种计算机可读存储介质的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

【第一实施例】

参见图1，其为本发明第一实施例提供的一种视频拼接器，所述视频拼接器200例如包括可编程逻辑器件210以及电连接可编程逻辑器件210的易失性存储器220。

其中，可编程逻辑器件210可以是FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)器件；易失性存储器220可以是DDR(Double Data Rate，双倍数据速率)存储器。可编程逻辑器件210用于接收多个待拼接视频源并执行多视频源拼接处理方法以实现所述多个待拼接视频源在易失性存储器220内的拼接。

参见图2，所述多视频源拼接处理方法例如包括：

步骤S10，将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；

步骤S30，以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于1的正整数；

步骤S50，轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及

步骤S70，根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

为便于更清楚地理解本实施例，下面结合图3和图4，对所述多视频源拼接处理方法的两种不同的具体实施过程进行详细描述。

【具体实施过程一】

参见图3，输入源0至输入源3为四个待拼接视频源，所述四个待拼接视频源对应四个第一缓存区域；例如每个所述待拼接视频源均以32bit的输入位宽缓存至对应的所述第一缓存区域，所述四个第一缓存区域为可编程逻辑器件210的内置存储器。

其中，每个所述第一缓存区域可以包括多个例如4个先入先出缓存区域，所述先入先出缓存区可以是可编程逻辑器件210内部的FIFO(First Input First Output，先入先出)存储器，每个所述FIFO存储器的数据读写位宽和对应的待拼接视频源的输入位宽均为32bit；每个所述待拼接视频源以32bit的输入位宽输入至可编程逻辑器件210时，将待拼接视频源交替缓存至对应的四个FIFO存储器内，在所述四个FIFO存储器的空信号全部拉低时，将该待拼接视频源缓存在所述四个FIFO存储器中的图像数据转存至第二缓存区域或第四缓存区域。

其中，数据转存模块轮询所述多个第一缓存区域，用于将所述多个第一缓存区域中缓存的图像数据依次转存至第二缓存区域或第四缓存区域，其中所述第二缓存区域与所述第四缓存区域互为乒乓，所述第二缓存区域包括与所述多个待拼接视频源分别对应的多个第一缓存子区，所述第四缓存区域包括与所述多个待拼接视频源分别对应的多个第二缓存子区；其中所述第二缓存区域和第四缓存区域分别为可编程逻辑器件210的内置存储器，所述目标存储器为易失性存储器220。

具体的，数据转存模块依次轮询所述多个第一缓存区域的缓存状态，并且在任意一个第一缓存区域的缓存状态为空信号全部拉低时，即在该第一缓存区域的四个FIFO存储器的空信号全部拉低时，以128bit的输出位宽将空信号全部拉低的四个FIFO存储器中缓存的图像数据转存至第二缓存区域中与该待拼接视频源对应的第一缓存子区中。

由于数据转换模块将待拼接视频源存储在对应的第一缓存区域的四个FIFO内，所以4个时钟周期才会将四个FIFO的空信号全部拉低，相应的数据转存模块能够在4个时钟周期内完成对四个第一缓存区域的轮询，并在每个时钟周期内转存空信号全部拉低的第一缓存区域中缓存的图像数据，从而数据转存模块会在四个时钟周期内将四个第一缓存区域中缓存的数据依次转存至第二缓存区域中对应的第一缓存子区内(或者转存至第四缓存区域中对应的第二缓存子区内)，这样数据转换模块就不会产生数据堆积，同时FIFO存储器的深度设置为32bit即可以满足该需求，从而对每个待拼接视频源实现了32bit输入位宽和128bit输出位宽的缓存操作。

状态轮询机用于轮询所述多个待拼接视频源分别缓存在所述第二缓存区域中的多个第一缓存子区(或者第四缓存区域中的多个第二缓存子区)的数据存储长度是否满足指定长度，所述指定长度例如为所述待拼接视频源的一行图像数据的长度，即第一缓存子区中缓存的图像数据的数据存储长度为对应的待拼接视频源的一行图像数据时，发起存储器写请求，并记录所述存储器写请求至第三缓存区域，所述第三缓存区域为可编程逻辑器件210的内置存储器，以及将该待拼接视频源切换缓存至所述第四缓存区域中与该待拼接视频源对应的第二缓存子区内。

其中，在第三缓存区域中的存储器写请求记录不为空时，表示所述第三缓存区域中有存储器写请求没有被响应，此时写控制模块就会发起该存储器写请求，在目标存储器响应该存储器写请求时，写控制模块会根据该存储器写请求将对应的图像数据传入所述目标存储器中；完成一次存储器写请求之后，会继续查看所述第三缓存区域中的存储器写请求记录是否为空，非空时执行下一次的存储器写请求。

写控制模块根据所述存储器写请求将对应的图像数据传入所述目标存储器的过程具体是：所述存储器写请求包含关联待拼接视频的视频源标识、所述第二缓存区域的标识或所述第四缓存区域的标识、以及位于所述目标存储器上的请求写数据的起始地址和请求写数据的长度；写控制模块以及MUX模块根据所述第二缓存区域的标识或所述第四缓存区域的标识将对应的所述第二缓存区域或所述第四缓存区域连接至所述目标存储器、还根据所述第三缓存区域中记录的所述存储器写请求控制对应的所述第二缓存区域或第四缓存区域中缓存的待拼接视频源(与所述视频源标识对应)的图像数据(即与所述待拼接视频源对应的所述第一缓存子区或第二缓存子区中缓存的指定长度的图像数据)存储至目标存储器的指定区域(即与所述请求写数据的起始地址和请求写数据的长度对应的区域)，从而实现四个拼接视频源在所述目标存储器内的拼接。

在上述具体实施过程中，例如所述第二缓存区域和所述第四缓存区域的输入位宽与所述第一缓存区域的输出位宽相同均为128bit，所述第二缓存区域和所述第四缓存区域的输出位宽例如为512bit，存储深度例如为8192，因此所述第二缓存区域和所述第四缓存区域分别消耗可编程逻辑器件210的7.5个BRAM资源，所述第二缓存区域的多个第一缓存子区分别能够缓存对应的待拼接视频源的一行图像数据，同样的，所述第四缓存区域的多个第二缓存子区分别能够缓存对应的待拼接视频源的一行图像数据；因此，所述第二缓存区域和所述第四缓存区域能够缓存四个待拼接视频源的两行图像数据以实现乒乓操作，从而使得所述第二缓存区域和所述第四缓存区域共消耗可编程逻辑器件210的15个BRAM资源。

在另一个具体实施方式中，所述多个第一缓存区域还可以分别是多个双口RAM，所述双口RAM具有预设输入位宽例如为32bit和预设输出位宽例如为128bit，采用所述多个双口RAM分别缓存对应的多个待拼接视频源、以及将所述多个双口RAM中分别缓存所述多个待拼接视频源的图像数据转存至所述第二缓存区域或所述第四缓存区域的过程与上述所述第一缓存区域为多个FIFO资源的过程相似，此处不再赘述。

【具体实施过程二】

参见图4，将所述多个待拼接视频源分为多组例如为2组，并且每组待拼接视频源对应有数据转换模块、数据转存模块以及写控制模块，多组待拼接视频源对应同一个目标存储器，且每组待拼接视频源及其对应的数据转存模块、数据转存模块以及写控制模块配合以实现在目标存储器上拼接的过程与上述将多个待拼接视频源在目标存储器上拼接的过程相同，此处不再赘述；当然，本发明实施例不限于此。

综上所述，本发明实施例能够以预设输入位宽分别缓存多个待拼接视频源至对应的多个第一缓存区域，以预设输出位宽根据分时复用原则将多个第一缓存区域中分别缓存的多个待拼接视频源的图像数据转存至第二缓存区域或第四缓存区域，根据存储器写请求将互为乒乓的所述第二缓存区域和所述第四缓存区域中缓存的多个待拼接视频源的图像数据传入目标存储器，以实现在所述目标存储器中拼接所述多个拼接视频源；所述多个待拼接视频源在可编程逻辑器件中实际消耗第二缓存区域和第四缓存区域，从而节省了可编程逻辑器件的BRAM资源。另外，值得一提的是，前述第一缓存区域的输入位宽32bit及输出位宽128bit，第二及第四缓存区域的输出位宽512bit仅为举例，并非用来限制本发明实施例；例如当待拼接视频源的数量为8个且第一缓存区域的输入位宽仍采用32bit时，第一缓存区域的输出位宽应设计为32bit*8＝256bit。

【第二实施例】

参见图5，其为本发明第二实施例提供的一种多视频源拼接处理装置，所述多视频源拼接处理装置100例如包括：

数据转换模块10，用于将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；

数据转存模块30，用于以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于等于1的正整数；

状态轮询机50，用于轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及

写控制模块70，用于根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

至于数据转换模块10、数据转存模块30、状态轮询机50和写控制模块70的具体功能细节可参考前述第一实施例中步骤S10、S30、S50和S70的相关描述，在此不再赘述。此外，值得一提的是，数据转换模块10、数据转存模块30、状态轮询机50和写控制模块70可以为软件模块，存储于非易失性存储器中且由处理器执行相关操作以进行前述第一实施例中的步骤S10、S30、S50和S70。

【第三实施例】

参见图6，其为本发明的第三实施例提供的一种多视频源拼接处理***的结构示意图，所述多视频源拼接处理***400例如包括处理器430以及电连接处理器430的存储器410，存储器410上存储有计算机程序411，处理器430执行计算机程序411以实现如上述第一实施例中所述的多视频源拼接处理方法。

【第四实施例】

参见图7，其为本发明的第四实施例提供的一种计算机可读存储介质的结构示意图，所述计算机可读存储介质500例如为非易失性存储器，其例如为：磁介质(如硬盘、软盘和磁带)，光介质(如CDROM盘和DVD)，磁光介质(如光盘)以及专门构造为用于存储和执行计算机可执行指令的硬件装置如只读存储器(ROM)、闪存等。计算机可读存储介质500上存储有计算机可执行指令510。计算机可读存储介质500可由一个或多个处理器或处理装置执行计算机可执行指令510，以实现如上述第一实施例中所述的多视频源拼接处理方法。

在本发明所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种多视频源拼接处理方法，其特征在于，包括：

将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；

以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于1的正整数；

轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及

根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

2.根据权利要求1所述的多视频源拼接处理方法，其特征在于，所述以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，包括：

轮询所述多个待拼接视频源分别在所述多个第一缓存区域内的多个缓存状态，并当任意一个所述缓存状态满足目标状态时以所述预设输出位宽将多个待拼接视频源中所述缓存状态满足所述目标状态的待拼接视频源转存至所述多个第一缓存子区中相对应的第一缓存子区。

3.根据权利要求1所述的多视频源拼接处理方法，其特征在于，所述根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接，具体包括：

根据所述存储器写请求包含的视频源标识、所述第二缓存区域的标识，请求写数据的起始地址和请求写数据的长度，控制所述目标存储器与所述第二缓存区域连通、并将已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至所述目标存储器的所述指定区域。

4.根据权利要求1所述的多视频源拼接处理方法，其特征在于，所述将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域，包括：

将每个所述待拼接视频源以所述预设输入位宽和依次交替方式缓存至与所述待拼接视频源相对应的所述第一缓存区域的所述多个先入先出缓存区，其中所述多个先入先出缓存区的输入位宽和输出位宽相等、且等于所述预设输入位宽。

5.根据权利要求1所述的多视频源拼接处理方法，其特征在于，所述将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域，包括：

将每个所述待拼接视频源以所述预设输入位宽缓存至与所述待拼接视频源相对应的所述第一缓存区域的双口RAM，其中所述双口RAM具有所述预设输入位宽和所述预设输出位宽。

6.一种多视频源拼接处理装置，其特征在于，包括：

数据转换模块，用于将多个待拼接视频源分别以预设输入位宽缓存至多个第一缓存区域；

数据转存模块，用于以预设输出位宽将分别缓存至所述多个第一缓存区域的所述多个待拼接视频源分别转存至第二缓存区域的多个第一缓存子区，其中所述预设输出位宽为所述预设输入位宽的N倍、且N为大于等于1的正整数；

状态轮询机，用于轮询所述多个待拼接视频源分别在所述多个第一缓存子区的数据存储长度是否满足指定长度，并在每一个所述待拼接视频源在相对应的所述第一缓存子区的数据存储长度满足所述指定长度时发起存储器写请求、将所述存储器写请求记录至第三缓存区域、以及将所述数据存储长度满足所述指定长度的所述待拼接视源源切换至以所述预设输出位宽缓存至第四缓存区域的多个第二缓存子区中相对应的第二缓存子区；以及

写控制模块，用于根据记录至所述第三缓存区域的所述存储器写请求，控制已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至目标存储器的指定区域，以实现所述多个待拼接视频源在所述目标存储器内的拼接。

7.根据权利要求6所述的多视频源拼接处理装置，其特征在于，所述数据转存模块具体用于：

轮询所述多个待拼接视频源分别在所述多个第一缓存区域内的多个缓存状态，并当任意一个所述缓存状态满足目标状态时以所述预设输出位宽将多个待拼接视频源中所述缓存状态满足所述目标状态的待拼接视频源转存至所述多个第一缓存子区中相对应的第一缓存子区。

8.根据权利要求6所述的多视频源拼接处理装置，其特征在于，所述写控制模块具体用于：

根据所述存储器写请求包含的视频源标识、所述第二缓存区域的标识，请求写数据的起始地址和请求写数据的长度，控制所述目标存储器与所述第二缓存区域连通、并将已转存至相对应的所述第一缓存子区的所述待拼接视频源存储至所述目标存储器的所述指定区域。

9.根据权利要求6所述的多视频源拼接处理装置，其特征在于，所述数据转换模块具体用于：

将每个所述待拼接视频源以所述预设输入位宽和依次交替方式缓存至与所述待拼接视频源相对应的所述第一缓存区域的多个先入先出缓存区，其中所述多个先入先出缓存区的输入位宽和输出位宽相等、且等于所述预设输入位宽；或者

将每个所述待拼接视频源以所述预设输入位宽缓存至与所述待拼接视频源相对应的所述第一缓存区域的双口RAM，其中所述双口RAM具有所述预设输入位宽和所述预设输出位宽。

10.一种视频拼接器，其特征在于，包括：

可编程逻辑器件，用于执行如权利要求1-5任意一项所述的多视频源拼接处理方法，其中所述多个第一缓存区域、所述第二缓存区域、所述第三缓存区域和所述第四缓存区域内置于所述可编程逻辑器件；以及

易失性存储器，电连接所述可编程逻辑器件且作为所述目标存储器。

Images