CN113130455A - 一种高热可靠性的多单元功率集成模块及其加工工艺 - Google Patents

一种高热可靠性的多单元功率集成模块及其加工工艺 Download PDF

Info

Publication number
CN113130455A
CN113130455A CN202110426392.8A CN202110426392A CN113130455A CN 113130455 A CN113130455 A CN 113130455A CN 202110426392 A CN202110426392 A CN 202110426392A CN 113130455 A CN113130455 A CN 113130455A
Authority
CN
China
Prior art keywords
silicon
chip
copper
chips
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110426392.8A
Other languages
English (en)
Other versions
CN113130455B (zh
Inventor
胡娟
侯丽
周云艳
鲍婕
芦莎
汪礼
郑小帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huangshan University
Original Assignee
Huangshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huangshan University filed Critical Huangshan University
Priority to CN202110426392.8A priority Critical patent/CN113130455B/zh
Publication of CN113130455A publication Critical patent/CN113130455A/zh
Application granted granted Critical
Publication of CN113130455B publication Critical patent/CN113130455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本发明涉及高热可靠性的多单元功率集成模块(PIM)的结构及其加工工艺，其结构包括硅基IGBT芯片、碳化硅肖特基势垒二极管芯片、硅基二极管芯片、铜/石墨烯纳米片(Cu/GN)异质薄膜、石墨烯基封装树脂、覆铜陶瓷衬板、焊料层、纳米银导电胶、键合引线、铜垫片、塑封外壳、铝碳化硅基板、导热硅脂以及散热器。本发明采用Cu/GN异质薄膜代替局部键合线的方式，将大功率PIM中斩波电路IGBT芯片的局部热量通过上下两条热传导路径散发，降低芯片上的局部热点温度；同时将石墨烯均匀地添加到环氧树脂中作为灌封材料，从而减小大功率PIM从芯片到环境的整体热阻，提升散热效率。

Description

一种高热可靠性的多单元功率集成模块及其加工工艺
技术领域
本发明属于半导体技术领域，具体涉及一种高热可靠性的多单元功率集成模块结构及其加工工艺。
背景技术
与传统的离散***相比，功率集成模块PIM(power integrated module)集成度高、外部布线和焊接点少、寄生参数少、频率特性好。同时，集成后的功率模块还具有导通电压低、过载温度高、开关损耗小、短路鲁棒性强等优点。因此广泛应用于工业传动和家用空调领域。然而，紧凑的结构使得PIM在同一功率级具有更高的热流密度。内部散热条件的恶化和内部温度的急剧升高会破坏PIM的性能。因此，优化其封装结构，提高其在由导通损耗和开关损耗引起的高温下的可靠性，从而延长其使用寿命是十分重要的。
由于PIM的紧凑性要求，主电路逆变电路的六组IGBT芯片和碳化硅SBD芯片相对比较集中，因此需要预留较大的散热面积。继而导致斩波电路空间狭窄，IGBT芯片发热严重温度很高。本发明重点研究温度最高点处的斩波IGBT芯片，分别通过局部双面散热和石墨烯材料的应用，给出更为理想的封装结构设计方案和配套工艺，提高PIM的热可靠性。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种高热可靠性的多单元功率集成模块及其加工工艺。通过采用铜/石墨烯纳米片异质薄膜(简称Cu/GN薄膜)代替局部键合线将斩波电路中IGBT芯片与电极端子连接，使IGBT芯片产生的热量同时从芯片的上下表面散发，提高模块的散热效率。另外，将高热导率的石墨烯复合材料作为封装材料用于PIM模块的注塑灌封，在纵向上实现石墨烯的散热优化，进而提升模块的散热性能和可靠性。
为达到上述目的，本发明公开了一种高热可靠性的多单元功率集成模块，其模块内部自上而下包括：芯片层、上焊料层、铜布线层、陶瓷层、下铜层、下焊料层、铝碳化硅基板；所述铜布线层、陶瓷层和下铜层组成覆铜陶瓷衬板；所述芯片层包括多个硅基二极管芯片、碳化硅SBD芯片和硅基IGBT芯片，其中，由六个硅基IGBT芯片和六个碳化硅SBD芯片并联组成三相桥式逆变电路，由独立的一个硅基IGBT芯片和一个硅基二极管芯片串联组成斩波电路，由六个硅基二极管芯片组成三相全波整流电路；电路的连接通过铜布线层中的线路以及键合引线实现，在铜布线层中制作有与各芯片电极相连通的芯片电极引出端；所述铝碳化硅基板及其以上的部分封装在外壳中，外壳中填充石墨烯基封装树脂；铝碳化硅基板底部通过导热硅脂贴有散热器。
具体的，所述逆变电路中，一个硅基IGBT芯片和一个碳化硅SBD芯片为一组，共六组，每组芯片中硅基IGBT芯片的发射极和碳化硅SBD芯片的阳极相连接，硅基IGBT芯片的集电极和碳化硅SBD芯片的阴极相连接，硅基IGBT芯片的栅极和发射极、碳化硅SBD芯片的阳极朝上，硅基IGBT芯片的集电极、碳化硅SBD芯片的阴极朝下；上桥臂的三个硅基IGBT芯片背面共集电极，通过上焊料层焊接在覆铜陶瓷衬板的铜布线层第一区域；下桥臂的三个硅基IGBT背面集电极分别通过上焊料层焊接在覆铜陶瓷衬板的铜布线层第二区域、铜布线层第三区域、铜布线层第四区域，并且分别一一对应地与上桥臂的三个硅基IGBT芯片发射极相连，引出三相输出端子，实现电路需求；每个硅基IGBT芯片的栅极通过键合线与铜布线层中的栅极引出端相连接，用于连接外部驱动电路。
具体的，所述斩波电路中，硅基IGBT芯片的集电极和硅基二极管芯片的阳极相连接，硅基IGBT芯片的栅极和发射极、硅基二极管芯片的阳极朝上，硅基IGBT芯片的集电极、硅基二极管芯片的阴极朝下。
具体的，所述三相全波整流电路中，所有硅基二极管芯片的背面电极即阴极朝下；上桥臂的三个硅基二极管芯片背面共阴极，通过上焊料层焊接在覆铜陶瓷衬板的铜布线层第十区域，引出整流输出正极端子；下桥臂的三个硅基二极管芯片背面分别贴装在覆铜陶瓷衬板的铜布线层第七区域、铜布线层第八区域和铜布线层第九区域；所有硅基二极管芯片的正面电极即阳极朝上，通过键合线实现电路需求，包括：下桥臂的三个硅基二极管芯片正面共阳极相连，引出整流输出负极端子，上桥臂的三个硅基二极管芯片阳极一一对应地与下桥臂的三个硅基二极管芯片阴极相连，其连接点分别引出三相输入端子，用以连接输入交流电。
具体的，所述斩波电路中，硅基IGBT芯片的发射极涂有纳米银导电胶，同时铜布线层中制作的发射极引出端通过上焊料层贴装与硅基IGBT芯片相同厚度的铜垫片，铜垫片上表面也涂上纳米银导电胶；用一片铜/石墨烯纳米片异质薄膜贴装在两处纳米银导电胶上，将硅基IGBT芯片的发射极连接到发射极引出端上；硅基IGBT芯片的栅极用键合引线连接到铜布线层中相应的栅极引出端上。
具体的，所述纳米银导电胶厚度为75～80μm。所述铜/石墨烯纳米片异质薄膜厚度为100～120μm。
本发明还相应的公开了上述功率集成模块的加工工艺，包括以下步骤：
步骤1、在铝碳化硅基板上涂覆焊料层，将覆铜陶瓷衬板的下铜层贴装在铝碳化硅基板上表面对应位置；覆铜陶瓷衬板的上铜层为铜布线层，在铜布线层表面涂覆焊料层，将硅基二极管芯片、碳化硅SBD芯片、硅基IGBT芯片背面向下，分别贴装在覆铜陶瓷衬板铜布线层对应位置上；其中，由六个硅基IGBT芯片和六个碳化硅SBD芯片并联组成三相桥式逆变电路，由独立的一个硅基IGBT芯片和一个硅基二极管芯片串联组成斩波电路，由六个硅基二极管芯片组成三相全波整流电路；
步骤2、将步骤1得到的结构放入回流焊机进行焊接；
步骤3、引线键合，包括：所述三相桥式逆变电路中一个硅基IGBT芯片和一个碳化硅SBD芯片为一组，共六组，每组芯片中硅基IGBT芯片的发射极和碳化硅SBD芯片的阳极相连接，下桥臂的三个硅基IGBT芯片集电极一一对应地与上桥臂的三个硅基IGBT芯片发射极连接；所述斩波电路中，硅基IGBT芯片的集电极和硅基二极管芯片的阳极相连；所述三相全波整流电路中，上桥臂的三个硅基二极管芯片阳极一一对应地与下桥臂的三个硅基二极管芯片阴极相连，下桥臂的三个硅基二极管芯片正面共阳极相连；
在覆铜陶瓷衬板铜布线层上制作有芯片电极引出端，将步骤2得到的结构中所有芯片电极键合到对应的芯片电极引出端上；
步骤4、在铜布线层中对应斩波电路中的硅基IGBT芯片发射极的位置制作有发射极引出端，在发射极引出端上涂覆焊料层，贴装与硅基IGBT芯片相同厚度的铜垫片；在铜垫片上表面和硅基IGBT芯片正面发射极均涂覆纳米银导电胶；
步骤5、将铜/石墨烯纳米片异质薄膜贴装在步骤4的两块纳米银导电胶上进行连接，使斩波电路中的硅基IGBT芯片发射极与其对应发射极引出端相连接；
步骤6、用外壳将步骤5得到的结构封装起来，除铝碳化硅基板底面裸露；
步骤7、使用石墨烯基封装树脂在外壳中进行注塑灌封，再将整个结构放在烘箱内加热固化；
步骤8、在散热器上表面涂覆导热硅脂，将步骤7得到的结构贴装在散热器上表面对应位置，使散热器上表面与铝碳化硅基板的底面紧密接触。
具体的，步骤5所述铜/石墨烯纳米片异质薄膜是采用微波辅助热还原法(MA)制备以铜纳米粒子或纳米团簇修饰的导热石墨烯纳米片(GNs)，再结合热还原使Cu沉积均匀地分散在石墨烯纳米片上形成的。
具体的，步骤7所述石墨烯基封装树脂(24)是使用高速剪切混合器将环氧树脂和石墨烯薄片填料混合抽真空，添加固化剂后再次混合并抽真空，然后在烘箱内加热固化制成的石墨烯复合材料。
本发明具有如下优点：
1、本发明采用Cu/GN薄膜代替局部键合线将斩波电路中IGBT芯片与电极端子连接，使IGBT芯片产生的热量同时从芯片的上下表面散发，提高模块的散热效率。在没有键合线的情况下减少了寄生参数，开关损耗也会相应降低，同时还可以减小大功率PIM的整体热阻。
2、本发明在环氧树脂中加入石墨烯，将此高热导率的石墨烯复合材料作为封装材料用于PIM模块的注塑灌封，在纵向上实现石墨烯的散热优化，进而提升模块的散热性能和可靠性。
3、本发明采用SiC混合模块，其中SiC-SBD具有理想的反向恢复特性，可以在更高的频率下工作，并且在同一频率下具有更高的效率。提高了整体的散热能力、功率水平和能量效率，同时实现了性能和成本之间的最佳折衷。
附图说明
图1是本发明的封装结构剖面示意图。
图2是本发明实施例中硅基二极管芯片、碳化硅SBD芯片和硅基IGBT芯片的平面布局图。
图3是本发明实施例中Cu/GN异质结构薄膜铺设局部示意图。
图4是本发明加工工艺步骤1得到的基板、DBC衬板及其内部所有元件组成的结构示意图。
图5是本发明加工工艺步骤5得到的铺设Cu/GN异质结构薄膜后的结构示意图。
图6是本发明提出的高热可靠性PIM与其它结构方案的散热效果对比图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
本发明提出了一种高热可靠性多单元PIM结构，如图1所示，总体自上而下包括：芯片层、上焊料层13、铜布线层16、陶瓷层17、下铜层18、下焊料层20、铝碳化硅基板21；所述铜布线层16、陶瓷层17和下铜层18组成DBC衬板(覆铜陶瓷衬板)19；所述芯片层包括多个硅基二极管芯片10、碳化硅SBD芯片11和硅基IGBT芯片12，其中，由六个硅基IGBT(绝缘栅双极型晶体管)芯片12和六个碳化硅SBD(肖特基势垒二极管)芯片11并联组成三相桥式逆变电路26，由独立的一个硅基IGBT芯片12和一个硅基二极管芯片10串联组成斩波电路27，由六个硅基二极管芯片10组成三相全波整流电路28；电路的连接通过铜布线层16中的线路以及其它键合引线实现，在铜布线层16中制作有与各芯片电极相连通的芯片电极引出端。
以包含以上三个单元电路的PIM为例，图1中七个硅基二极管芯片10、六个碳化硅SBD芯片11和七个硅基IGBT芯片12的背面，通过上焊料层13贴装在DBC衬板19的上铜层(铜布线层16)的上表面对应位置，并由DBC衬板19铜布线层16中制作的芯片电极引出端引出。采用外壳25和石墨烯基封装树脂24将所有芯片元件、DBC衬板19以及铝碳化硅基板21进行封装。铝碳化硅基板21的底面裸露在塑料外壳25表面，通过导热硅脂层22连接到散热器23的上表面。石墨烯基封装树脂24是在环氧树脂中加入石墨烯制成的石墨烯复合材料，使用高速剪切混合器将环氧树脂和石墨烯薄片填料混合抽真空，添加固化剂后再次混合并抽真空，然后在烘箱内加热固化制成。
本实施例中硅基二极管芯片10、碳化硅SBD芯片11和硅基IGBT芯片12的平面布局如图2所示，共构成三个单元电路：三相桥式逆变电路26、斩波电路27、三相全波整流电路28。
逆变电路26中一个硅基IGBT芯片12和一个碳化硅SBD芯片11为一组，共分为六组。其中，上桥臂三组芯片(第一硅基IGBT芯片12-1和第一碳化硅SBD芯片11-1一组、第二硅基IGBT芯片12-2和第二碳化硅SBD芯片11-2一组、第三硅基IGBT芯片12-3和第三碳化硅SBD芯片11-3一组)布局在图中所示的铜布线层第一区域16-1，下桥臂三组芯片(第四硅基IGBT芯片12-4和第四碳化硅SBD芯片11-4一组、第五硅基IGBT芯片12-5和第五碳化硅SBD芯片11-5一组、第六硅基IGBT芯片12-6和第六碳化硅SBD芯片11-6一组)分别布局在图中所示的铜布线层第二区域16-2、铜布线层第三区域16-3、铜布线层第四区域16-4；上下桥臂对称排列，每组芯片中硅基IGBT芯片12和碳化硅SBD芯片11纵向排列，六组芯片形成两行六列。其中硅基IGBT芯片12的背面电极集电极和碳化硅SBD芯片11的背面电极阴极朝下，每组分别贴装在DBC衬板19的铜布线层16区域中的对应位置。硅基IGBT芯片12的正面电极栅极、发射极和碳化硅SBD芯片11的正面电极阳极朝上，通过键合线实现电路需求，包括：每组芯片中硅基IGBT芯片12的发射极和碳化硅SBD芯片11的阳极相连接；下桥臂的三个硅基IGBT芯片12-4、12-5、12-6集电极与对应上桥臂的三个硅基IGBT芯片12-1、12-2、12-3发射极连接，连接点引出三相输出端子，实现电路需求。每个硅基IGBT芯片12的栅极与DBC衬板19铜布线层16中的栅极引出端相连，用于连接外部驱动电路。
斩波电路27中包含第七硅基IGBT芯片12-7和第七硅基二极管芯片10-7。第七硅基IGBT芯片12-7布局在图中所示的铜布线层第五区域16-5，第七硅基二极管芯片10-7布局在图中所示的铜布线层第六区域16-6。其中第七硅基IGBT芯片12-7的背面电极集电极和第七硅基二极管芯片10-7的背面电极阴极朝下，贴装在DBC衬板19的铜布线层16对应位置。第七硅基IGBT芯片12-7的正面电极栅极、发射极和第七硅基二极管芯片10-7的正面电极阳极朝上。第七硅基IGBT芯片12-7的集电极和第七硅基二极管芯片10-7的阳极相连，连接点引出接线端子，实现电路需求；第七硅基IGBT芯片12-7的栅极与DBC基板19铜布线层16中的栅极引出端16-11相连，用于连接外部驱动电路。
整流电路28中包含六个硅基二极管芯片10。其中，上桥臂三个芯片第四硅基二极管芯片10-4、第五硅基二极管芯片10-5、第六硅基二极管芯片10-6布局在图中所示的铜布线层第十区域16-10，下桥臂三个芯片第一硅基二极管芯片10-1、第二硅基二极管芯片10-2、第三硅基二极管芯片10-3分别布局在图中所示的铜布线层第七区域16-7、铜布线层第八区域16-8、铜布线层第九区域16-9，上下桥臂左右对称排列，芯片形成三行两列。其中所有硅基二极管芯片10的背面电极阴极朝下，分别贴装在DBC衬板19的铜布线层16对应位置；所有硅基二极管芯片10的正面电极阳极朝上，通过键合线实现电路需求，包括：下桥臂的三个硅基二极管芯片10正面共阳极相连，上桥臂的三个硅基二极管芯片10阳极与对应下桥臂的三个硅基二极管芯片10阴极相连，连接点引出三相输入端子，实现电路需求。
DBC衬板19上制作的线路和所有芯片的电极引出端，都是DBC衬板19铜布线层16上预先刻蚀好的图形，通过刻蚀好的铜层分别与芯片电极相连，后期涂上焊料，跟引线框架对应的位置焊在一起。
本发明针对PIM最高温度点采用局部双面散热方式，Cu/GN薄膜14铺设局部示意图如图3所示，斩波电路27中的第七硅基IGBT芯片12-7的发射极涂有纳米银导电胶15，同时发射极引出端16-12通过上焊料层13贴装与第七硅基IGBT芯片12-7相同厚度的铜垫片9，铜垫片9上也涂上纳米银导电胶15；用导热系数为1912W/m·K的Cu/GN薄膜14将第七硅基IGBT芯片12-7与发射极引出端16-12电连接。所述Cu/GN薄膜14是采用微波辅助热还原法(MA)制备以铜纳米粒子或纳米团簇修饰的导热石墨烯纳米片(GNs)，再结合热还原使Cu沉积均匀地分散在GNs上形成的。第七硅基IGBT芯片12-7的正面栅极用引线29与其栅极端子16-11相连。
本发明还提出了上述高热可靠性大功率PIM结构的加工工艺，具体步骤如下。
步骤1、在铝碳化硅基板21上涂覆95～100μm的焊料层，将DBC衬板19下铜层18下表面贴装在铝碳化硅基板21上表面对应位置上；在DBC衬板19铜布线层16表面涂覆95～100μm焊料层，将硅基二极管芯片10、碳化硅SBD芯片11、硅基IGBT芯片12背面向下分别贴装在DBC衬板19铜布线层16上对应位置。所有芯片的平面布局如图2所示，逆变电路26中一个硅基IGBT芯片12和一个碳化硅SBD芯片11为一组，共分为六组，一组一列，上下桥臂对称排列，六组芯片形成两行六列。斩波电路27中的硅基IGBT芯片12和硅基二极管芯片10纵向排列(硅基IGBT芯片12的背面电极集电极和硅基二极管芯片10的背面电极阴极朝下)。整流电路28中六个硅基二极管芯片10上下桥臂左右对称排列，形成三行两列(所有硅基二极管芯片10的背面电极阴极朝下)。
除此以外，DBC衬板19上制作的线路和所有芯片的电极引出端，都是DBC衬板19铜布线层16上预先刻蚀好的图形，通过刻蚀好的铜层分别与芯片电极相连，后期涂上焊料，跟引线框架对应的位置焊在一起，如图4所示(引线框架未画出)。
步骤2、在真空回流焊炉里面，按照焊料的回流焊曲线设置好温度变化曲线，再将步骤1得到的结构放在真空回流焊炉里进行回流焊，使得芯片与DCB衬板19以及铝碳化硅基板21与DBC衬板19之间的焊膏充分融化，以达到焊接更加牢固的目的。焊接后进行清洁处理，主要将残留助焊剂、化学溶液等清洗干净。
步骤3、引线键合(图中未全部画出)，包括：逆变电路26中1个硅基IGBT芯片12和1个碳化硅SBD芯片11为一组，共六组；每组芯片中硅基IGBT芯片12的发射极和SBD芯片11的阳极相连接；下桥臂的三个硅基IGBT芯片集电极一一对应地与上桥臂的三个硅基IGBT芯片发射极连接；斩波电路27中硅基IGBT芯片12的集电极和硅基二极管芯片10的阳极相连；整流电路28中上桥臂的三个硅基二极管芯片10阳极一一对应地与下桥臂的三个硅基二极管芯片10阴极相连，下桥臂的三个硅基二极管芯片10正面共阳极相连。
除此以外，在DBC衬板19铜布线层16上制作有芯片电极引出端，将步骤2得到的结构中所有芯片电极键合到芯片电极引出端上。再经过超声波热压机焊接，最终达到芯片稳定可靠的目的。
步骤4、在铜布线层16中对应斩波电路27中的硅基IGBT芯片12发射极的位置制作有发射极引出端16-12，在发射极引出端16-2上涂覆95～100μm焊料层，贴装与硅基IGBT芯片12相同厚度的铜片9。在硅基IGBT芯片12发射极正面和铜片9上表面均涂覆75～80μm纳米银导电胶15。纳米银导电胶15采用5℃/min的升温速率一直加热到270℃，采用270℃下烧结20分钟，最后随炉温自然冷却到室温制成。
步骤5、采用微波辅助热还原法(MA)制备以铜纳米粒子或纳米团簇修饰的导热石墨烯纳米片(GNs)；结合热还原使Cu沉积均匀地分散在GNs上，制成厚度为100～120μm的Cu/GN异质薄膜14，并贴装在步骤4的两块纳米银导电胶15上进行连接，使斩波电路27中的硅基IGBT芯片12发射极与其对应发射极引出端16-12相连接，如图5所示。
步骤6、用外壳25将步骤5得到的结构封装起来，除铝碳化硅基板21底面裸露。
步骤7、外壳25内部采用石墨烯基封装树脂24灌封；该封装材料是导热系数为6～8W/m·K的石墨烯复合材料。在环氧树脂中加入石墨烯制成石墨烯基封装树脂24，比如使用高速剪切混合器在800rpm和2000rpm下将环氧树脂和石墨烯薄片填料混合5分钟；将混合物抽真空30分钟；以12:100的质量比添加固化剂后再次混合并抽真空；在70℃的烘箱中放置2小时，以便固化。采用制备好的石墨烯基封装树脂24在塑料外壳25中进行注塑灌封，再将整个结构放在烘箱内以3℃/min的升温速度，从常规室温升到80℃，保温30分钟，再升温到120℃下保温1小时进行固化。固化条件可根据实际效果调整。
步骤8、在散热器23上表面涂覆导热硅脂层22，将步骤7得到的结构贴装在散热器23上表面对应位置，使散热器23上表面与铝碳化硅基板21的底面紧密接触。
本发明提出的高热可靠性PIM结构，逆变电路中采用SiC-SBD降低了电路的恢复损耗，为斩波电路预留了更多的空间，扩大了散热面积。局部实施双面散热，利用Cu/GN异质薄膜代替局部键合线，将最高温硅基IGBT芯片的发射极与电极端子连接，增加传热路径，使硅基IGBT芯片产生的热量同时从芯片的上下表面散出。同时，Cu/GN异质薄膜还可以增强热传导、减少电迁移以及降低电阻。另一方面，因为石墨烯薄膜的热导率是各向异性的，横向热导率较高，但纵向热导率较低，用在模块的封装结构中时，自身带来的纵向传导热阻是不能忽略的。因此，将石墨烯均匀地添加到环氧树脂中作为封装材料，可以更进一步减小大功率PIM结构从芯片热点到环境的总体热阻，提高PIM的散热性能。如图6所示，在加载相同功率的情况下，本发明提出的高热可靠性大功率PIM结构(最右)与其它结构方案的散热效果对比，提高了整个封装结构的散热性能，解决了PIM热管理问题。
本发明所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明创造的保护范围之内。

Claims (10)

1.一种高热可靠性的多单元功率集成模块，其特征是，模块内部自上而下包括：芯片层、上焊料层(13)、铜布线层(16)、陶瓷层(17)、下铜层(18)、下焊料层(20)、铝碳化硅基板(21)；所述铜布线层(16)、陶瓷层(17)和下铜层(18)组成覆铜陶瓷衬板(19)；所述芯片层包括多个硅基二极管芯片(10)、碳化硅SBD芯片(11)和硅基IGBT芯片(12)，其中，由六个硅基IGBT芯片(12)和六个碳化硅SBD芯片(11)并联组成三相桥式逆变电路(26)，由独立的一个硅基IGBT芯片(12)和一个硅基二极管芯片(10)串联组成斩波电路(27)，由六个硅基二极管芯片(10)组成三相全波整流电路(28)；电路的连接通过铜布线层(16)中的线路以及键合引线实现，在铜布线层(16)中制作有与各芯片电极相连通的芯片电极引出端；所述铝碳化硅基板(21)及其以上的部分封装在外壳(25)中，外壳(25)中填充石墨烯基封装树脂(24)；铝碳化硅基板(21)底部通过导热硅脂(22)贴有散热器(23)。
2.根据权利要求1所述的高热可靠性的多单元功率集成模块，其特征在于，所述逆变电路(26)中，一个硅基IGBT芯片(12)和一个碳化硅SBD芯片(11)为一组，共六组，每组芯片中硅基IGBT芯片(12)的发射极和碳化硅SBD芯片(11)的阳极相连接，硅基IGBT芯片(12)的集电极和碳化硅SBD芯片(11)的阴极相连接，硅基IGBT芯片(12)的栅极和发射极、碳化硅SBD芯片(11)的阳极朝上，硅基IGBT芯片(12)的集电极、碳化硅SBD芯片(11)的阴极朝下；上桥臂的三个硅基IGBT芯片(12)背面共集电极，通过上焊料层(13)焊接在覆铜陶瓷衬板(19)的铜布线层第一区域(16-1)；下桥臂的三个硅基IGBT(12)背面集电极分别通过上焊料层(13)焊接在覆铜陶瓷衬板(19)的铜布线层第二区域(16-2)、铜布线层第三区域(16-3)、铜布线层第四区域(16-4)，并且分别一一对应地与上桥臂的三个硅基IGBT芯片(12)发射极相连，引出三相输出端子，实现电路需求；每个硅基IGBT芯片(12)的栅极通过键合线与铜布线层(16)中的栅极引出端(16-11)相连接，用于连接外部驱动电路。
3.根据权利要求1所述的高热可靠性的多单元功率集成模块，其特征在于，所述斩波电路(27)中，硅基IGBT芯片(12)的集电极和硅基二极管芯片(10)的阳极相连接，硅基IGBT芯片(12)的栅极和发射极、硅基二极管芯片(10)的阳极朝上，硅基IGBT芯片(12)的集电极、硅基二极管芯片(10)的阴极朝下。
4.根据权利要求1所述的高热可靠性的多单元功率集成模块，其特征在于，所述三相全波整流电路(28)中，所有硅基二极管芯片(10)的背面电极即阴极朝下；上桥臂的三个硅基二极管芯片(10)背面共阴极，通过上焊料层(13)焊接在覆铜陶瓷衬板(19)的铜布线层第十区域(16-10)，引出整流输出正极端子；下桥臂的三个硅基二极管芯片(10)背面分别贴装在覆铜陶瓷衬板(19)的铜布线层第七区域(16-7)、铜布线层第八区域(16-8)和铜布线层第九区域(16-9)；所有硅基二极管芯片(10)的正面电极即阳极朝上，通过键合线实现电路需求，包括：下桥臂的三个硅基二极管芯片(10)正面共阳极相连，引出整流输出负极端子，上桥臂的三个硅基二极管芯片(10)阳极一一对应地与下桥臂的三个硅基二极管芯片(10)阴极相连，其连接点分别引出三相输入端子，用以连接输入交流电。
5.根据权利要求3所述的高热可靠性的多单元功率集成模块，其特征在于，所述斩波电路(27)中，硅基IGBT芯片(12)的发射极涂有纳米银导电胶(15)，同时铜布线层(16)中制作的发射极引出端(16-12)通过上焊料层(13)贴装与硅基IGBT芯片(12)相同厚度的铜垫片(9)，铜垫片(9)上表面也涂上纳米银导电胶(15)；用一片铜/石墨烯纳米片异质薄膜(14)贴装在两处纳米银导电胶(15)上，将硅基IGBT芯片(12)的发射极连接到发射极引出端(16-12)上；硅基IGBT芯片(12)的栅极用键合引线(29)连接到铜布线层(16)中相应的栅极引出端(16-11)上。
6.根据权利要求5所述的高热可靠性的多单元功率集成模块，其特征在于，所述纳米银导电胶(15)厚度为75～80μm。
7.根据权利要求5所述的高热可靠性的多单元功率集成模块，其特征在于，所述铜/石墨烯纳米片异质薄膜(14)厚度为100～120μm。
8.一种高热可靠性的多单元功率集成模块的加工工艺，其特征在于，包括以下步骤：
步骤1、在铝碳化硅基板(21)上涂覆焊料层，将覆铜陶瓷衬板(19)的下铜层(18)贴装在铝碳化硅基板(21)上表面对应位置；覆铜陶瓷衬板(19)的上铜层为铜布线层(16)，在铜布线层(16)表面涂覆焊料层，将硅基二极管芯片(10)、碳化硅SBD芯片(11)、硅基IGBT芯片(12)背面向下，分别贴装在覆铜陶瓷衬板(19)铜布线层(16)对应位置上；其中，由六个硅基IGBT芯片(12)和六个碳化硅SBD芯片(11)并联组成三相桥式逆变电路(26)，由独立的一个硅基IGBT芯片(12)和一个硅基二极管芯片(10)串联组成斩波电路(27)，由六个硅基二极管芯片(10)组成三相全波整流电路(28)；
步骤2、将步骤1得到的结构放入回流焊机进行焊接；
步骤3、引线键合，包括：所述三相桥式逆变电路(26)中一个硅基IGBT芯片(12)和一个碳化硅SBD芯片(11)为一组，共六组，每组芯片中硅基IGBT芯片(12)的发射极和碳化硅SBD芯片(11)的阳极相连接，下桥臂的三个硅基IGBT芯片(12)集电极一一对应地与上桥臂的三个硅基IGBT芯片(12)发射极连接；所述斩波电路(27)中，硅基IGBT芯片(12)的集电极和硅基二极管芯片(10)的阳极相连；所述三相全波整流电路(28)中，上桥臂的三个硅基二极管芯片(10)阳极一一对应地与下桥臂的三个硅基二极管芯片(10)阴极相连，下桥臂的三个硅基二极管芯片(10)正面共阳极相连；
在覆铜陶瓷衬板(19)铜布线层(16)上制作有芯片电极引出端，将步骤2得到的结构中所有芯片电极键合到对应的芯片电极引出端上；
步骤4、在铜布线层(16)中对应斩波电路(27)中的硅基IGBT芯片(12)发射极的位置制作有发射极引出端(16-12)，在发射极引出端(16-12)上涂覆焊料层，贴装与硅基IGBT芯片(12)相同厚度的铜垫片(9)；在铜垫片(9)上表面和硅基IGBT芯片(12)正面发射极均涂覆纳米银导电胶(15)；
步骤5、将铜/石墨烯纳米片异质薄膜(14)贴装在步骤4的两块纳米银导电胶(15)上进行连接，使斩波电路(27)中的硅基IGBT芯片(12)发射极与其对应发射极引出端(16-12)相连接；
步骤6、用外壳(25)将步骤5得到的结构封装起来，除铝碳化硅基板(21)底面裸露；
步骤7、使用石墨烯基封装树脂(24)在外壳(25)中进行注塑灌封，再将整个结构放在烘箱内加热固化；
步骤8、在散热器(23)上表面涂覆导热硅脂(22)，将步骤7得到的结构贴装在散热器(23)上表面对应位置，使散热器(23)上表面与铝碳化硅基板(21)的底面紧密接触。
9.如权利要求8所述的高热可靠性的多单元功率集成模块的加工工艺，其特征在于，步骤5所述铜/石墨烯纳米片异质薄膜(14)是采用微波辅助热还原法制备以铜纳米粒子或纳米团簇修饰的导热石墨烯纳米片，再结合热还原使Cu沉积均匀地分散在石墨烯纳米片上形成的。
10.如权利要求8所述的高热可靠性的多单元功率集成模块的加工工艺，其特征在于，步骤7所述石墨烯基封装树脂(24)是使用高速剪切混合器将环氧树脂和石墨烯薄片填料混合抽真空，添加固化剂后再次混合并抽真空，然后在烘箱内加热固化制成的石墨烯复合材料。
CN202110426392.8A 2021-04-20 2021-04-20 一种高热可靠性的多单元功率集成模块及其加工工艺 Active CN113130455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110426392.8A CN113130455B (zh) 2021-04-20 2021-04-20 一种高热可靠性的多单元功率集成模块及其加工工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110426392.8A CN113130455B (zh) 2021-04-20 2021-04-20 一种高热可靠性的多单元功率集成模块及其加工工艺

Publications (2)

Publication Number Publication Date
CN113130455A true CN113130455A (zh) 2021-07-16
CN113130455B CN113130455B (zh) 2023-09-12

Family

ID=76778405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110426392.8A Active CN113130455B (zh) 2021-04-20 2021-04-20 一种高热可靠性的多单元功率集成模块及其加工工艺

Country Status (1)

Country Link
CN (1) CN113130455B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113556026A (zh) * 2021-08-20 2021-10-26 乐山希尔电子股份有限公司 一种pim器件及其制造方法
CN113629045A (zh) * 2021-08-06 2021-11-09 黄山谷捷散热科技有限公司 三相逆变功率模块的嵌入式封装结构及其增材制造工艺
CN113764386A (zh) * 2021-09-09 2021-12-07 黄山谷捷散热科技有限公司 多单元功率集成模块的低寄生叠装结构及封装工艺
WO2023087842A1 (zh) * 2021-11-16 2023-05-25 北京卫星制造厂有限公司 宇航电源产品的大功率模块集成电路装置及其安装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
US20150207429A1 (en) * 2012-09-28 2015-07-23 Hitachi, Ltd. Power conversion device
CN105609493A (zh) * 2016-03-22 2016-05-25 富士电机（中国）有限公司 一种集成双向升降压功能的八合一igbt模块
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺
CN108336910A (zh) * 2016-12-22 2018-07-27 瑞萨电子株式会社 半导体装置以及逆变器***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403295A (zh) * 2010-09-07 2012-04-04 万国半导体股份有限公司 金属键接的半导体封装及其方法
US20150207429A1 (en) * 2012-09-28 2015-07-23 Hitachi, Ltd. Power conversion device
CN105609493A (zh) * 2016-03-22 2016-05-25 富士电机（中国）有限公司 一种集成双向升降压功能的八合一igbt模块
CN108336910A (zh) * 2016-12-22 2018-07-27 瑞萨电子株式会社 半导体装置以及逆变器***
CN108321134A (zh) * 2018-04-09 2018-07-24 黄山宝霓二维新材科技有限公司 高功率密度塑封式ipm模块的封装结构及加工工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHOU YUNYAN;HU JUAN等: "Optimization of Parasitic Inductance for Si-SiC Hybrid Power Module Package", 2021 THE 6TH INTERNATIONAL CONFERENCE ON INTEGRATED CIRCUITS AND MICROSYSTEMS (ICICM 2021), pages 114 - 118 *
周云艳;鲍婕;胡娟;周斌: "Si-SiC混合功率模块的低感及低热阻封装研究", 湖北民族大学学报(自然科学版), vol. 41, no. 2, pages 218 - 223 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113629045A (zh) * 2021-08-06 2021-11-09 黄山谷捷散热科技有限公司 三相逆变功率模块的嵌入式封装结构及其增材制造工艺
CN113629045B (zh) * 2021-08-06 2023-03-10 黄山谷捷股份有限公司 三相逆变功率模块的增材制造工艺
CN113556026A (zh) * 2021-08-20 2021-10-26 乐山希尔电子股份有限公司 一种pim器件及其制造方法
CN113764386A (zh) * 2021-09-09 2021-12-07 黄山谷捷散热科技有限公司 多单元功率集成模块的低寄生叠装结构及封装工艺
CN113764386B (zh) * 2021-09-09 2023-04-07 黄山谷捷股份有限公司 多单元功率集成模块的低寄生叠装结构及封装工艺
WO2023087842A1 (zh) * 2021-11-16 2023-05-25 北京卫星制造厂有限公司 宇航电源产品的大功率模块集成电路装置及其安装方法

Also Published As

Publication number Publication date
CN113130455B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN113130455B (zh) 一种高热可靠性的多单元功率集成模块及其加工工艺
CN107170714B (zh) 一种低寄生电感功率模块及双面散热低寄生电感功率模块
CN109427707B (zh) 一种功率器件的三维封装结构及封装方法
US11810887B2 (en) Double-sided cooling type power module and manufacturing method therefor
CN107195623B (zh) 一种双面散热高可靠功率模块
CN110854103B (zh) 一种嵌入式双面互连功率模块封装结构和制作方法
CN109887909B (zh) 基于石墨烯的ipm混合模块封装结构及加工工艺
CN110838480B (zh) 一种碳化硅mosfet模块的封装结构和制作方法
CN109817591B (zh) 一种高功率密度igbt模块的双面水冷散热结构及加工工艺
CN111261599B (zh) 基于石墨烯基封装衬板的大功率ipm的结构及加工工艺
WO2023142487A1 (zh) 封装模组及其制备方法、电子设备
JP2008258547A (ja) 半導体装置およびその製造方法
US20230395464A1 (en) Power semiconductor module and manufacturing method thereof
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
WO2020215737A1 (zh) 一种功率器件封装结构及其方法
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
US10937767B2 (en) Chip packaging method and device with packaged chips
CN114121909A (zh) 一种多芯片并联的高温功率模块的封装结构及封装方法
CN113838821A (zh) 一种用于SiC平面封装结构的散热件及其制备方法
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JPWO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
CN113629045B (zh) 三相逆变功率模块的增材制造工艺
CN112164680A (zh) 一种裸芯封装结构及其封装方法
CN113764386B (zh) 多单元功率集成模块的低寄生叠装结构及封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant