CN113127888B - 安全芯片、终端以及对称密钥的生成方法 - Google Patents
安全芯片、终端以及对称密钥的生成方法 Download PDFInfo
- Publication number
- CN113127888B CN113127888B CN201911399966.6A CN201911399966A CN113127888B CN 113127888 B CN113127888 B CN 113127888B CN 201911399966 A CN201911399966 A CN 201911399966A CN 113127888 B CN113127888 B CN 113127888B
- Authority
- CN
- China
- Prior art keywords
- encryption
- decryption
- unit
- symmetric key
- security chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004891 communication Methods 0.000 claims description 5
- 238000003491 array Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Storage Device Security (AREA)
Abstract
本申请提供了一种安全芯片、终端以及对称密钥的生成方法。该安全芯片包括:加密单元,包括多个加密核心,各加密核心用于对部分数据进行加密;解密单元,与加密单元之间具有间隔,包括多个解密核心,各解密核心用于对部分数据进行解密。该安全芯片,加密单元和解密单元分别包括多个加密核心和解密核心,因此该安全芯片可以对大规模的数据分块,进行流式加密或者解密,因此大大提高了加密或者解密的速度,而且整个加密算法以及相应的密钥都在芯片内,杜绝了其他程序的跟踪、破解,保证了加解密的安全性。
Description
技术领域
本申请涉及安全通信领域,具体而言,涉及一种安全芯片、终端以及对称密钥的生成方法。
背景技术
目前,加密技术只要有两种,一种为软件加密,另一种为硬件加密。现在的市场上加密***主要是采用软件加解密,其加密效率慢,而且非常容易被跟踪、破解,导致密钥泄密,进而导致整个加密***无效。并且,传统软件加解密***的处理速度较慢。硬件加密主要通过安全芯片进行加密,一般安全芯片带操作***,处理速度也较慢。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种安全芯片、终端以及对称密钥的生成方法,以解决现有技术中的加密技术的处理速度较慢的问题。
为了实现上述目的,根据本申请的一个方面,提供了安全芯片,该安全芯片包括:加密单元,包括多个加密核心,各所述加密核心用于对部分数据进行加密;解密单元,与所述加密单元之间具有间隔,包括多个解密核心,各所述解密核心用于对部分数据进行解密。
进一步地,多个所述加密核心阵列排布,多个所述解密核心阵列排布。
进一步地,所述加密单元包括多个间隔分布的加密核心行,任意相邻的两个所述加密核心行对应的两个所述加密核心串联,所述解密单元包括多个间隔分布的解密核心行,任意相邻的两个所述解密核心行对应的两个所述解密核心串联。
进一步地,所述安全芯片还包括:时钟单元,所述加密核心行中的多个所述加密核心依次电连接,各所述加密核心行分别与所述时钟单元电连接,所述解密核心行中的多个所述解密核心依次电连接,各所述解密核心行分别与所述时钟单元电连接;开关单元,包括多个开关和开关序列,相邻的两个所述加密核心行中的所述加密核心之间的串联支路上设置有所述开关,相邻的两个所述解密核心行中的所述解密核心之间的串联支路上设置有所述开关,所述开关序列控制所述开关的断开和闭合。
进一步地,所述安全芯片还包括密钥生成单元和密钥存储单元,所述密钥生成单元包括对称密钥生成模块和非对称密钥生成模块,所述密钥存储单元包括对称密钥存储区和非对称密钥存储区,所述密钥存储单元分别与所述加密单元以及所述解密单元电连接。
进一步地,所述安全芯片还包括:数据缓冲单元,包括第一数据缓冲区,所述第一数据缓冲区位于所述解密单元的远离所述加密单元的一侧,所述第一数据缓冲区与所述解密单元电连接。
进一步地,所述数据缓冲单元还包括第二数据缓冲区和第三数据缓冲区,其中,所述第二数据缓冲区位于所述加密单元和所述解密单元之间,所述第二数据缓冲区分别与所述加密单元和所述解密单元电连接,所述第三数据缓冲区位于所述加密单元远离所述解密单元的一侧,所述第三数据缓冲区与所述加密单元电连接。
进一步地,所述安全芯片还包括通信接口,所述通信接口包括输入接口和输出接口。
进一步地,所述安全芯片还包括电源单元,所述电源单元用于对所述安全芯片的其他单元供电。
为了实现上述目的,根据本申请的一个方面,提供了一种终端,包括安全芯片,所述安全芯片为任一种所述的安全芯片。
根据本申请的另一方面,提供了一种对称密钥的生成方法,所述方法包括:第一安全芯片接收对称密钥生成指令;所述第一安全芯片根据所述对称密钥生成指令生成对称密钥数据;将所述对称密钥数据发送至第二安全芯片;所述第二安全芯片根据所述对称密钥数据生成对称密钥。
进一步地,将所述对称密钥数据发送至第二安全芯片,包括:对所述对称密钥数据进行加密;将加密后的所述对称密钥数据发送至所述第二安全芯片。
进一步地,所述第二安全芯片根据所述对称密钥数据生成对称密钥,包括:所述第二安全芯片对加密后的所述对称密钥数据进行解密;根据解密后的所述对称密钥数据生成所述对称密钥。
进一步地,所述第一安全芯片和所述第二安全芯片均为任一种所述的安全芯片。
应用本申请的技术方案,上述的安全芯片中,加密单元包括多个加密核心,各上述加密核心用于对部分数据进行加密;解秘单元与上述加密单元之间具有间隔,包括多个解密核心,各上述解密核心用于对部分数据进行解密。该安全芯片,加密单元和解密单元分别包括多个加密核心和解密核心,因此该安全芯片可以对大规模的数据分块,进行流式加密或者解密,因此大大提高了加密或者解密的速度,而且整个加密算法以及相应的密钥都在芯片内,杜绝了其他程序的跟踪、破解,保证了加解密的安全性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的安全芯片的实施例的局部结构示意图;
图2示出了根据本申请的安全芯片的实施例的其余局部结构示意图;以及
图3示出了根据本申请的对称密钥的生成方法的实施例的流程示意图。
其中,上述附图包括以下附图标记:
10、加密单元;20、解密单元;30、时钟单元;40、开关单元;50、密钥生成单元;60、密钥存储单元;70、数据缓冲单元;80、数据输入接口;90、数据输出接口;11、加密核心;21、解密核心;51、对称密钥生成模块;52、非对称密钥生成模块;71、第一数据缓冲区;72、第二数据缓冲区;73、第三数据缓冲区。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中,加密效率慢,而且非常容易本跟踪、破解,导致密钥泄密,且一般带操作***的安全芯片进行加密,处理速度也较慢,为了解决如上问题,本申请提出了一种安全芯片、终端以及对称密钥的生成方法。
图1是本申请实施例中的一种安全芯片的结构示意图,如图1所示,该安全芯片包括:
加密单元10,包括多个加密核心11,各上述加密核心11用于对部分数据进行加密;
解密单元20,与上述加密单元10之间具有间隔,包括多个解密核心21,各上述解密核心21用于对部分数据进行解密。
上述的安全芯片中,加密单元包括多个加密核心,各上述加密核心用于对部分数据进行加密;解秘单元与上述加密单元之间具有间隔,包括多个解密核心,各上述解密核心用于对部分数据进行解密。该安全芯片,加密单元和解密单元分别包括多个加密核心和解密核心,因此该安全芯片可以对大规模的数据分块,进行流式加密或者解密,因此大大提高了加密或者解密的速度,而且整个加密算法以及相应的密钥都在芯片内,杜绝了其他程序的跟踪、破解,保证了加解密的安全性。
需要说明的是,本申请的加密单元/解密单元中的加密算法/解密算法以及对应的加密密钥/解密密钥都是预先确定的。
本申请的一种实施例中,上述加密单元中,多个上述加密核心阵列排布;上述解密单元中,多个上述解密核心阵列排布。这种阵列排布的布局,进一步保证了安全芯片在对数据加解密的高效性。并且,阵列式的排布能进一步简化芯片的设计与制作。
本申请的一种实施例中,上述加密单元包括多个间隔分布的加密核心行,上述加密核心行中的多个上述加密核心依次电连接,任意相邻的两个上述加密核心行对应的两个上述加密核心串联,相邻两个加密核心行中序号相同的加密核心为对应的加密核心,即在相邻两个加密核心行中的序号相同的两个加密核心之间串联,所述解密单元包括多个间隔分布的解密核心行,任意相邻的两个所述解密核心行对应的两个所述解密核心串联,相邻两个解密核心行中序号相同的解密核心为对应的解密核心,即在相邻两个解密核心行中的序号相同的两个解密核心之间串联。
本申请的一种实施例中,如图2所示,该安全芯片还包括时钟单元30和开关单元40,所述加密核心行中的多个所述加密核心11依次电连接,所述解密核心行中的多个所述解密核心21依次电连接,时钟单元30中,各上述加密核心行分别与上述时钟单元30电连接,各所述解密核心行分别与所述时钟单元电连接;开关单元40包括多个开关和开关序列,相邻的两个上述加密核心行中的上述加密核心11之间的串联支路上设置有上述开关,相邻的两个所述解密核心行中的所述解密核心21之间的串联支路上设置有所述开关,上述开关序列用于控制上述开关的断开和闭合。加密核心行分别与上述时钟单元30电连接,使得各加密核心行中的各加密核心11具有相同的时钟信号,使得各解密核心行中的各解密核心21具有相同的时钟信号,即就是行并行连接共时钟,列进行串联连接,可以组成一个m行n列的加解密核心阵列,每行之间由开关控制各列核心之间的数据通断,开关由开关序列统一提供开关信号,一种具体的实施例中,上述开关为交叉开关。
本申请的一种实施例中,如图1所示,该安全芯片还包括密钥生成单元50和密钥存储单元60,上述密钥生成单元50包括对称密钥生成模块51和非对称密钥生成模块52,上述密钥存储单元60包括对称密钥存储区和非对称密钥存储区,上述密钥存储单元60分别与上述加密单元10以及上述解密单元20电连接。对称密钥存储区分为内部密钥区和外部密钥区;非对称密钥存储区分为内部密钥区和外部密钥区。
本申请的一种实施例中,如图1所示,上述安全芯片还包括数据缓冲单元70,如图2所示,该数据缓冲单元包括第一数据缓冲区71,上述第一数据缓冲区71位于上述解密单元20的远离上述加密单元10的一侧,上述第一数据缓冲区71与上述解密单元20电连接。在实际的加解密过程中,外部的数据先进入至第一数据缓冲区中,然后再从该模块中进入到加密单元和/或解密单元中进行加密和/或解密。
本申请的一种实施例中,如图2所示,上述数据缓冲单元还包括第二数据缓冲区72和第三数据缓冲区73,其中,上述第二数据缓冲区72位于上述加密单元10和上述解密单元20之间,上述第二数据缓冲区72分别与上述加密单元10和上述解密单元20电连接,上述第三数据缓冲区73位于上述加密单元10远离上述解密单元20的一侧,上述第三数据缓冲区73与上述加密单元10电连接。
实际的处理过程中,本申请的一种具体的实施例中,如图2所示,数据填充第一数据缓冲区71后,分块输入到解密核心21中,经过x个周期填充满所有解密核心21,在经y个周期计算完毕,再经x个周期数据输出到第二数据缓冲区72并完成所有加密核心11数据的再次填充。
当加密核心11和解密核心21同时工作时,通过第二数据缓冲区72对解密后数据进行缓冲和规整;当解密核心21或加密核心11单独工作时,数据直接通过加密核心11,到达加密核心11或第三数据缓冲区73。数据填充周期参数x和加密或解密时间周期参数y由指定的加密算法、解密算法及工作模式共同决定。
上述的处理过程对应于图2的结构,当然,实际上的安全芯片并不限于上述的结构,第一数据缓冲区也可以位于加密单元的远离解密单元的一侧,这样从第一数据缓冲区输入的数据可以先进入加密单元进行加密,然后直接输出或者进行解密后输出,当然,从第一数据缓冲区输入的数据也可以直接经过加密单元进入到解密单元中进行解密。
需要说明的是,在数据经过加密单元或者解密单元时,但是无需进行加密或者解密操作的情况下,只要控制加密单元或者解密单元不工作即可,具体过程中,加密单元的工作和解密单元的工作都有对应的使能信号来控制。
本申请的一种实施例中,安全芯片还包括通信接口,上述通信接口包括输入接口和输出接口。输入接口可以用来接收生成密钥的指令,输出接口可以用来输出生成的密钥的序列号。
本申请的一种实施例中,安全芯片还包括电源单元,上述电源单元用于对上述安全芯片的其他单元供电。
如图1所示,本申请的安全芯片还包括数据输入接口80和数据输出接口90,通过在数据输入接口80接收指令,加解密后的受通过数据输出接口90输出。
本申请的一种实施例中,还提供了一种终端,该终端包括上述任一种安全芯片。
上述的终端的,由于具有上述的安全芯片,其的安全性能较好且其数据的处理效率会更高。
本申请的一种实施例中,还提供了一种对称密钥的生成方法,图3是该种方法的流程图,如图3所示,该方法包括以下步骤:
步骤S101,第一安全芯片接收对称密钥生成指令;
步骤S102,上述第一安全芯片根据上述对称密钥生成指令生成对称密钥数据;
步骤S103,将上述对称密钥数据发送至第二安全芯片;
步骤S104,上述第二安全芯片根据上述对称密钥数据生成对称密钥。
采用本实施例提供的一种对称密钥的生成方法,首先,接收对称密钥生成指令;其次,上述安全芯片根据上述对称密钥生成指令生成对称密钥数据;然后,将上述对称密钥数据发送至上述第二安全芯片;最后,上述第二安全芯片根据上述对称密钥数据生成对称密钥。这种安全芯片生成对称密钥的方法,使用内置的对称密钥生成算法,安全芯片可以生成一段用于生成对称密钥数据,发送到另一端安全芯片;另一端安全芯片先对这段数据解密,然后使用内置的加密算法自动生成对应的对称密钥,输出密钥的序列号,这种安全芯片生成对称密钥的方法确保了生成的对称密钥不会被跟踪、破解、安全性较高。
本申请的一种实施例中,将上述对称密钥数据发送至第二安全芯片,包括:对上述对称密钥数据进行加密;将加密后的上述对称密钥数据发送至上述第二安全芯片。对上述对称密码数据使用非对称加密算法加密输出,这种方法确保了对称密钥在发送至另一个安全芯片的过程中的安全性。
本申请的一种实施例中,上述第二安全芯片根据上述对称密钥数据生成对称密钥,包括:上述第二安全芯片对加密后的上述对称密钥数据进行解密;根据解密后的上述对称密钥数据生成上述对称密钥。
本申请的上述的生成对称密钥的方法中,第一安全芯片和第二安全芯片均可以为上述任一种的安全芯片。这样该方法的效率更高,且保证了生成的密钥更为安全。
本申请的另一种实施例中,还提供了一种安全芯片生成对称密钥的方法,该方法通过在数据输入接口输入生成对称密钥指令,安全芯片会自动生成一个对称密钥,并使用输入的非对称密钥进行加密。
需要说明的是,上述安全芯片生成对称密钥的方法,从严格意义上讲,安全芯片并不输出对称密钥,输出由非对称加密算法加密过的对称密钥输出。
本申请的另一种实施例中,还提供了一种安全芯片生成非对称密钥的方法,该方法在数据输入接口输入生成非对称密钥指令,安全芯片自动生成一组非对称加密密钥,并将这组密钥存入到内部密钥存储区,在数据输出接口输出这组密钥的公钥和这组密钥的序列号。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的安全芯片中,加密单元包括多个加密核心,各上述加密核心用于对部分数据进行加密;解秘单元与上述加密单元之间具有间隔,包括多个解密核心,各上述解密核心用于对部分数据进行解密。该安全芯片,加密单元和解密单元分别包括多个加密核心和解密核心,因此该安全芯片可以对大规模的数据分块,进行流式加密或者解密,因此大大提高了加密或者解密的速度,而且整个加密算法以及相应的密钥都在芯片内,杜绝了其他程序的跟踪、破解,保证了加解密的安全性。
2)、本申请的安全芯片生成对称密钥的方法中,首先,接收对称密钥生成指令;其次,上述安全芯片根据上述对称密钥生成指令生成对称密钥数据;然后,将上述对称密钥数据发送至另一上述安全芯片;最后,另一上述安全芯片根据上述对称密钥数据生成对称密钥。这种安全芯片生成对称密钥的方法,使用内置的对称密钥生成算法,安全芯片可以生成一段用于生成对称密钥数据,发送到另一端安全芯片;另一端安全芯片先对这段数据解密,然后使用内置的加密算法自动生成对应的对称密钥,输出密钥的序列号,这种安全芯片生成对称密钥的方法确保了生成的对称密钥不会被跟踪、破解、安全性较高。
3)、本申请的终端中,包括上述任一种安全芯片,由于具有上述的安全芯片,该终端的安全性能较好且其数据的处理效率会更高。
4)、本申请的上述的对称密钥的生成方法中,第一安全芯片和第二安全芯片均可以为上述任一种的安全芯片。这样该方法的效率更高,且保证了生成的密钥更为安全。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种安全芯片,其特征在于,包括:
加密单元,包括多个加密核心,各所述加密核心用于对部分数据进行加密;
解密单元,与所述加密单元之间具有间隔,包括多个解密核心,各所述解密核心用于对部分数据进行解密,
所述加密单元包括多个间隔分布的加密核心行,任意相邻的两个所述加密核心行对应的两个所述加密核心串联,所述解密单元包括多个间隔分布的解密核心行,任意相邻的两个所述解密核心行对应的两个所述解密核心串联,
所述安全芯片还包括:
时钟单元,所述加密核心行中的多个所述加密核心依次电连接,各所述加密核心行分别与所述时钟单元电连接,所述解密核心行中的多个所述解密核心依次电连接,各所述解密核心行分别与所述时钟单元电连接;
开关单元,包括多个开关和开关序列,相邻的两个所述加密核心行中的所述加密核心之间的串联支路上设置有所述开关,相邻的两个所述解密核心行中的所述解密核心之间的串联支路上设置有所述开关,所述开关序列控制所述开关的断开和闭合。
2.根据权利要求1所述的安全芯片,其特征在于,多个所述加密核心阵列排布,多个所述解密核心阵列排布。
3.根据权利要求1所述的安全芯片,其特征在于,所述安全芯片还包括密钥生成单元和密钥存储单元,所述密钥生成单元包括对称密钥生成模块和非对称密钥生成模块,所述密钥存储单元包括对称密钥存储区和非对称密钥存储区,所述密钥存储单元分别与所述加密单元以及所述解密单元电连接。
4.根据权利要求1所述的安全芯片,其特征在于,所述安全芯片还包括:
数据缓冲单元,包括第一数据缓冲区,所述第一数据缓冲区位于所述解密单元的远离所述加密单元的一侧,所述第一数据缓冲区与所述解密单元电连接。
5.根据权利要求4所述的安全芯片,其特征在于,所述数据缓冲单元还包括第二数据缓冲区和第三数据缓冲区,其中,所述第二数据缓冲区位于所述加密单元和所述解密单元之间,所述第二数据缓冲区分别与所述加密单元和所述解密单元电连接,所述第三数据缓冲区位于所述加密单元远离所述解密单元的一侧,所述第三数据缓冲区与所述加密单元电连接。
6.根据权利要求1至5中任一项所述的安全芯片,其特征在于,所述安全芯片还包括通信接口,所述通信接口包括输入接口和输出接口。
7.根据权利要求1至5中任一项所述的安全芯片,其特征在于,所述安全芯片还包括电源单元,所述电源单元用于对所述安全芯片的其他单元供电。
8.一种终端,包括安全芯片,其特征在于,所述安全芯片为权利要求1至7中任一项所述的安全芯片。
9.一种对称密钥的生成方法,其特征在于,所述方法包括:
第一安全芯片接收对称密钥生成指令;
所述第一安全芯片根据所述对称密钥生成指令生成对称密钥数据;
将所述对称密钥数据发送至第二安全芯片;
所述第二安全芯片根据所述对称密钥数据生成对称密钥,
所述第一安全芯片和所述第二安全芯片均为权利要求1至7中任一项所述的安全芯片。
10.根据权利要求9所述的方法,其特征在于,将所述对称密钥数据发送至第二安全芯片,包括:
对所述对称密钥数据进行加密;
将加密后的所述对称密钥数据发送至所述第二安全芯片。
11.根据权利要求9所述的方法,其特征在于,所述第二安全芯片根据所述对称密钥数据生成对称密钥,包括:
所述第二安全芯片对加密后的所述对称密钥数据进行解密;
根据解密后的所述对称密钥数据生成所述对称密钥。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911399966.6A CN113127888B (zh) | 2019-12-30 | 2019-12-30 | 安全芯片、终端以及对称密钥的生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911399966.6A CN113127888B (zh) | 2019-12-30 | 2019-12-30 | 安全芯片、终端以及对称密钥的生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113127888A CN113127888A (zh) | 2021-07-16 |
CN113127888B true CN113127888B (zh) | 2024-06-25 |
Family
ID=76768159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911399966.6A Active CN113127888B (zh) | 2019-12-30 | 2019-12-30 | 安全芯片、终端以及对称密钥的生成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113127888B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8036377B1 (en) * | 2006-12-12 | 2011-10-11 | Marvell International Ltd. | Method and apparatus of high speed encryption and decryption |
US8681974B1 (en) * | 2011-03-17 | 2014-03-25 | Altera Corporation | Array encryption core |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09259044A (ja) * | 1996-03-21 | 1997-10-03 | Fuji Xerox Co Ltd | 機密保護機能付き情報処理装置および機密保護方法 |
JPH09307547A (ja) * | 1996-05-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | 暗号化システムならびに暗号化システムにおける情報提供装置および情報利用側装置 |
JPH09307546A (ja) * | 1996-05-14 | 1997-11-28 | Matsushita Electric Ind Co Ltd | 暗号化システムならびに暗号化システムにおける情報提供装置および情報利用側装置ならびに暗号化システムにおけるスクランブル装置およびデスクランブル装置 |
KR20020071274A (ko) * | 2001-03-06 | 2002-09-12 | 한승조 | Pc기반의 암호칩 및 플래시 메모리를 이용한 유.에스.비보안보조기억장치 |
US20030223581A1 (en) * | 2002-05-30 | 2003-12-04 | Bedros Hanounik | Cipher block chaining unit for use with multiple encryption cores |
DE10345457A1 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Ver- und Entschlüsselung |
CN1331017C (zh) * | 2005-03-23 | 2007-08-08 | 联想(北京)有限公司 | 安全芯片 |
RU2669144C1 (ru) * | 2017-11-28 | 2018-10-08 | федеральное государственное казенное военное образовательное учреждение высшего образования "Краснодарское высшее военное училище имени генерала армии С.М. Штеменко" Министерства обороны Российской Федерации | Способ и устройство имитоустойчивой передачи информации по каналам связи |
CN108667793B (zh) * | 2018-03-13 | 2021-08-31 | 大族激光科技产业集团股份有限公司 | 一种基于profibus总线的硬件加密装置 |
CN109145613A (zh) * | 2018-07-10 | 2019-01-04 | 杨俊佳 | 安全加密芯片及含有该芯片的电子设备 |
-
2019
- 2019-12-30 CN CN201911399966.6A patent/CN113127888B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8036377B1 (en) * | 2006-12-12 | 2011-10-11 | Marvell International Ltd. | Method and apparatus of high speed encryption and decryption |
US8681974B1 (en) * | 2011-03-17 | 2014-03-25 | Altera Corporation | Array encryption core |
Also Published As
Publication number | Publication date |
---|---|
CN113127888A (zh) | 2021-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109040090B (zh) | 一种数据加密方法及装置 | |
CN108880800B (zh) | 基于量子保密通信的配用电通信***及方法 | |
CN104540237B (zh) | 智能设备接入网络的方法及*** | |
CN101043326B (zh) | 动态信息加密***和方法 | |
CN101304314A (zh) | 对数据进行加密和解密的方法和使用该方法的总线*** | |
CN110889123B (zh) | 一种认证方法及密钥对的处理方法、装置与可读存储介质 | |
CN101313509A (zh) | 多通道高速加密和解密 | |
CN106034021B (zh) | 轻量级双模兼容aes加解密模块及其方法 | |
CN110430053B (zh) | 一种量子密钥的分发方法、装置及*** | |
US20100061550A1 (en) | Data processing apparatus | |
KR20200135128A (ko) | 음성 통신용 대칭형 양자 암호화 키 기반 암호화 장치 | |
CN110535641A (zh) | 密钥管理方法和装置、计算机设备和存储介质 | |
CN103973432A (zh) | 一种基于fpga和usb接口芯片的sm4算法加密设备 | |
CN103780608A (zh) | 一种基于可编程门阵列芯片的sm4算法控制方法 | |
CN101931623B (zh) | 一种适用于受控制端能力有限的远程控制的安全通信方法 | |
CN105262586B (zh) | 汽车防盗设备的密钥分配方法及装置 | |
CN103336920B (zh) | 用于无线传感网络soc芯片的安全*** | |
CN102624520A (zh) | 基于aes的192比特位密钥扩展***及方法 | |
CN113127888B (zh) | 安全芯片、终端以及对称密钥的生成方法 | |
CN113612746B (zh) | 基于Android***的敏感信息存储方法及*** | |
CN111314065A (zh) | 基于虚拟专用网络的数据加密传输方法、服务器及*** | |
CN102377563A (zh) | 加密数据流的方法 | |
CN104618380A (zh) | 一种适用于物联网的密钥更新方法 | |
CN109960943A (zh) | 一种密码设备 | |
CN109857421A (zh) | 嵌入式设备的加密升级方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |