CN113098472B - 取样电路与方法 - Google Patents

取样电路与方法 Download PDF

Info

Publication number
CN113098472B
CN113098472B CN201911336321.8A CN201911336321A CN113098472B CN 113098472 B CN113098472 B CN 113098472B CN 201911336321 A CN201911336321 A CN 201911336321A CN 113098472 B CN113098472 B CN 113098472B
Authority
CN
China
Prior art keywords
signal
circuit
sampling
digital signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911336321.8A
Other languages
English (en)
Other versions
CN113098472A (zh
Inventor
唐志勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911336321.8A priority Critical patent/CN113098472B/zh
Publication of CN113098472A publication Critical patent/CN113098472A/zh
Application granted granted Critical
Publication of CN113098472B publication Critical patent/CN113098472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了取样电路及取样方法。取样电路包含微分电路及信号转换电路。微分电路用以微分第一数字信号为第二数字信号。第一数字信号具有输入频率。信号转换电路用以转换第二数字信号为数字输出信号。数字输出信号具有取样频率，输入频率与取样频率不同。信号转换电路包含累加电路及加法电路。累加电路用以累加在时间间隔内的第二数字信号为第三数字信号。加法电路用以依据第三数字信号、输入频率与取样频率产生数字输出信号。本公开的取样电路与方法可对原始有频率偏移的数字信号执行低运算量、高信噪比的取样频率的转换，达到获得无频偏或者低频偏的数字信号的目的，还可避免使用内插/抽取方法转换信号取样频率时取样电路运算负载大幅提升的问题。

Description

取样电路与方法
技术领域
本公开内容涉及一种取样电路，特别涉及一种使用微分电路的取样电路。
背景技术
随着信号传输技术日新月异，信号的速度也越来越快，当电路在取样接收的信号时，因为高速传输的信号中时钟频率偏移益趋明显，为了避免频率偏移，电路中取样的功能也益趋关键。
发明内容
本公开内容的一实施方式涉及一种取样电路，其中，包含微分电路以及信号转换电路。微分电路用以微分第一数字信号为第二数字信号。第一数字信号具有输入频率。信号转换电路用以转换第二数字信号为数字输出信号。数字输出信号具有取样频率，输入频率与取样频率不同。信号转换电路包含累加电路以及加法电路。累加电路用以累加在时间间隔内的第二数字信号为第三数字信号。加法电路用以依据第三数字信号、输入频率与取样频率产生数字输出信号。
本公开内容的一实施方式涉及一种取样方法，其中，包含下列操作。通过微分电路，对第一数字信号执行X阶微分以产生第二数字信号；以及通过信号处理电路，对第二数字信号执行Y阶积分以产生数字输出信号。X与Y为正整数，以及X加1大于等于Y。第一数字信号具有输入频率，数字输出信号具有取样频率，输入频率与取样频率不同。对第二数字信号执行Y阶积分包含下列操作：于时间间隔内，依据输入频率与取样频率，累加第二数字信号为多个累加信号；以及依据输入频率与取样频率，加总所述累加信号为数字输出信号。
综上所述，本公开一些实施例所提供的取样电路与方法可在原始数字信号具有频率偏移的情况下，执行低运算量、高信噪比的信号重取样，以达到获得无频率偏移或者降低频率偏移的数字信号的目的。该方法也可以避免通过内插/抽取的方式转换取样频率的取样电路运算负载大幅提升的问题。
附图说明
通过阅读以下对实施例的详细描述可以更全面地理解本公开，参考附图如下：
图1为根据本公开文件的一些实施例所示出的一种取样电路的示意图；
图2为根据本公开文件的一些实施例所示出于图1中的微分电路的频谱示意图；
图3为根据本公开文件的一些实施例所示出于图1中的信号转换电路的频谱示意图；
图4为根据本公开文件的一些实施例所示出于图1中的取样电路的频谱示意图；
图5为根据本公开文件的一些实施例所示出的取样电路的示意图；
图6为根据本公开文件的一些其他的实施例所示出的取样电路的示意图；以及
图7为根据本公开文件的一些实施例所示出的取样方法的流程图。
符号说明
100 取样电路
110 模拟数字转换器
120 微分电路
121 微分器
130 信号转换电路
131 累加电路
131a 累加器
132 数字模拟转换器
133 加法电路
133a 加法器
134 积分电路
136 模拟数字转换器
140 滤波电路
x(t) 模拟信号
xi(t) 输入信号
x(n) 数字信号
x1(n) 数字信号
xp(t) 模拟信号
xac1 累加信号
xac2 累加信号
xac3 累加信号
xac4 累加信号
z1 积分信号
z2 积分信号
z3 积分信号
z4 积分信号
z(n) 数字信号
D 延迟器
S 积分器
d 系数
800 方法
S810 操作
S820 操作
S830 操作
S840 操作
具体实施方式
下文是举实施例配合附图作详细说明，但所描述的具体实施例仅仅用以解释本公开实施例，并不用来限定本公开，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等技术效果的装置，皆为本公开实施例公开内容所涵盖的范围。
关于本文中所使用的“耦接”或“连接”，均可指两个或更多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指两个或更多个元件相互操作或动作。
参考图1。图1为根据本公开文件的一些实施例所示出的一种取样电路100的示意图。取样电路100用以取样模拟信号x(t)以输出为输出信号z(n)。输出信号z(n)为数字信号，其具有取样频率Fs。
如图1所示，取样电路100包含模拟数字转换器110、微分电路120以及信号转换电路130。模拟数字转换器110耦接微分电路120，微分电路120耦接信号转换电路130。
在一些实施例中，模拟数字转换器110接收模拟信号x(t)，并用以转换模拟信号x(t)为数字信号x(n)。数字信号x(n)具有输入频率，输入频率与取样频率Fs不同。
在一些实施例中，微分电路120接收数字信号x(n)，并用以微分数字信号x(n)为数字信号x1(n)。微分电路120包含X阶微分器121，用以对数字信号x(n)执行X阶微分。如图1所示，微分电路120为4阶微分电路，其包含4个微分器121串接。微分电路120接收数字信号x(n)，第一个微分器121将数字信号x(n)微分为第一数字微分信号，第二个微分器121将第一数字微分信号微分为第二数字微分信号，第三个微分器121将第二数字微分信号微分为第三数字微分信号，第四个微分器121将第三数字微分信号微分为数字信号x1(n)。
如图1所示，微分器121包含延迟器D，用以将当下接收的信号与前一个接收的信号相减。以第一个微分器121为例，微分器121接收数字信号x(n)，延迟器D将对数字信号x(n)延迟一单位时段，此时微分器121接收数字信号x(n+1)。微分器121在一节点上将数字信号x(n+1)与数字信号x(n)相减，并输出为第一数字微分信号至第二个微分器121。其他微分器121具有相似的功能，于此不再赘述。
在一些实施例中，信号转换电路130用以将数字信号x1(n)转换为输出信号z(n)。信号转换电路130包含数字模拟转换器132、积分电路134以及模拟数字转换器136。在一些实施例中，数字模拟转换器132用以将数字信号x1(n)转换为模拟信号xp(t)，积分电路134用以将模拟信号xp(t)积分为模拟信号z(t)，以及模拟数字转换器136将模拟信号z(t)转换为新取样频率的输出信号z(n)。
在一些实施例中，积分电路134包含Y阶积分器S，用以对模拟信号xp(t)执行Y阶积分。如图1所示，积分电路134为4阶积分电路，第一个积分器S将模拟信号xp(t)积分为第一积分信号z1，第二个积分器S将第一积分信号z1积分为第二积分信号z2，第三个积分器S将第二积分信号z2积分为第三积分信号z3，第四个积分器S将第三积分信号z3积分为第四积分信号z4。
在一些实施例中，为了取样电路的稳定，微分电路120的阶数X与积分电路130的阶数Y具有X+1≥Y的关系。上述微分电路120与积分电路130的阶数仅为示例的用途，各种不同的阶数X、Y阶在本公开文件的考量与范围之内。例如X与Y为7阶。
在一些实施例中，取样电路100包含三角积分(ΔΣ：delta-sigma)电路，其以至少微分电路120、模拟数字转换器132与积分电路134实施。
参考图2。图2为根据本公开文件的一些实施例所示出于图1中的微分电路120的频谱示意图。在一些实施例中，微分电路120具有如图2所示的频谱，其可为将数字信号x(n)依据该频谱滤波为数字信号x1(n)。如图2所示，微分电路120将0倍的取样频率Fs、1倍的取样频率Fs、2倍的取样频率Fs(亦即，整数倍的取样频率Fs)进行衰减。
参考图3。图3为根据本公开文件的一些实施例所示出于图1中的信号转换电路130的频谱示意图。在一些实施例中，信号转换电路130具有如图3所示的频谱，其可为将数字信号x1(n)依据该频谱滤波为模拟信号z(t)。如图3所示，图3与图2的频谱在[-Fs/2,Fs/2]区间上具有近似可逆的关系。信号转换电路130将低频(0倍的取样频率Fs附近)信号放大，而将高频信号(1倍的取样频率Fs、2倍的取样频率Fs等等)进一步衰减，信号的衰减与取样频率Fs的距离呈指数增加。
参考图4。图4为根据本公开文件的一些实施例所示出于图1中的取样电路100的频谱示意图。在一些实施例中，取样电路100的频谱为示于图2中微分电路120的频谱与示于图3中信号转换电路130的频谱的叠加。如图4所示，频谱在±Fs/2的范围内具有平坦的特性。亦即取样电路100为一低通滤波器，利用此低通滤波器，可有效地将数字信号恢复成模拟信号z(t)，然后重新取样，可以得到新取样频率的输出z(n)。
重新参考图1。信号转换电路130将数字信号x1(n)转换为输出信号z(n)的过程可以数学方程式表示，该数学方程式可用来推导出图5中具体的电路实现。当数字信号x1(n)由数字模拟转换器132转换为模拟信号xp(t)时，其可由方程式eq1表示。
其中T为数字信号x1(n)的周期，亦即数字信号x1(n)输入频率的倒数。接着，积分电路134将模拟信号xp(t)积分，并输出第四积分信号z4＝z(t)。第四积分信号z4为模拟信号xp(t)的4阶积分，其中第一积分信号z1、第二积分信号z2、第三积分信号z3与第四积分信号z4可由状态转移方程式eq2表示。
其中z1’(t)～z4’(t)为z1(t)～z4(t)的微分，为了方便计算状态转移方程式eq2以方程式eq3表示。
Z′(t)＝A·Z(t)+B·xp(t) eq3
接着对方程式eq3做拉普拉斯转换(Laplace transform)可得方程式eq4。
Z(S)＝(sI-A)-1·Z(0)+(sI-A)-1·B·X(S) eq4
再来对方程式eq4做拉普拉斯反转换，并用方程式eq1将xp(t)展开可得到方程式eq5。
其中H(t)与xp(t)可以用下式表示。
而H(t)具有矩阵指数函数的性质：H(t1+t2)＝H(t1)*H(t2)。利用此性质，z(t)于两个时点t1与t2之间的关系，可以用方程式eq6表示。
其中，方程式eq6的第二项为时点t1与t2时间间隔之间的数字信号x1(n)求和，H(：,1)为H矩阵的第一行。对z(t)用输出频率为1/T’(亦即取样频率Fs)进行取样，可以得到两个相邻取样点：t1＝k*T’,t2＝(k+1)T’。将t1＝k*T’，以及t2＝(k+1)T’，代入方程式eq6则可得方程式eq7。
其中，dn＝[(k+1)T’-nT]，接着对方程式eq7中的数字信号x1(n)的周期T归一化，可得方程式eq8。
其中d＝T’/T，所以dn与T’/T的关系以方程式eq9表示。
由此可知，z(k+1)只与上一次的状态z(k)和T’/T有关，以及和z(k)与z(k+1)时间间隔内出现的数字信号x1(n)有关。
由上述的方程式eq1～eq9可知，信号转换电路130可依据方程式eq8的结果来实施信号的转换。信号转换电路130依据数字信号x1(n)的输入频率(1/T)及取样频率Fs(1/T’)与累加z(k)与z(k+1)之间的数字信号x1(n)，累加结束后，即重置累加的操作，使电路的工作负载变小，不需处理大量积分的数据。
参考图5。图5为根据本公开文件的另一些实施例所示出的取样电路100的示意图。在一些实施例中，取样电路100中的信号转换电路130依据上述方程式eq8的结果来设置。
如图5所示，取样电路100包含微分电路120与信号转换电路130。微分电路120与图1中的微分电路120相同，于此不再赘述。图5中的信号转换电路130包含累加电路131与加法电路133。累加电路131用以在一时间间隔内累加数字信号x1(n)，并将累加的数字信号x1(n)传输至加法电路133。加法电路133依据累加数字信号x1(n)、数字信号x(n)的频率(1/T)与取样频率Fs(1/T’)产生输出信号z(n)。
在一些实施例中，累加电路131包含多个累加器131a，每个累加器131a包含一个延迟器D。如图5所示，累加电路131包含四个累加器131a，对应至方程式eq8，每个累加器131a分别负责累加数字信号x1(nT)乘上矩阵中的四个系数(1、dn、dn 2/2、dn 3/6)以产生累加信号xac1～xac4。举例来说，对应至系数1的累加器131a为图5中最下面的累加器131a，其用以累加在该时间间隔内(kT’<nT≦(k+1)T’)的数字信号x1(nT)以产生累加信号xac1。另一个例子，对应至系数dn 3/6的累加器131a为图5中最上面的累加器131a，其用以累加在该时间间隔内(kT’<nT≦(k+1)T’)的数字信号x1(nT)再乘上系数dn 3/6以产生累加信号xac4，其中系数dn 3/6与x1(n)的输入频率(1/T)与取样频率Fs(1/T’)有关。
在一些实施例中，加法电路133包含多个加法器133a，每个加法器133a包含一个延迟器D。如图5所示，加法电路133包含四个加法器133a，对应至方程式eq8，每个加法器133a分别用以产生第一积分信号z1、第二积分信号z2、第三积分信号z3与第四积分信号z4。举例来说，图5中最左边的加法器133a用以加总方程式eq8中的第一行，即加总z1(k)与最下方累加器133a产生的累加信号xca1为z1(k+1)。另一个例子，图5中最右边的加法器133a用以加总方程式eq8中的第四行，即加总z1(k)、z2(k)、z3(k)与z4(k)分别乘上对应系数(d3/6、d2/2、d、1)与最上方累加器133a产生的累加信号xac4为z4(k+1)。加法电路133用以将z4输出为输出信号z(n)。
在一些实施例中，加法电路133在该时间间隔结束后，用以重置累加电路131，使累加电路131重新计算累加信号xac1～xac4。
在一些实施例中，第一积分信号z1、第二积分信号z2、第三积分信号z3与第四积分信号z4亦称为加法信号。
相较于图1，图1中的第一积分信号z1、第二积分信号z2、第三积分信号z3与第四积分信号z4为模拟信号，图5中的第一积分信号z1、第二积分信号z2、第三积分信号z3与第四积分信号z4为数字信号。图5中的信号转换电路130直接处理数字信号x1(n)并输出为输出信号z(n)，其中的操作没有将信号转换为模拟信号。
在一些实施例中，当输入的数字信号x(n)是过取样信号时，取样电路可以取得更好的信噪比。过取样率OSR(oversampling ratio)＝取样频率/(模拟信号的最高频率*2)。过取样率OSR比较高时，在多载波***中，也可提高信号的多音功率比(multi-tone powerratio，MTPR)。
参考图6。图6为根据本公开文件的一些其他的实施例所示出的取样电路100的示意图。图6中的取样电路100相较于图5中的取样电路100还包含滤波电路140，滤波电路140可用内插滤波来提高输入信号x(n)的过取样率OSR。滤波电路140与微分电路120耦接。
在一些实施例中，滤波电路140用以接收输入信号xi(n)，并用以内插输入信号xi(n)以产生数字信号x(n)，使数字信号x(n)的输入频率大于输入信号xi(n)的频率，以提高取样电路输入信号的过取样率OSR。
相较于图5的取样电路100，图6的取样电路100预先将信号内插为频率较高的信号，再进行后续微分电路120与信号处理电路130的操作。因此，图6中的取样电路100的OSR因为滤波电路140而较图5中的取样电路100的OSR高，有助于提高取样电路100的MTPR。
参考图7。图7为根据本公开文件的一些实施例所示出的取样方法700的流程图。在一些实施例中，取样方法700用以对输入信号xi(n)取样，并输出输出信号z(n)，其中输出信号z(n)的取样频率Fs不同于输入信号xi(n)的频率，从而达到转换取样频率，消除或者降低频率偏移的目的。在一些实施例中，取样方法700通过至少部分图1、图5、图6中的取样电路100来实施。如图7所示，取样方法700包含操作S710、S720、S730与S740。
在操作S710中，通过滤波电路140，内插输入信号xi(n)，以产生数字信号x(n)，使数字信号x(n)具有较输入信号xi(n)高的频率。换言之，在操作S710中，通过滤波电路140增加输入信号xi(n)的频率以输出为数字信号x(n)。
在操作S720中，通过微分电路120，对数字信号x(n)执行X阶微分，以产生数字信号x1(n)。X为正整数。
在操作S730中，通过累加电路131，于一时间间隔内，依据数字信号x1(n)的输入频率与取样频率Fs累加数字信号x1(n)以取得累加信号xac1～xac4，其中时间间隔为取样频率Fs的倒数，即输出信号z(n)的周期。
在操作S740中，通过加法电路133，依据数字信号x1(n)的输入频率与取样频率Fs加总累加信号xac1～xac4与积分信号z1～z4为输出信号z(n)。
在一些实施例中，操作S730与操作S740通过信号处理电路130执行，其等效为对数字信号x1(n)执行Y阶积分以产生输出信号z(n)。Y为正整数。在一些实施例中，X+1大于等于Y。
上述的附图包含示例性的操作，但所述操作并不限于所示的顺序。依据本公开文件实施例考量与范围，操作可能被适当地增加、取代、改变顺序、及/或省略。
上述的附图包含示例性的操作，但所述操作并不限于所示的顺序。依据本公开文件实施例考量与范围，操作可能被适当地增加、取代、改变顺序、及/或省略。
在一些实施例中，一种取样电路包含微分电路以及信号转换电路。微分电路用以微分第一数字信号为第二数字信号。第一数字信号具有输入频率。信号转换电路用以转换第二数字信号为输出信号。输出信号具有取样频率。信号转换电路包含累加电路以及加法电路。累加电路用以累加在时间间隔内的第二数字信号为多个累加信号。加法电路用以依据所述累加信号、输入频率与取样频率产生输出信号。
在各种不同的实施例中，上述的取样电路中，微分电路包含第一微分器以及至少一第二微分器。第一微分器用以微分第一数字信号。至少一第二微分器用以微分第一微分器微分后的第一数字信号以产生第二数字信号。
在各种不同的实施例中，上述的取样电路中，累加电路包含第一累加器以及至少一第二累加器。第一累加器用以累加在时间间隔内的第二数字信号为累加信号中的第一累加信号。至少一第二累加器用以依据输入频率与取样频率累加在时间间隔内的第二数字信号为累加信号中的第二累加信号。
在各种不同的实施例中，上述的取样电路中，加法电路包含第一加法器以及至少一第二加法器。第一加法器用以依据第一累加信号产生第一加法信号。至少一第二加法器依据输入频率、取样频率、第一加法信号与第二累加信号用以产生输出信号。
在各种不同的实施例中，上述的取样电路中，当累加电路将时间间隔内的第二数字信号累加完后，加法电路更用以重置累加电路。
在各种不同的实施例中，上述的取样电路还包含滤波电路。滤波电路用以内插输入信号以产生第一数字信号。第一数字信号的输入频率大于输入信号的频率。
在各种不同的实施例中，上述的取样电路中，微分电路为X阶微分电路，以及信号转换电路为Y阶积分电路。X加1大于等于Y，以及X与Y为正整数。
在一些实施例中，一种取样方法包含下列操作：通过微分电路，对第一数字信号执行X阶微分以产生第二数字信号；以及通过信号处理电路，对第二数字信号执行Y阶积分以产生输出信号。X与Y为正整数，以及X加1大于等于Y。第一数字信号具有输入频率，输出信号具有取样频率，输入频率与取样频率不同。对第二数字信号执行Y阶积分包含下列操作：于时间间隔内，依据输入频率与取样频率，累加第二数字信号为多个累加信号；以及依据输入频率与取样频率，加总累加信号为输出信号。
在各种不同的实施例中，上述的取样方法还包含内插输入信号以增加输入信号的频率，并将内插的输入信号输出为第一数字信号。
在各种不同的实施例中，上述的取样方法中，时间间隔为输出信号的周期。
虽然本公开文件的实施例已公开如上，然其并非用以限定本公开，任何本领域技术人员，在不脱离本公开文件实施例的构思和范围内，当可做些许的变动与润饰，因此本公开文件实施例的保护范围当以权利要求所界定为准。

Claims (10)

1.一种取样电路，其特征在于，包含：
一微分电路，用以微分一第一数字信号为一第二数字信号，其中该第一数字信号具有一输入频率；以及
一信号转换电路，用以转换该第二数字信号为一输出信号，其中该输出信号具有一取样频率，该输入频率与该取样频率不同，该信号转换电路包含：
一累加电路，用以累加在一时间间隔内的该第二数字信号为多个累加信号；以及
一加法电路，用以依据所述累加信号、该输入频率与该取样频率产生该输出信号。
2.如权利要求1所述的取样电路，其中该微分电路包含：
一第一微分器，用以微分该第一数字信号；以及
至少一第二微分器，用以微分该第一微分器微分后的该第一数字信号以产生该第二数字信号。
3.如权利要求1所述的取样电路，其中该累加电路包含：
一第一累加器，用以累加在该时间间隔内的该第二数字信号为所述累加信号中的一第一累加信号；以及
至少一第二累加器，用以，依据该输入频率与该取样频率，累加在该时间间隔内的该第二数字信号为所述累加信号中的第二累加信号。
4.如权利要求3所述的取样电路，其中该加法电路包含：
一第一加法器，用以依据该第一累加信号产生一第一加法信号；以及
至少一第二加法器，依据该输入频率、该取样频率、该第一加法信号与所述第二累加信号，用以产生该输出信号。
5.如权利要求1所述的取样电路，其中当该累加电路将该时间间隔内的该第二数字信号累加完后，该加法电路更用以重置该累加电路。
6.如权利要求1所述的取样电路，还包含：
一滤波电路，用以内插一输入信号以产生该第一数字信号，其中该第一数字信号的该输入频率大于该输入信号的一频率。
7.如权利要求1所述的取样电路，其中该微分电路为X阶微分电路，以及该信号转换电路为Y阶积分电路，其中X加1大于等于Y，以及X与Y为正整数。
8.一种取样方法，其特征在于，包含：
通过一微分电路，对一第一数字信号执行X阶微分以产生一第二数字信号；以及
通过一信号处理电路，对该第二数字信号执行Y阶积分以产生一输出信号，
其中X与Y为正整数，以及X加1大于等于Y，
该第一数字信号具有一输入频率，该输出信号具有一取样频率，该输入频率与该取样频率不同，以及
对该第二数字信号执行Y阶积分包含：
于一时间间隔内，依据该输入频率与该取样频率，累加该第二数字信号为多个累加信号；以及
依据该输入频率与该取样频率，加总所述累加信号为该输出信号。
9.如权利要求8所述的取样方法，还包含：
内插一输入信号以增加该输入信号的一频率，并将内差的该输入信号输出为该第一数字信号。
10.如权利要求8所述的取样方法，其中该时间间隔为该输出信号的一周期。
CN201911336321.8A 2019-12-23 2019-12-23 取样电路与方法 Active CN113098472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911336321.8A CN113098472B (zh) 2019-12-23 2019-12-23 取样电路与方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911336321.8A CN113098472B (zh) 2019-12-23 2019-12-23 取样电路与方法

Publications (2)

Publication Number Publication Date
CN113098472A CN113098472A (zh) 2021-07-09
CN113098472B true CN113098472B (zh) 2024-03-22

Family

ID=76662954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911336321.8A Active CN113098472B (zh) 2019-12-23 2019-12-23 取样电路与方法

Country Status (1)

Country Link
CN (1) CN113098472B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199220A (ja) * 2007-02-09 2008-08-28 Toshiba Corp Ａｄ変換処理回路及び復調装置
CN101677246A (zh) * 2008-09-19 2010-03-24 扬智科技股份有限公司 具有取样频率转换的数模转换***及其取样频率转换方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705098B2 (ja) * 2000-09-01 2005-10-12 日本電気株式会社 マルチビットデルタシグマａｄ変換器
US7038733B2 (en) * 2002-01-30 2006-05-02 Ericsson Inc. Television receivers and methods for processing signal sample streams synchronously with line/frame patterns
JP4982080B2 (ja) * 2005-12-16 2012-07-25 パナソニック株式会社 デジタルフィルタ
US8738679B2 (en) * 2009-07-03 2014-05-27 Stmicroelectronics International N.V. Offset-free sinc interpolator and related methods
US8212594B2 (en) * 2010-08-11 2012-07-03 Integrated Device Technology, Inc. Methods and apparatuses for clock domain crossing
JP5624585B2 (ja) * 2012-06-15 2014-11-12 株式会社東芝 Ｐｌｌ回路及び通信装置
EP2966778B1 (en) * 2014-07-11 2016-11-09 The Swatch Group Research and Development Ltd. Digital interpolator and method of interpolating
US9432043B2 (en) * 2014-09-25 2016-08-30 Analog Devices Global Sample rate converter, an analog to digital converter including a sample rate converter and a method of converting a data stream from one data rate to another data rate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199220A (ja) * 2007-02-09 2008-08-28 Toshiba Corp Ａｄ変換処理回路及び復調装置
CN101677246A (zh) * 2008-09-19 2010-03-24 扬智科技股份有限公司 具有取样频率转换的数模转换***及其取样频率转换方法

Also Published As

Publication number Publication date
CN113098472A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US8346834B2 (en) Information processing device and information processing method
JP3895325B2 (ja) デルタ−シグマ変調器
EP3255798A1 (en) Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
JP3193769B2 (ja) サンプリング周波数変換器
CN110290081B (zh) 一种基带信号处理方法及装置
US6643675B2 (en) Filtering method and filter
US8738679B2 (en) Offset-free sinc interpolator and related methods
US5606319A (en) Method and apparatus for interpolation and noise shaping in a signal converter
JPH0738561B2 (ja) ディジタルフィルタ回路
CN111835354A (zh) 数字抽取滤波器及滤波方法、以及模数转换器
JP4372184B2 (ja) サンプルレート変換器
CN113098472B (zh) 取样电路与方法
JP3115264B2 (ja) デジタル／アナログ変換装置
CN111404513A (zh) 一种cic抽取滤波器及其实现方法
US10498312B2 (en) Glitch immune cascaded integrator comb architecture for higher order signal interpolation
JP2000307384A (ja) デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置
CN212231426U (zh) 数字抽取滤波器以及模数转换器
CN212726967U (zh) 一种用于模数转换器中的数字抽取滤波器
Salgado et al. An overview of decimator structures for efficient sigma-delta converters: Trends, design issues and practical solutions
Venugopal et al. Design and implementation of a decimation filter for hearing aid applications
JP5114870B2 (ja) フィルタ回路、フィルタリング方法およびコンピュータプログラム
EP1458097A1 (en) Arbitrary sampling rate conversion
JP3148053B2 (ja) ディジタル直交検波装置
JP3420134B2 (ja) Ｄ／ａ変換システムとｄ／ａ変換方法
Schlichthärle et al. Oversampling and Noise Shaping

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant