CN113097352B - 氮化镓半导体结构、Micro LED器件及制备方法 - Google Patents

氮化镓半导体结构、Micro LED器件及制备方法 Download PDF

Info

Publication number
CN113097352B
CN113097352B CN202110363036.6A CN202110363036A CN113097352B CN 113097352 B CN113097352 B CN 113097352B CN 202110363036 A CN202110363036 A CN 202110363036A CN 113097352 B CN113097352 B CN 113097352B
Authority
CN
China
Prior art keywords
gallium nitride
dielectric layer
single crystal
groove
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110363036.6A
Other languages
English (en)
Other versions
CN113097352A (zh
Inventor
欧欣
石航宁
刘仁杰
游天桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Zhongke Shanghong Ion Equipment Engineering Co ltd
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Zhejiang Zhongke Shanghong Ion Equipment Engineering Co ltd
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Zhongke Shanghong Ion Equipment Engineering Co ltd, Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Zhejiang Zhongke Shanghong Ion Equipment Engineering Co ltd
Priority to CN202110363036.6A priority Critical patent/CN113097352B/zh
Publication of CN113097352A publication Critical patent/CN113097352A/zh
Application granted granted Critical
Publication of CN113097352B publication Critical patent/CN113097352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种氮化镓半导体结构、Micro LED器件及制备方法，氮化镓半导体结构包括基底、第二介质层、第一介质层及氮化镓单晶薄膜，第一介质层中具有第一凹槽，氮化镓单晶薄膜中具有第二凹槽，且第一凹槽及第二凹槽相连通。本发明通过剥离法获得氮化镓单晶薄膜，相对于传统异质外延法获得的氮化镓单晶薄膜，具有更高的晶体质量，以及显著降低的缺陷及位错密度；直接采用同质外延法形成分立的Micro LED外延结构，制备工艺简化，可避免芯片分离工艺中对外延结构造成的损伤，使器件性能更优异；可直接在基底中制备驱动电路，从而无需进行巨量转移，简化工艺，以及工艺难度和成本显著降低。

Description

氮化镓半导体结构、Micro LED器件及制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种氮化镓半导体结构、Micro LED器件及制备方法。
背景技术
Micro LED，全称Micro Light Emitting Diode，即微型发光二极管，是一种新兴的显示技术，亦可用于照明、可见光通信、无掩模光刻、光镊等领域。Micro LED具有众多优异特性，与目前广泛使用的LCD、OLED技术相比，Micro LED具有更高的亮度、更强的对比度、更优异的色彩、更快的响应时间、更优的能效与更低的功耗、不易老化、更加耐用等先进优势。从而Micro LED在未来将逐渐取代现有显示技术，拥有巨大的市场与前景。
现有多种技术可制备不同类型的Micro LED，但通常Micro LED是基于氮化镓基(GaN)制备的，即在蓝宝石衬底上通过异质外延形成GaN薄膜，并基于GaN薄膜制造微型GaN基LED阵列，再将其倒装、对准键合、巨量转移至含驱动电路的目标基板。
然而目前的Micro LED制造技术仍面临很多挑战，包括：
首先，GaN薄膜与蓝宝石衬底之间存在晶格失配和热膨胀系数失配的问题，从而造成在蓝宝石衬底上异质外延生长的GaN薄膜应力大，缺陷及位错密度高，严重影响GaN基Micro LED的光学性能。
其次，GaN基Micro LED在进行芯片分离工艺时，不可避免的需要进行等离子体刻蚀工艺，然而Micro LED外延结构在受到等离子体刻蚀时，量子阱的侧壁必然会因等离子体的作用而受到损伤，导致产生非辐射表面复合中心和泄漏电流路径，进而导致Micro LED器件的低外量子效率和显著的漏电流问题。
再者，巨量转移是非常困难且具有挑战性的，每次转移数以万计的Micro LED晶粒，需要极高的对准键合技术，工作量巨大，对设备和工艺技术要求极高，成本高昂。
因此，提供一种氮化镓半导体结构、Micro LED器件及制备方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种氮化镓半导体结构、Micro LED器件及制备方法，用于解决现有技术中在制备Micro LED器件中所面临的上述一系列的的问题。
为实现上述目的及其他相关目的，本发明提供一种氮化镓半导体结构的制备方法，包括以下步骤：
提供氮化镓单晶晶片；
对所述氮化镓单晶晶片进行离子注入，于所述氮化镓单晶晶片的预设深度形成缺陷层；
于所述氮化镓单晶晶片的注入面上形成第一介质层；
图形化所述第一介质层，形成贯穿所述第一介质层的第一凹槽；
提供基底；
于所述基底的表面形成第二介质层；
键合所述第一介质层及第二介质层；
进行退火剥离及表面处理，以获得依次叠置氮化镓单晶薄膜、第一介质层、第二介质层及基底的氮化镓半导体结构，其中，所述氮化镓单晶薄膜中具有贯穿所述氮化镓单晶薄膜的第二凹槽，且所述第一凹槽与所述第二凹槽相连通。
可选地，所述第一凹槽及第二凹槽的边缘相重合。
可选地，所述第一介质层及第二介质层为具有相同材质的绝缘介质层。
可选地，所述第一介质层及第二介质层为金属导电介质层，且形成所述第二介质层之后及键合所述第一介质层及第二介质层之前，还包括图形化所述第二介质层的步骤，以形成贯穿所述第二介质层的第三凹槽，所述第三凹槽与所述第一凹槽相连通。
可选地，在所述氮化镓半导体结构中，分立的所述氮化镓单晶薄膜的尺寸范围包括1μm～100μm，所述第二凹槽的尺寸范围包括1μm～100μm，所述氮化镓单晶薄膜的厚度包括150nm～50μm。
可选地，还包括在所述基底中制备驱动电路的步骤，其中，所述基底包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种。
可选地，所述离子注入包括H离子注入及He离子注入中的一种或组合；当采用H离子注入时，所述H离子的注入能量包括20keV～3MeV，注入剂量包括2×1017ions/cm2～1×1018ions/cm2。
可选地，所述退火剥离包括在真空、氮气、氩气、氢气、氨气、氯化氢气中的至少一种所形成的气氛下进行，其中，退火温度包括300℃～800℃，退火时间包括1min～24h。
本发明还提供一种氮化镓半导体结构，所述氮化镓半导体结构包括：
基底；
第二介质层，所述第二介质层位于所述基底的表面上；
第一介质层，所述第一介质层位于所述第二介质层的表面上，所述第一介质层中具有贯穿所述第一介质层的第一凹槽；
氮化镓单晶薄膜，所述氮化镓单晶薄膜位于所述第一介质层的表面上，所述氮化镓单晶薄膜具有贯穿所述氮化镓单晶薄膜的第二凹槽，所述第一凹槽及第二凹槽相连通。
可选地，所述第一凹槽及第二凹槽的边缘相重合。
可选地，所述第一介质层及第二介质层为金属导电介质层，且所述第二介质层中具有贯穿所述第二介质层的第三凹槽，所述第三凹槽与所述第一凹槽相连通。
可选地，所述第一介质层及第二介质层为具有相同材质的绝缘介质层。
可选地，分立的所述氮化镓单晶薄膜的尺寸范围包括1μm～100μm，所述第二凹槽的尺寸范围包括1μm～100μm，所述氮化镓单晶薄膜的厚度包括150nm～50μm。
可选地，所述基底中包括驱动电路，且所述基底包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种。
本发明还提供一种Micro LED器件的制备方法，包括以下步骤：
采用任一上述方法制备所述氮化镓半导体结构；
于所述氮化镓半导体结构上进行同质外延，制备Micro LED外延结构。
本发明还提供一种Micro LED器件，所述Micro LED器件包括任一上述氮化镓半导体结构。
如上所述，本发明的氮化镓半导体结构、Micro LED器件及制备方法，具有以下有益效果：
在氮化镓半导体结构的制备过程中，通过剥离氮化镓单晶晶片获得氮化镓单晶薄膜，有效降低氮化镓单晶薄膜的缺陷及位错密度，保留了氮化镓单晶晶片优异的晶体质量，从而可显著提升基于氮化镓半导体结构制备的Micro LED的光学性能，并且剥离后的氮化镓单晶晶片在表面处理抛光后可回收循环利用，使成本大幅降低。
在基于氮化镓半导体结构制备Micro LED器件的过程中：可直接采用同质外延法形成Micro LED外延结构，从而无需生长异质外延所需的AlN成核层、AlGaN缓冲层，简化了工艺。Micro LED外延结构直接同质外延生长于分立的氮化镓单晶薄膜上，从而可直接得到分立的Micro LED外延结构，而无需进行芯片分离工艺，因而可避免芯片分离工艺中等离子体刻蚀对Micro LED外延结构造成的损伤，使Micro LED器件的光学性能更加优异。可直接在基底中制备Micro LED器件的驱动电路，从而无需进行巨量转移，工艺上大大简化，工艺难度和成本显著降低。
附图说明
图1显示为实施例一中制备氮化镓半导体结构的工艺流程图。
图2显示为实施例一中提供的氮化镓单晶晶片的结构示意图。
图3显示为实施例一中形成缺陷层后的结构示意图。
图4显示为实施例一中形成第一介质层后的结构示意图。
图5显示为实施例一中形成第一凹槽的结构示意图。
图6显示为实施例一中在基底上形成第二介质层后的结构示意图。
图7显示为实施例一中键合第一介质层及第二介质层后的结构示意图。
图8显示为实施例一中进行退火剥离后的结构示意图。
图9显示为实施例一中进行表面处理后的结构示意图。
图10显示为实施例一中形成Micro LED外延结构后的结构示意图。
图11显示为实施例一中形成水平Micro LED器件的结构示意图。
图12显示为实施例二中形成第一介质层后的结构示意图。
图13显示为实施例二中在基底上形成具有第三凹槽的第二介质层后的结构示意图。
图14显示为实施例二中键合第一介质层及第二介质层后的结构示意图。
图15显示为实施例二中进行退火剥离后的结构示意图。
图16显示为实施例二中进行表面处理后的结构示意图。
图17显示为实施例二中形成Micro LED外延结构后的结构示意图。
图18显示为实施例二中形成垂直Micro LED器件的结构示意图。
元件标号说明
100 氮化镓单晶晶片
100a 注入面
110、510 氮化镓回收单晶晶片
120、520 缺陷层
121、122、521、522 损伤层
130、530 氮化镓单晶薄膜
131、531 分立的氮化镓单晶薄膜
132、532 残留的氮化镓单晶薄膜
140 第一介质层
141、541 分立的第一介质层
150、550 第一凹槽
160、560 第二凹槽
200、600 基底
210 第二介质层
611 分立的第二介质层
620 第三凹槽
300、700 Micro LED外延结构
310、710 n型氮化镓层
320、720 多量子阱层
330、730 p型氮化镓层
340、740 透明导电薄膜
410 n电极
420、810 p电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
实施例一
参阅图1～图11，本实施例提供一种氮化镓半导体结构、Micro LED器件及制备方法，本实施例在所述氮化镓半导体结构的制备过程中，通过剥离所述氮化镓单晶晶片获得所述氮化镓单晶薄膜，有效降低所述氮化镓单晶薄膜的缺陷及位错密度，保留了所述氮化镓单晶晶片优异的晶体质量，从而可显著提升基于所述氮化镓半导体结构制备的所述Micro LED器件的光学性能，并且剥离后的氮化镓单晶晶片在表面处理抛光后可回收循环利用，使成本大幅降低。
在基于所述氮化镓半导体结构制备所述Micro LED器件的过程中：可直接采用同质外延法形成Micro LED外延结构，从而无需生长异质外延所需的AlN成核层、AlGaN缓冲层，简化了工艺。所述Micro LED外延结构直接同质外延生长于分立的所述氮化镓单晶薄膜上，从而可直接得到的分立的所述Micro LED外延结构，而无需进行芯片分离工艺，因而可避免芯片分离工艺中等离子体刻蚀对所述Micro LED外延结构造成的损伤，使Micro LED器件的光学性能更加优异。可直接在基底中制备所述Micro LED器件的驱动电路，从而无需进行巨量转移，工艺上大大简化，工艺难度和成本显著降低。
有关所述氮化镓半导体结构的制备具体可包括以下步骤：
首先，参阅图2，提供氮化镓单晶晶片100，所述氮化镓单晶晶片100的一表面为注入面100a。
具体的，本实施例中，所述氮化镓单晶晶片100的尺寸根据需要采用2英寸，所述氮化镓单晶晶片100的厚度采用350μm，所述氮化镓单晶晶片100的晶向采用
Figure GDA0003445663350000061
所述氮化镓单晶晶片100的注入面100a即为N极性面，但所述氮化镓单晶晶片100的尺寸、厚度、晶向并非局限于此，可根据需要进行选择，此处不作过分限制。
接着，参阅图3，对所述氮化镓单晶晶片100进行离子注入，于所述氮化镓单晶晶片100的预设深度形成缺陷层120，以将所述氮化镓单晶晶片100转化为包括氮化镓回收单晶晶片110、缺陷层120以及氮化镓单晶薄膜130的复合结构。
作为示例，所述离子注入可包括H离子注入及He离子注入中的一种或组合；当采用H离子注入时，所述H离子的注入能量包括20keV～3MeV，如50keV、100keV、200keV、1MeV等，注入剂量包括2×1017ions/cm2～1×1018ions/cm2，如3×1017ions/cm2、5×1017ions/cm2、1×1018ions/cm2等。
作为示例，所述预设深度包括150nm～50μm，以形成厚度为150nm～50μm的所述氮化镓单晶薄膜130，如厚度为500nm、1μm、5μm、10μm、20μm、50μm等任何范围内的值。
具体的，图3中的箭头表示离子注入的方向。在一示例中，可自所述注入面100a进行单类型离子注入，即可包括H离子注入或He离子注入。当注入离子为H离子时，所述H离子可对所述预设深度处的所述氮化镓单晶晶片100的晶格形成破坏，即形成所述缺陷层120，在退火时，所述H离子迁移聚集在所述缺陷层120中并产生压强，在后续的剥离处理过程中，部分所述氮化镓单晶晶片100可以在所述缺陷层120处实现剥离，其中，形成所述缺陷层120的深度由离子注入的能量决定，而能否剥离由离子注入的剂量决定。当注入离子为He离子时，所述He离子会在所述氮化镓单晶晶片100内的预设深度形成所述缺陷层120，在退火时，所述He离子会迁移聚集在所述缺陷层120中并产生压强，在后续的剥离处理过程中，部分所述氮化镓单晶晶片100可以在所述缺陷层120处实现剥离。在另一示例中，也可自所述注入面100a进行两种类型离子的共注入，即注入离子为He离子及H离子，其中，先注入的所述He离子如上所述可用于形成较大的空体积缺陷，后注入的所述H离子则可以被所述He离子注入所形成的较大的空体积缺陷捕获，从而增加空体积缺陷内部的压强，并通过退火工艺作用，使缺陷更易生长，最终形成可以分离所述氮化镓单晶晶片100的裂痕，进而促进部分所述氮化镓单晶晶片100在所述缺陷层120处实现剥离，可以有效地促进部分所述氮化镓单晶晶片100在离子注入剂量较低的情况下剥离，即可以有效地降低离子注入的总剂量，进而缩短了制备周期，节约生产成本。
本实施例中，采用H离子注入，其中，H离子注入能量为35keV，剂量为2.5×1017ions/cm2，注入角度为7°，以在所述缺陷层120的上方形成较薄的所述氮化镓单晶薄膜130，以便于形成后续器件制备的同质外延衬底，以及在所述缺陷层120的下方形成较厚的所述氮化镓回收单晶晶片110，以便于后续的回收利用。
接着，参阅图4，于所述氮化镓单晶晶片100的注入面100a上形成第一介质层140。
作为示例，所述第一介质层140包括绝缘介质层或金属导电介质层中的一种；所述第一介质层140的厚度包括1nm～10μm，如10nm、50nm、5μm等。
具体的，所述第一介质层140可与所述氮化镓单晶薄膜130形成良好的结合性能，其中，所述绝缘介质层可包括氧化铝层、氧化硅层、氮化硅层及纳米硅层中的一种或组合，所述金属导电介质层可包括单层或多层的金属层，如Ti/Al/Ni/Au等。
本实施例中所述第一介质层140采用绝缘介质层以作为示例进行说明，即所述第一介质层140可采用如氧化硅层等，以起到良好的绝缘性能，防止漏电，提高后续制备的器件性能。有关所述金属导电介质层的选择及优势将在实施例二中进行阐述，此处暂不作介绍。
接着，参阅图5，图形化所述第一介质140，形成贯穿所述第一介质层140的第一凹槽150。
具体的，可通过一般传统光刻、刻蚀工艺，如包括清洗、涂胶、对准、曝光、显影、ICP刻蚀、去胶等工艺，对所述第一介质140进行图形化处理，以形成具有所述第一凹槽150的分立的第一介质层141，其中，每个独立的所述分立的第一介质层141的形貌可包括如矩形(俯视时)、圆形等，尺寸可采用1μm～100μm，如1μm、10μm、50μm等，所述第一凹槽150的尺寸可采用1μm～100μm，如1μm、10μm、50μm等。
本实施例中，所述分立的第一介质层141采用矩形形貌，长度为10μm，宽度为10μm，所述第一凹槽150的尺寸为5μm，但并非局限于此。应当理解的是，图5仅作为示意图展示了3个独立的所述分立的第一介质层141，实际工艺中是按上述介质层的尺寸与间距在整个晶片表面制作介质层阵列。
接着，参阅图6，提供基底200，以及于所述基底200的表面形成第二介质层210。
作为示例，所述第二介质层210包括绝缘介质层或金属导电介质层中的一种，所述第二介质层210的厚度包括1nm～10μm，如10nm、50nm、5μm等。
具体的，所述第二介质层210可与所述基底200形成良好的结合性能，其中，优选所述第二介质层210与所述第一介质层140为具有相同材质，以进一步的提高后续所述第一介质层140及第二介质层210之间的键合效果，提高器件质量，即所述第二介质层210可包括如氧化铝层、氧化硅层、氮化硅层及纳米硅层中的一种或组合的绝缘介质层，或如Au等金属导电介质层等。需要说明的是，若所述第二介质层210采用金属导电介质层，为避免短路，需要刻蚀所述第二介质层210形成分立的所述第二介质层210，有关此种结构将在实施例二中进行阐述，此处暂不作介绍。
本实施例中，所述基底200采用2英寸、厚度500μm、(001)晶向的硅单晶晶片，优选所述第二介质层210与所述第一介质层140均为厚度2μm的氧化硅层，但并非局限于此，有关所述金属导电介质层的选择及优势将在实施例二中进行阐述，此处暂不作介绍。
作为示例，还包括在所述基底200中制备驱动电路的步骤，其中，所述基底200可包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种，具体种类不作过分限制，且通过设置驱动电路，可便于后续制备的所述Micro LED器件的电连接，优点将在有关所述Micro LED器件的介绍中进行阐述，此处暂不作介绍。
接着，参阅图7，键合所述分立的第一介质层141及第二介质层210。
具体的，基于所述第一介质层140及第二介质层210，在键合工艺中，可采用目前较为成熟的键合技术，即可形成具有良好键合效果的结构，如可采用介质层键合、表面活化键合、金属键合等，其中，优选所述第一介质层140与所述第二介质层210具有相同材质，以进一步的提高键合效果。
本实施例中，由于所述第一介质层140及第二介质层210均为绝缘介质层，从而还可进一步的提高后续制备的器件的耐击穿电压性能，以提高器件性能。
进一步的，本实施例中，由于所述第二介质层210采用绝缘材质，因此优选制备完全覆盖所述基底200的所述第二介质层210，从而无需对所述第二介质层210进行图形化刻蚀的步骤，且在键合所述分立的第一介质层141及第二介质层210时，无需考量对准问题，以降低工艺难度，节约成本，但并非局限于此，在另一实施例中，所述第二介质层210也可根据需要进行刻蚀，以形成分立的第二介质层，此处暂不作介绍。
接着，参阅8，进行退火剥离，以在所述氮化镓单晶薄膜130中形成贯穿所述氮化镓单晶薄膜130的第二凹槽160，获得分立的氮化镓单晶薄膜131，且所述第一凹槽150与所述第二凹槽160相连通。
作为示例，所述退火剥离包括在真空、氮气、氩气、氢气、氨气、氯化氢气中的至少一种所形成的气氛下进行，其中，退火温度包括300℃～800℃，如400℃、500℃、600℃等，退火时间包括1min～24h，如30min、1h、6h、24h等。
具体的，由于所述分立的第一介质层141及第二介质层210可形成良好的键合，在进行退火的时候，注入的H离子迁移聚集，缺陷生长，但仅能在进行键合的具有所述分立的第一介质层141处所述缺陷层120会产生缺陷横向延伸，以成功剥离，而所述第一凹槽150上方的所述缺陷层120不能横向延伸因而不能剥离，只能形成起泡。即在退火工艺中，只有键合区域可以使所述缺陷层120横向延伸，而未键合区域则形成表面起泡，不进行剥离。因此，在进行了退火工艺后，可成功剥离所述缺陷层120，形成分立的氮化镓单晶薄膜131及残留的氮化镓单晶薄膜132，以及形成分立的损伤层121及122。本实施例中，退火温度为400℃，退火时间为6小时，但并非局限于此。
作为示例，所述第一凹槽150及第二凹槽160的边缘相重合，以便于提高后续制备的器件的集成度，但并非局限于此。
本实施例中，由于通过剥离所述氮化镓单晶晶片100获得所述分立的氮化镓单晶薄膜131，从而可有效降低所述分立的氮化镓单晶薄膜131的缺陷及位错密度，使得所述分立的氮化镓单晶薄膜131保留所述氮化镓单晶晶片100优异的晶体质量，从而可显著提升后续制备的所述Micro LED器件的光学性能。
接着，参阅图9，进行表面处理。
具体的，所述表面处理的方法可包括离子束刻蚀、高温退火、化学机械抛光、湿法腐蚀等，具体可根据需要进行选择，通过表面处理，可去除分立的损伤层121，以获得依次叠置所述分立的氮化镓单晶薄膜131、分立的第一介质层141、第二介质层210及基底200的氮化镓半导体结构。进一步的，也可对残留的所述氮化镓单晶薄膜132及损伤层122进行表面处理，以获得所述氮化镓回收单晶晶片110，以便进行循环利用，以降低成本。
参阅图9，本实施例还提供一种氮化镓半导体结构，所述氮化镓半导体结构可采用上述制备方法制备，但并非局限于此。本实施例中的所述氮化镓半导体结构直接采用上述方法制备，因此有关制备工艺、材质等的选择均可参阅上述内容，此处不作赘述。
具体的，所述氮化镓半导体结构包括基底200、第二介质层210、分立的第一介质层141及氮化镓单晶薄膜131。所述第二介质层210位于所述基底200的表面上，所述分立的第一介质层141位于所述第二介质层210的表面上，所述分立的第一介质层141中具有贯穿所述分立的第一介质层141的第一凹槽150，所述分立的氮化镓单晶薄膜131位于所述分立的第一介质层141的表面上，所述分立的氮化镓单晶薄膜131具有贯穿所述分立的氮化镓单晶薄膜131的第二凹槽160，所述第一凹槽150及第二凹槽160相连通。
作为示例，所述第一凹槽150及第二凹槽160的边缘相重合，以便于提高后续制备的器件的集成度。
作为示例，所述分立的第一介质层141及第二介质层210为金属导电介质层，且所述第二介质层210中具有贯穿所述第二介质层210的第三凹槽，且所述第三凹槽与所述第一凹槽150相连通，具体可根据介质层的材质及制备工艺进行选择，关于此结构将在另一是实例中进行阐述，此处暂不作介绍。当然，可以理解，当所述分立的第一介质层141及第二介质层210为绝缘介质层时，所述第二介质层210根据需要，也可设置所述第三凹槽，此处不作过分限制。
作为示例，优选所述分立的第一介质层141及第二介质层210为具有相同材质的绝缘介质层，其中，所述分立的第一介质层141的厚度包括1nm～10μm，所述第二介质层210的厚度包括1nm～10μm。
作为示例，所述分立的氮化镓单晶薄膜131的尺寸范围包括1μm～100μm，所述第二凹槽160的尺寸范围包括1μm～100μm，所述分立的氮化镓单晶薄膜131的厚度包括150nm～50μm。
作为示例，所述基底200中包括驱动电路，且所述基底200包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种。
本实施例中，在所述分立的氮化镓单晶薄膜131与所述基底200之间设有所述分立的第一介质层141及第二介质层210，从而可使得所述分立的氮化镓单晶薄膜131与所述基底200具有良好的键合效果，且当介质层采用绝缘材质时，还可起到良好的绝缘性能。
作为示例，所述氮化镓半导体结构可应用于Micro LED器件，但并非局限于此，其中，所述Micro LED器件可包括水平Micro LED器件或垂直Micro LED器件，具体可根据需要进行材质的选择与替换。以下仅以水平Micro LED器件作为示例进行介绍，有关垂直MicroLED器件可参阅实施例二，此处暂不作介绍。
参阅图10及图11，本实施例提供一种Micro LED器件的制备方法，包括以下步骤：
提供所述氮化镓半导体结构；
于所述氮化镓半导体结构上进行同质外延，制备Micro LED外延结构300。
具体的，参阅图10，本实施例中，由于采用水平Micro LED器件，因此，至少所述分立的第一介质层141需采用绝缘材质，以便于提高防漏电的性能，在制备Micro LED外延结构300时，可直接采用同质外延的方式形成，即可直接在所述分立的氮化镓单晶薄膜131上，通过如金属有机物化学气相沉积(MOCVD)等，外延生长n型氮化镓层310、多量子阱层320、p型氮化镓层330及透明导电薄膜340，如铟锡氧化物(ITO)等。本实施例中，所述Micro LED外延结构300中，所述n型氮化镓层310采用5μm厚、多量子阱层320(MQWs)采用[InGaN/GaN]8，即共8组InGaN/GaN，其中每组中InGaN为2nm，GaN为10nm，得到的MQWs厚度为96nm，所述p型氮化镓层330采用100nm厚，但并非局限于此，可根据需要进行选择。
接着，参阅图11，还包括形成电极的步骤。
具体的，可采用如ICP等刻蚀法，对所述Micro LED外延结构300进行部分刻蚀，直至所述n型氮化镓层310，而后可通过电子束蒸发工艺等依次蒸发Ti/Al/Ni/Au，形成欧姆接触的n电极410。并在所述透明导电薄膜340的表面依次蒸发Cr/Pt/Au，形成p电极420，以获得水平Micro LED器件。
本实施例，在基于所述氮化镓半导体结构制备所述Micro LED器件的过程中，可直接采用同质外延法形成所述Micro LED外延结构300，从而无需生长异质外延所需的AlN成核层、AlGaN缓冲层，从而可简化工艺。所述Micro LED外延结构300直接生长于所述分立的氮化镓单晶薄膜131上，从而可直接得到分立的所述Micro LED外延结构300，而无需进行芯片分离工艺，因而可避免芯片分离工艺中等离子体刻蚀对所述Micro LED外延结构300造成的损伤。进一步的，可直接在所述基底200中制备所述Micro LED器件的驱动电路，从而无需进行巨量转移，工艺上可大大简化，且工艺难度和成本显著降低。
参阅图11，本实施例还提供一种Micro LED器件，所述Micro LED器件包括所述氮化镓半导体结构，有关所述Micro LED器件可采用上述方法制备，具体结构及制备工艺此处不作赘述。
实施例二
参阅图12～18，本实施例提供一种氮化镓半导体结构、Micro LED器件及制备方法，与实施例一的不同之处主要在于：本实施例中的分立的第二介质层611中具有第三凹槽620，且所述第三凹槽620与第一凹槽550相连通，以及分立的第一介质层及541及分立的第二介质层611优选为金属导电层，从而键合后的介质层可直接作为后续制备的垂直MicroLED器件的n电极，以减少工艺步骤，降低成本。
首先，参阅图12，制备具有氮化镓回收单晶晶片510、缺陷层520、氮化镓单晶薄膜530，以及具有第一凹槽550的分立的第一介质层541。
具体的，本实施例中，提供4英寸、厚度为300μm、
Figure GDA0003445663350000121
晶向的氮化镓单晶晶片，从注入面向所述氮化镓单晶晶片进行H离子注入，其中，氢离子注入能量为100keV，剂量为3.5×1017ions/cm2，注入角度为7°。H离子注入到预设深度形成所述缺陷层520。并于所述氮化镓单晶晶片的注入面上形成第一介质层，并图形化所述第一介质层，以形成贯穿所述第一介质层的所述第一凹槽550，从而形成所述分立的第一介质层541，具体可参阅实施例一。
接着，参阅图13，提供基底600，于所述基底600的表面形成第二介质层，并图形化所述第二介质层，以形成贯穿所述第二介质层的第三凹槽620，且后续键合后，所述第三凹槽620与所述第一凹槽550相连通。
优选的，所述第三凹槽620的尺寸可与所述第一凹槽550相同，以便于提高集成度，但为降低后续的键合难度，所述第三凹槽620的尺寸也可小于所述第一凹槽550。
具体的，本实施例中，提供4英寸、厚度200μm、(001)晶向、表面为氧化硅的硅晶片作为所述基底600，且使用电子束蒸发工艺，形成材质为Ti/Al/Ni/Au的所述分立的第一介质层541及材质为Au的所述分立的第二介质层611，以便于直接将介质层作为器件的电极使用，以减少工艺步骤，降低成本。其中，所述分立的第一介质层541的厚度包括100nm～1μm，如200nm、500nm、800nm等，所述Ti/Al/Ni/Au可与分立的氮化镓单晶薄膜531形成良好的欧姆接触，所述分立的第二介质层611的厚度包括1nm～1μm，如10nm、50nm、200nm、500nm、800nm等，当所述分立的第二介质层611采用Au时，可使得所述分立的第一介质层541及分立的第二介质层611形成良好的Au-Au键合，制备工艺较为成熟，结合稳定性较高。
接着，参阅图14，键合所述分立的第一介质层541及分立的第二介质层611，本实施例通过使用Au-Au金属键合工艺，将所述分立的第一介质层541及分立的第二介质层611对准键合，可形成具有良好键合效果及导电性的介质层，且可便于后续直接作为电极使用。
接着，参阅图15及图16，进行退火剥离及表面处理，以获得依次叠置所述分立的氮化镓单晶薄膜531、分立的第一介质层541、分立的第二介质层611及基底600的氮化镓半导体结构，其中，所述分立的氮化镓单晶薄膜531中具有贯穿所述分立的氮化镓单晶薄膜531的第二凹槽560，且所述第一凹槽550与所述第二凹槽560相连通。
其中，通过退火剥离，可沿所述缺陷层520进行剥离，以形成分立的损伤层521及522，以及分立的氮化镓单晶薄膜531及残留的氮化镓单晶薄膜532，而通过表面处理可去除损伤层521、522及残留的氮化镓单晶薄膜532。
本实施例中，所述分立的第一介质层541、分立的第二介质层611及分立的氮化镓单晶薄膜531优选采用相同形貌，包括直径为5μm的圆形，且所述第一凹槽550、第二凹槽560及第三凹槽620优选具有相同尺寸，包括2μm，但并非局限于此。退火温度为500℃，退火时间为2h，且只有键合了介质层的部分才能成功剥离。
参阅图16，本实施例还提供一种氮化镓半导体结构，与实施例一的不同之处在于，所述氮化镓半导体结构的所述第二介质层中具有贯穿所述第二介质层的第三凹槽620，且所述第三凹槽620与所述第一凹槽550相连通。
参阅图17及18，本实施例还提供一种Micro LED器件及其制备方法，与实施例一的不同之处主要在于，本实施例中所述Micro LED器件为垂直Micro LED器件，即介质层可直接作为电极使用。
具体的，本实施例中，使用金属有机物化学气相沉积(MOCVD)工艺进行同质外延，依次生长5μm厚的n型氮化镓层710、[InGaN/GaN]8多量子阱层720(MQWs)，其中每组中InGaN为2nm，GaN为10nm，共8组，得到MQWs厚度为96nm，100nm厚的p型氮化镓层730，以及透明导电薄膜740，如ITO，获得Micro LED外延结构700。
而后，参阅图18，可使用电子束蒸发工艺在所述透明导电薄膜740表面依次蒸发Cr/Pt/Au，即可形成p电极810，而金属材质的介质层则可直接作为n电极，从而可减少工艺步骤，形成垂直Micro-LED器件结构。
参阅图18，本实施例还提供一种Micro LED器件，所述Micro LED器件包括所述氮化镓半导体结构，有关所述Micro LED器件可采用上述方法制备，具体结构及制备工艺此处不作赘述。
综上所述，本发明的氮化镓半导体结构、Micro LED器件及制备方法，具有以下有益效果：
在氮化镓半导体结构的制备过程中，通过剥离氮化镓单晶晶片获得氮化镓单晶薄膜，有效降低氮化镓单晶薄膜的缺陷及位错密度，保留了氮化镓单晶晶片优异的晶体质量，从而可显著提升基于氮化镓半导体结构制备的Micro LED的光学性能，并且剥离后的氮化镓单晶晶片在表面处理抛光后可回收循环利用，使成本大幅降低。
在基于氮化镓半导体结构制备Micro LED器件的过程中：可直接采用同质外延法形成Micro LED外延结构，从而无需生长异质外延所需的AlN成核层、AlGaN缓冲层，简化了工艺。Micro LED外延结构直接同质外延生长于分立的氮化镓单晶薄膜上，从而可直接得到分立的Micro LED外延结构，而无需进行芯片分离工艺，因而可避免芯片分离工艺中等离子体刻蚀对Micro LED外延结构造成的损伤，使Micro LED器件的光学性能更加优异。可直接在基底中制备Micro LED器件的驱动电路，从而无需进行巨量转移，工艺上大大简化，工艺难度和成本显著降低。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种氮化镓半导体结构的制备方法，其特征在于，包括以下步骤：
提供氮化镓单晶晶片；
对所述氮化镓单晶晶片进行离子注入，于所述氮化镓单晶晶片的预设深度形成缺陷层；
于所述氮化镓单晶晶片的注入面上形成第一介质层；
图形化所述第一介质层，形成贯穿所述第一介质层的第一凹槽；
提供基底；
于所述基底的表面形成第二介质层；
键合所述第一介质层及第二介质层；
进行退火剥离及表面处理，以获得依次叠置氮化镓单晶薄膜、第一介质层、第二介质层及基底的氮化镓半导体结构，其中，所述氮化镓单晶薄膜中具有贯穿所述氮化镓单晶薄膜的第二凹槽，且所述第一凹槽与所述第二凹槽相连通。
2.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：所述第一凹槽及第二凹槽的边缘相重合。
3.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：所述第一介质层及第二介质层为具有相同材质的绝缘介质层。
4.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：所述第一介质层及第二介质层为金属导电介质层，且形成所述第二介质层之后及键合所述第一介质层及第二介质层之前，还包括图形化所述第二介质层的步骤，以形成贯穿所述第二介质层的第三凹槽，所述第三凹槽与所述第一凹槽相连通。
5.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：在所述氮化镓半导体结构中，分立的所述氮化镓单晶薄膜的尺寸范围包括1μm～100μm，所述第二凹槽的尺寸范围包括1μm～100μm，所述氮化镓单晶薄膜的厚度包括150nm～50μm。
6.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：还包括在所述基底中制备驱动电路的步骤，其中，所述基底包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种。
7.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：所述离子注入包括H离子注入及He离子注入中的一种或组合；当采用H离子注入时，所述H离子的注入能量包括20keV～3MeV，注入剂量包括2×1017ions/cm2～1×1018ions/cm2。
8.根据权利要求1所述的氮化镓半导体结构的制备方法，其特征在于：所述退火剥离包括在真空、氮气、氩气、氢气、氨气、氯化氢气中的至少一种所形成的气氛下进行，其中，退火温度包括300℃～800℃，退火时间包括1min～24h。
9.一种氮化镓半导体结构，其特征在于，所述氮化镓半导体结构包括：
基底；
第二介质层，所述第二介质层位于所述基底的表面上；
第一介质层，所述第一介质层位于所述第二介质层的表面上，所述第一介质层中具有贯穿所述第一介质层的第一凹槽；
氮化镓单晶薄膜，所述氮化镓单晶薄膜位于所述第一介质层的表面上，所述氮化镓单晶薄膜具有贯穿所述氮化镓单晶薄膜的第二凹槽，所述第一凹槽及第二凹槽相连通。
10.根据权利要求9所述的氮化镓半导体结构，其特征在于：所述第一凹槽及第二凹槽的边缘相重合。
11.根据权利要求9所述的氮化镓半导体结构，其特征在于：所述第一介质层及第二介质层为金属导电介质层，且所述第二介质层中具有贯穿所述第二介质层的第三凹槽，所述第三凹槽与所述第一凹槽相连通。
12.根据权利要求9所述的氮化镓半导体结构，其特征在于：所述第一介质层及第二介质层为具有相同材质的绝缘介质层。
13.根据权利要求9所述的氮化镓半导体结构，其特征在于：分立的所述氮化镓单晶薄膜的尺寸范围包括1μm～100μm，所述第二凹槽的尺寸范围包括1μm～100μm，所述氮化镓单晶薄膜的厚度包括150nm～50μm。
14.根据权利要求9所述的氮化镓半导体结构，其特征在于：所述基底中包括驱动电路，且所述基底包括硅单晶晶片、氧化硅晶片及SOI晶片中的一种。
15.一种Micro LED器件的制备方法，其特征在于，包括以下步骤：
采用权利要求1～8中任一所述方法制备所述氮化镓半导体结构；
于所述氮化镓半导体结构上进行同质外延，制备Micro LED外延结构。
16.一种Micro LED器件，其特征在于：所述Micro LED器件包括权利要求9～14中任一所述氮化镓半导体结构。
CN202110363036.6A 2021-04-02 2021-04-02 氮化镓半导体结构、Micro LED器件及制备方法 Active CN113097352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110363036.6A CN113097352B (zh) 2021-04-02 2021-04-02 氮化镓半导体结构、Micro LED器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110363036.6A CN113097352B (zh) 2021-04-02 2021-04-02 氮化镓半导体结构、Micro LED器件及制备方法

Publications (2)

Publication Number Publication Date
CN113097352A CN113097352A (zh) 2021-07-09
CN113097352B true CN113097352B (zh) 2022-03-08

Family

ID=76673661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110363036.6A Active CN113097352B (zh) 2021-04-02 2021-04-02 氮化镓半导体结构、Micro LED器件及制备方法

Country Status (1)

Country Link
CN (1) CN113097352B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
KR20130024479A (ko) * 2011-08-31 2013-03-08 삼성코닝정밀소재 주식회사 기판 분리 방법, 및 이를 이용한 접합기판과 그 제조방법
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微***与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN108493326A (zh) * 2018-04-09 2018-09-04 中国科学院上海微***与信息技术研究所 基于单晶压电薄膜的声波谐振器及其制备方法
CN110391131A (zh) * 2018-04-23 2019-10-29 中国科学院上海微***与信息技术研究所 异质薄膜复合结构及其制备方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微***与信息技术研究所 一种氧化镓半导体结构及其制备方法
CN111564534B (zh) * 2020-04-07 2021-10-19 中国科学院上海微***与信息技术研究所 一种单光子源的制备方法及单光子源和集成光学器件
CN111952239B (zh) * 2020-08-21 2024-05-24 中国科学院上海微***与信息技术研究所 具有空腔结构的半导体衬底及其制备方法

Also Published As

Publication number Publication date
CN113097352A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US8735185B2 (en) Light emitting device and fabrication method thereof
CN104025319B (zh) 半导体装置和制造半导体装置的方法
US7812357B2 (en) LED having vertical structure and method for fabricating the same
KR101622308B1 (ko) 발광소자 및 그 제조방법
KR100769727B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화갈륨계발광다이오드 소자의 제조방법
CN102738334B (zh) 具有电流扩展层的发光二极管及其制作方法
JP2007027298A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
CN106935151B (zh) 晶圆级的微米-纳米级半导体led显示屏及其制备方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
TW201006009A (en) Light emitting diodes and manufacture thereof
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
CN117438512A (zh) 一种高压Micro LED芯片及其制备方法
CN102569556B (zh) 具有高导通n型欧姆接触的发光二极管及制作方法
CN113097352B (zh) 氮化镓半导体结构、Micro LED器件及制备方法
CN111326610A (zh) 基于绝缘衬底的纳米柱led芯片及其制备方法
JP2007027448A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
TW201232806A (en) Method for fabricating light emitting diode chip
CN102522468B (zh) 具有良好n型欧姆接触的发光二极管及其制作方法
KR102684977B1 (ko) 반도체 발광소자 제조방법
CN112103305B (zh) 基于微图案化石墨烯的Micro-LED阵列及其制备方法、显示装置
KR101254520B1 (ko) 반도체 발광 소자
CN108598236A (zh) 一种发光二极管外延片及其制作方法
US20210210656A1 (en) Method for micro-led epitaxial wafer manufacturing and micro-led epitaxial wafer
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
CN110289342A (zh) 一种大功率发光二极管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant