CN113078991A - 频率校准***、方法及应答器 - Google Patents

频率校准***、方法及应答器 Download PDF

Info

Publication number
CN113078991A
CN113078991A CN202110237217.4A CN202110237217A CN113078991A CN 113078991 A CN113078991 A CN 113078991A CN 202110237217 A CN202110237217 A CN 202110237217A CN 113078991 A CN113078991 A CN 113078991A
Authority
CN
China
Prior art keywords
frequency
clock signal
phase
target
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110237217.4A
Other languages
English (en)
Other versions
CN113078991B (zh
Inventor
黄金煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Unigroup Tsingteng Microsystems Co Ltd
Original Assignee
Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Unigroup Tsingteng Microsystems Co Ltd filed Critical Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority to CN202110237217.4A priority Critical patent/CN113078991B/zh
Publication of CN113078991A publication Critical patent/CN113078991A/zh
Application granted granted Critical
Publication of CN113078991B publication Critical patent/CN113078991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/59—Responders; Transponders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本公开提出一种频率校准***、方法及应答器，其中，***包括：锁相环，锁相环用于基于参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号；时间数字转换单元，时间数字转换单元的第二输入端用于输入第一目标时钟信号，用于根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环的目标分频比；锁相环还用于基于目标分频比运行，以输出第二目标时钟信号。该***可以通过时间数字转换单元确定锁相环的分频比，进而锁相环根据确定出的分频比运行时，输出满足频率需求的时钟信号，实现对频率的校准，可以提高频率校准的准确性，且有利于提高信号传输质量。

Description

频率校准***、方法及应答器
技术领域
本公开涉及近距离通信技术领域，尤其涉及一种频率校准***、方法及应答器。
背景技术
目前，近距离无线通信技术被广泛应用于智能手机和移动设备中，给交通、支付、门禁等领域带来了很大的便利性，但同时对智能手机和移动设备进场耦合***提出了很高的要求，随着智能手机和移动设备中的天线线圈越来越小和电磁屏蔽越来越严重，有源应答器通过使用有源负载调制(Active Load Modulation，简称ALM)来代替无源负载调制，同时会带来有源应答器的发射数据所需的时钟要与读卡器发射的13.56MHZ±7KHZ载波时钟同频同相的问题。因此，为了保证读卡器能够有效的接收到应答器发射的数据，有源应答器的频率校准电路的设计和研究具有非常重要的意义。
相关技术中，有源应答器在发射信号的过程中，需依赖于载波时钟恢复的时钟进行信号的发射，从而影响了有源应答器主动发射信号时时钟的准确性，导致信号传输的可靠性较低。
发明内容
本公开旨在至少在一定程度上解决相关技术中的技术问题之一。
本公开主要的技术方案如下。
本公开第一方面实施例提出了一种频率校准***，包括：锁相环，所述锁相环的第一输入端用于输入参考时钟信号，所述锁相环用于基于所述参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号，其中，所述第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍；时间数字转换单元，所述时间数字转换单元的第一输入端与所述锁相环的输出端相连，所述时间数字转换单元的第二输入端用于输入第一目标时钟信号，所述时间数字转换单元的输出端与所述锁相环的第二输入端相连；所述时间数字转换单元，用于根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比；所述锁相环还用于基于所述目标分频比运行，以输出第二目标时钟信号，其中，所述第二目标时钟信号的第二目标频率为所述第一目标频率的第二正整数倍。
另外，根据本公开上述实施例提出的频率校准***还可以具有如下附加的技术特征。
根据本公开的一个实施例，所述时间数字转换单元，包括：反相器延迟链，所述反相器延迟链包括多个反相器，所述多个反相器首尾依次连接，其中，第一个所述反相器的输入端与所述锁相环的输出端相连；采样电路，所述采样电路包括多个D触发器，所述多个D触发器与所述多个反相器一一对应，其中每个所述D触发器的D输入端与对应的反相器的输出端相连，每个所述D触发器的CK输入端用于输入所述第一目标时钟信号；分频比重组电路，所述分频比重组电路的输入端与每个所述D触发器的输出端相连，所述分频比重组电路的输出端与所述锁相环的第二输入端相连；其中，所述采样电路通过所述第一目标时钟信号的上升沿对所述第二预设时钟信号进行采样，得到采样信号，所述分频比重组电路用于根据所述采样信号确定所述目标分频比。
根据本公开的一个实施例，所述分频比重组电路，具体用于：获取所述第二预设时钟信号的多个第二预设周期中分别包含的所述延迟时间的第一平均个数、及所述第一目标时钟信号的多个第一目标周期中分别包含的延迟时间的第二平均个数；根据所述第一平均个数、所述第二平均个数及所述预设分频比确定所述目标分频比。
根据本公开的一个实施例，所述锁相环，包括：鉴频鉴相器、电荷泵、无源滤波器、压控振荡器及分频器；其中，所述鉴频鉴相器的输入端作为所述锁相环的输入端，所述鉴频鉴相器的第一输入端用于输入参考时钟信号，所述鉴频鉴相器的第二输入端与所述分频器的输出端相连；所述电荷泵的输入端与所述鉴频鉴相器的输出端相连，所述电荷泵的输出端与所述无源滤波器的输入端相连，所述无源滤波器的输出端与所述压控振荡器的输入端相连；所述压控振荡器的输出端作为所述锁相环的输出端，所述压控振荡器的输出端分别与所述时间数字转换单元的第一输入端及所述分频器的输入端相连。
根据本公开的一个实施例，频率校准***，还包括：分频比预设单元，所述分频比预设单元用于存储预设分频比；多路选择器，所述多路选择器的输入端分别与所述分频比预设单元的输出端及所述时间数字转换单元的输出端相连，所述多路选择器的输出端与所述分频器相连，所述多路选择器的输入端用于将所述预设分频比或者目标分频比传输至所述分频器；其中，当所述多路选择器的输入端用于输入预设分频比时，所述锁相环基于所述预设分频比运行，以输出第二预设时钟信号；当所述多路选择器的输入端用于输入目标分频比时，所述锁相环基于所述目标分频比运行，以输出第二目标时钟信号。
根据本公开的一个实施例，所述分频器，包括：整数分频器、小数分频器及Σ-Δ调制器；所述整数分频器的输入端及所述Σ-Δ调制器的输入端与所述多路选择器的输出端相连，所述整数分频器的输入端与所述锁相环的输出端相连，所述Σ-Δ调制器的输出端与所述小数分频器的输入端相连，所述整数分频器的输出端及所述小数分频器的输出端与所述锁相环的输入端相连。
根据本公开的一个实施例，频率校准***，还包括：相位校准单元，所述相位校准单元的第一输入端与所述锁相环的输出端相连，用于对所述锁相环输出的第二目标时钟信号进行频率调节，以输出第一目标时钟信号；发射单元，所述发射单元的输入端与所述相位校准单元的输出端相连；磁感应耦合单元，所述磁感应耦合单元包括相互磁耦合的第一天线和第二天线，所述第一天线的两端与所述发射单元的输出端连接；载波时钟恢复电路，所述载波时钟恢复电路的输入端与所述第一天线的一端连接，所述载波时钟恢复电路的输出端分别与所述相位校准单元的第二输入端及所述时间数字转换单元的第二输入端相连；所述载波时钟恢复电路，用于根据所述第一天线携带的信号确定第一目标时钟信号，并将所述第一目标时钟信号分别发送至所述相位校准单元及所述时间数字转换单元；所述发射单元用于在以所述第一目标时钟为载波信号的基础上叠加调制信号，并将叠加后的信号发送至所述第二天线。
本公开第二方面实施例提出了一种频率校准方法，包括：控制锁相环基于参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号；其中，所述第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍；控制时间数字转换单元根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比；控制所述锁相环基于所述目标分频比运行，以输出第二目标时钟信号，其中，所述第二目标时钟信号的第二目标频率为所述第一目标频率的第二正整数倍。
另外，根据本公开上述实施例的频率校准方法还可以具有如下附加的技术特征。
根据本公开的一个实施例，所述根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比，包括：通过所述第一目标时钟信号的上升沿对所述第二预设时钟信号进行采样，得到采样信号；根据所述采样信号确定所述目标分频比。
本公开第二方面实施例提出了一种应答器，包括本公开第一方面实施例提出的频率校准***。
通过本公开的技术方案，可以通过时间数字转换单元确定锁相环的分频比，进而锁相环根据确定出的分频比运行时，输出满足频率需求的时钟信号，实现对频率的校准，可以提高频率校准的准确性，且有利于提高信号传输质量。
本公开附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。
附图说明
本公开上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本公开实施例的频率校准***的结构示意图；
图2为根据本公开一个实施例的时间数字转换单元的结构示意图；
图3为根据本公开一个实施例的频率校准***的结构示意图；
图4为根据本公开一个示例的频率校准***的结构示意图；
图5A为根据本公开一个实施例的时间数字转换单元的工作时序图；
图5B为根据本公开另一个实施例的时间数字转换单元的工作时序图；
图6为根据本公开实施例的频率校准方法的流程图；
图7为根据本公开实施例的应答器的结构示意图。
具体实施方式
下面详细描述本公开的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。
图1为根据本公开实施例的频率校准***的结构示意图。
如图1所示，该频率校准***100，包括：锁相环10及时间数字转换单元20。
其中，锁相环10的第一输入端用于输入参考时钟信号，锁相环10用于基于参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号，其中，第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍；时间数字转换单元20的第一输入端与锁相环10的输出端相连，时间数字转换单元20的第二输入端用于输入第一目标时钟信号，时间数字转换单元20的输出端与锁相环10的第二输入端相连。
时间数字转换单元20，用于根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环10的目标分频比；锁相环10还用于基于目标分频比运行，以输出第二目标时钟信号，其中，第二目标时钟信号的第二目标频率为第一目标频率的第二正整数倍。
需要说明的是，第二预设时钟信号的第二预设频率约等于第一目标频率13.56MHZ±7KHZ的第一正整数倍，即，第二预设频率可以是N*(13.56MHZ±100KHZ)，其中，N为正整数。第一目标时钟信号可以是用来表征目标频率或者目标周期(频率校准要达到的频率或者周期)的信号，也可以理解为满足实际传输频率的传输信号，第二目标时钟信号的第二目标频率近似等于第一目标频率的第二正整数倍，精度可达2ppm。
本公开实施例，可将第一预设时钟信号的时钟周期称为第一预设周期，可将第二预设时钟信号的时钟周期称为第二预设周期，可将第一目标时钟信号的时频率称为第一目标频率，可将第二目标时钟信号的频率称为第二目标频率。
可以理解的是，锁相环10可以理解为一种反馈电路，广泛应用于无线通讯领域，在工作的过程中，当其输出电压与输入电压保持固定的相位差值，环路被锁定，锁相环输出频率与输入参考频率的比值等于预设分频比。
具体地，在需要进行频率校准，以支持后续信号的有效传输时，可先控制时间数字转换单元20关闭(即处于未工作状态)、控制锁相环10开启(开始工作)，可预先为锁相环10设置参考时钟信号、预设分频比，并将锁相环10的输出信号预先设置为第一预设时钟信号，进而锁相环10基于预设分频比、参考时钟信号及第一预设时钟信号运行，即第一预设时钟信号可经预设分频比分频处理后与参考时钟信号一起输入锁相环10，锁相环10运行锁定时输出第二预设时钟信号。在锁相环10锁定后，可控制时间数字转换单元20开启，进而时间数字转换单元20接收第二预设时钟信号及第一目标时钟信号，并根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环10的目标分频比，并将目标分频比发送至锁相环10，使得锁相环10基于参考时钟信号、目标分频比及第二预设时钟信号运行，以输出频率与第一目标频率成整数倍的第二目标时钟信号。
需要说明的是，在预先设置参考时钟信号、预设分频比与第一预设时钟信号时，可根据第一预设时钟信号的第一预设频率与参考时钟信号的参考频率确定预设分频比，或者，可根据第一预设时钟信号的第一预设周期与参考时钟信号的参考周期率确定预设分频比。其中，参考时钟信号可以是外部的晶体振荡器产生的信号。
例如，在锁相环10工作之前，可预先设置参考时钟信号的参考周期为TR，第一预设时钟信号的第一预设周期TV为72/TR(表示72与TR之间的比值)，进而可将预设分频比设置为TR/TV。之后，开启锁相环10，使其开始运行，待锁相环10锁定后(此时锁相环输出第二预设时钟信号)，可开启时间数字转换单元20使其开始运行，时间数字转换单元20根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环10的目标分频比，并将目标分频比发送至锁相环10，使得锁相环10基于参考时钟信号、目标分频比及第二预设时钟信号运行，以输出频率为72与第一目标频率的乘积的第二目标时钟信号。
本公开实施例的频率校准电路可以应用于有源应答器(有源应答器接收读卡器传输的信息，并传输信息至读卡器)，此种场景下，第一目标时钟信号即为读卡器传输的信号，其频率可为13.56MHZ±7KHZ，在根据锁相环10及时间数字转换单元20得到第二目标时钟信号之后，可对第二目标时钟信号进行相应的校准，例如，将其校准为第一目标时钟信号，以使有源应答器以13.56MHZ±7KHZ为载波频率给读卡器发射数据。
本公开实施例的频率校准***，可以通过时间数字转换单元确定锁相环的分频比，进而锁相环根据确定出的分频比运行时，输出满足频率需求的时钟信号，实现对频率的校准，可以提高频率校准的准确性，且有利于提高信号传输质量。
在本公开的一个实施例中，如图2所示，时间数字转换单元20，可包括：反相器延迟链21、采样电路22及分频比重组电路23。
参照图2，反相器延迟链21可包括多个反相器(第一个反相器INV1至第n个反相器INVn)，多个反相器首尾依次连接，其中，第一个反相器INV1的输入端与锁相环10的输出端相连，第一个反相器INV1的输入端用于输入第二预设时钟信号；采样电路22包括多个D触发器(第一个D触发器D1至第n个D触发器Dn)，多个D触发器与多个反相器一一对应，其中每个D触发器的D输入端与对应的反相器的输出端相连，每个D触发器的CK输入端用于输入第一目标时钟信号；分频比重组电路23的输入端与每个D触发器的输出端相连，分频比重组电路23的输出端与锁相环10的第二输入端相连。
其中，采样电路22通过第一目标时钟信号的上升沿对第二预设时钟信号进行采样，得到采样信号，分频比重组电路23用于根据采样信号确定目标分频比。
具体地，时间数字转换单元20的第一个反相器INV1接收到第二预设时钟信号，将第二预设时钟信号进行取反处理后，输出至第二个反相器INV2，同时，与第一个反相器INV1对应的第一个D触发器D1的D输入端接收取反处理后的第二预设时钟信号FV2，第一个D触发器D1的CK输入端接收第一目标时钟信号，在第一目标时钟信号为上升沿时，第一个触发器D1输出第二预设时钟信号，在每个反相器与其对应的D触发器均运行完成时，采样电路22即可实现对第二预设时钟信号的采样，得到采样信号，并可将该采样信号传输给分频比重组电路23，进而分频比重组电路23根据采样信号确定目标分频比，并可将目标分频比传输给锁相环10，以使锁相环10运行后输出满足需要的时钟信号。
进一步地，分频比重组电路23，可具体用于：获取第二预设时钟信号的多个第二预设周期中分别包含的延迟时间的第一平均个数、及第一目标时钟信号的多个第一目标周期中分别包含的延迟时间的第二平均个数；根据第一平均个数、第二平均个数及预设分频比确定目标分频比。
需要说明的是，本公开实施例，可将第一目标时钟信号的周期称为第一目标周期，可将第二预设信号的周期称为第二预设周期。第一平均个数可以是指多个第二预设周期中分别包含的延迟时间的个数的平均值，第二平均个数可以是指多个第一目标周期中分别包含的延迟时间的个数的平均值。
具体而言，分频比重组电路23首先可获取第二预设时钟信号的多个第二预设周期中分别包含的延迟时间的第一平均个数、及第一目标时钟信号的多个第一目标周期中分别包含的延迟时间的第二平均个数，之后，根据第一平均个数、第二平均个数及预设分频比确定目标分频比，例如，可先确定第一平均个数与预设分频比间的乘积值，然后可确定该乘积值与第二平均个数之间的比值，并将该比值作为目标分频比。
需要说明的是，为了提高反相器延迟链21的精度，可使频率校准的最终目的是使锁相环10的输出频率(即第二目标频率)是第一目标频率的整数倍，例如72倍，这样可以提高反相器延迟链的精度。
在本公开的一个实施例中，如图3所示，锁相环10，可包括：鉴频鉴相器(PhaseFrequency Detector，简称PFD)11、电荷泵(Charge Pumping，简称CP)12、无源滤波器(Passive Filter，简称PF)13、压控振荡器(Voltage Ctrolled Oscillator，简称VCO)14及分频器15。
其中，鉴频鉴相器11的输入端作为锁相环10的输入端，鉴频鉴相器11的第一输入端用于输入参考时钟信号FR，鉴频鉴相器11的第二输入端与分频器15的输出端相连；电荷泵12的输入端与鉴频鉴相器11的输出端相连，电荷泵12的输出端与无源滤波器13的输入端相连，无源滤波器13的输出端与压控振荡器14的输入端相连；压控振荡器14的输出端作为锁相环10的输出端，压控振荡器14的输出端分别与时间数字转换单元20的第一输入端及分频器15的输入端相连。
具体地，鉴频鉴相器11比较参考时钟信号与分频器15的反馈信号(分频器15反馈给鉴频鉴相器的信号)之间的相位差之后，根据相位差的输出电压值给电荷泵12，进而电荷泵12将该电压值转化为电流量，并输出给无源滤波器13，环路滤波器13滤除该电流量的交流分量，产生直流控制电压，该直流控制压控振荡器14输出信号的频率，压控振荡器14的输出信号作为该锁相环10的输出信号，锁相环10的输出信号进一步经分频器15分频后反馈回鉴频鉴相器11的输入端。如此循环反复工作，直至锁相环10被锁定时，压控振荡器14输出整数倍输入频率(参考时钟信号的频率)的信号。
进一步地，参照图3，频率校准***100还可包括：分频比预设单元30及多路选择器(Multiplexer，简称MUX)40。
其中，分频比预设单元30用于存储预设分频比；多路选择器40的输入端分别与分频比预设单元30的输出端及时间数字转换单元20的输出端相连，多路选择器40的输出端与分频器15相连，多路选择器40的输入端用于将预设分频比或者目标分频比传输至分频器15。
当多路选择器40的输入端用于输入预设分频比时，锁相环10基于预设分频比运行，以输出第二预设时钟信号；当多路选择器40的输入端用于输入目标分频比时，锁相环10基于目标分频比运行，以输出第二目标时钟信号。
具体而言，在信号传输之前，为了将频率校准到满足需求的频率以支持信号传输，可预先为设置输入鉴频鉴相器11的第一输入端的参考时钟信号、设置压控振荡器14输出的第一预设时钟信号，还可预先将分频器15的分频比设置为预设分频比，并可将该预设分频比存储在分频比预设单元30中，控制多路选择器40选择将分频比预设单元30输出的预设分频比传输至分频器15，于是第一预设时钟信号经分频比为预设分频比的分频器15进行分频处理，分频器15将分频处理后的第一预设时钟信号反馈给鉴频鉴相器11的第二输入端，进而鉴频鉴相器11比较参考时钟信号与分频器15的反馈信号(分频器15反馈给鉴频鉴相器的信号)之间的相位差之后，根据相位差的输出电压值给电荷泵12，进而电荷泵12将该电压值转化为电流量，并输出给无源滤波器13，环路滤波器13滤除该电流量的交流分量，产生直流控制电压，该直流控制压控振荡器14输出信号的频率，压控振荡器14的输出信号作为该锁相环10的输出信号，锁相环10的输出信号进一步经分频器15分频后反馈回鉴频鉴相器11的输入端。如此循环反复工作，直至锁相环10被锁定时，压控振荡器14输出第二预设时钟信号。
在锁相环10锁定后，可控制时间数字转换单元20开启，进而时间数字转换单元20的第一个反相器INV1接收第二预设时钟信号，时间数字转换单元20的采样单元22接收第一目标时钟信号，并第一目标时钟信号为上升沿时，采样单元22对第二预设时钟信号进行采样，以得到采样信号，进而分频比重组电路23根据采样信号确定目标分频比，并可将目标分频比传输给多路选择器40，同时可控制多路选择器40将分频比重组电路23输出的目标分频比传输至分频器15，于是第二预设时钟信号经分频比为目标分频比的分频器15进行分频处理，分频器15将分频处理后的第二预设时钟信号反馈给鉴频鉴相器11的第二输入端，进而鉴频鉴相器11比较参考时钟信号与分频器15的反馈信号(分频器15反馈给鉴频鉴相器的信号)之间的相位差之后，根据相位差的输出电压值给电荷泵12，进而电荷泵12将该电压值转化为电流量，并输出给无源滤波器13，环路滤波器13滤除该电流量的交流分量，产生直流控制电压，该直流控制压控振荡器14输出信号的频率，压控振荡器14的输出信号作为该锁相环10的输出信号，锁相环10的输出信号进一步经分频器15分频后反馈回鉴频鉴相器11的输入端。如此循环反复工作，直至锁相环10被锁定时，压控振荡器14输出第二目标时钟信号(频率为第一目标时钟信号的频率的整数倍)，如此，即可得到了满足需求的时钟信号，实现了频率的精准校准。
在本公开的一个示例中，如图4所示，分频器15，可包括：整数分频器152、小数分频器151及Σ-Δ调制器(Sigma-Delta Modulator，简称SDM)153(也可称为总和增量调制器)。
其中，整数分频器152的输入端及Σ-Δ调制器153的输入端与多路选择器40的输出端相连，整数分频器152的输入端与锁相环10的输出端相连，Σ-Δ调制器153的输出端与小数分频器151的输入端相连，整数分频器152的输出端及小数分频器151的输出端与锁相环10的输入端相连。
参照图3和图4，频率校准电路还可包括：相位校准单元50、发射单元60、磁感应耦合单元70及载波时钟恢复电路80。
其中，相位校准单元50的第一输入端与锁相环10的输出端(即压控振荡器11的输出端)相连，用于对锁相环10输出的第二目标时钟信号进行频率调节，以输出第一目标时钟信号；发射单元60的输入端与相位校准单元50的输出端相连；磁感应耦合单元70包括相互磁耦合的第一天线71和第二天线72，第一天线71的两端与发射单元60的输出端连接；载波时钟恢复电路80的输入端与第一天线71的一端连接，载波时钟恢复电路80的输出端分别与相位校准单元50的第二输入端及时间数字转换单元20的第二输入端相连。
载波时钟恢复电路80，可用于根据第一天线71携带的信号确定第一目标时钟信号，并将第一目标时钟信号分别发送至相位校准单元50及时间数字转换单元20；发射单元60可用于在以第一目标时钟信号为载波信号的基础上叠加调制信号，并将叠加后的信号发送至第二天线72。
可以理解的是，第一天线71可以是有源应答器的天线，第二天线72可以是与应答器对应的读卡器的天线。
下面通过一个具体示例描述将频率校准***100应用于有源应答器的工作过程。
在***工作之前，锁相环10根据外部输入的参考时钟信号FTAL的频率(预先设置TR≈TCR)和压控振荡器14输出信号(比如周期为72/TCR)运行，可跟据公式(1)计算锁相环10的预设分频比：
Figure BDA0002960720560000091
其中，TR为外部输入时钟FTAL(参考时钟信号)的周期，TV为压控振荡器14输出时钟的周期，TCR为载波恢复时钟电路80输出时钟的周期，N1为预设的整数分频比，F1为小数分频比。
将N1、F1预先写在分频比预设单元30的寄存器中，控制多路选择器MUX40的输出分频比预设单元30电路的输出作为整数分频器152和∑-Δ调制器(SDM)153的输入，即控制分频比预设单元30将整数分频比N1输入整数分频器152、将小数分频比F1输入∑-Δ调制器(SDM)153。
预先的设置操作完成后，关闭时间数字转换单元TDC20，开启锁相环10让其环路工作，待模锁相环锁定后，打开TDC20，使其工作，之后，可控制MUX40的输出选择TDC20的输出的目标分频比N2和F2，即将目标分频比N2和F2分别作为整数分频器152和∑-Δ调制器(SDM)153的输入。
其中，时间数字转换单元20的工作原理为：
图5A和图5B为时间数字转换单元的工作时序，(图中的FCR可用于表征第一目标时钟信号，FV可用于表征第二预设时钟信号)，通过载波恢复时钟电路80输出时钟(即第一目标时钟信号)的上升沿对VCO14输出时钟(即第二预设时钟信号)进行采样，并每M个载波恢复时钟电路80输出时钟周期计算一次VCO14输出的平均时钟周期
Figure BDA0002960720560000101
和载波恢复时钟电路80输出的平均时钟周期
Figure BDA0002960720560000102
Figure BDA0002960720560000103
Figure BDA0002960720560000104
其中，N为一个TCR周期时间里VCO14输出的整时钟个数，TLSB为时间数字转换单元20的每一级反相器的延迟时间，Δt1、Δt2、Δt3可以通过TLSB度量，同样地，载波恢复时钟电路80输出时钟周期和压控振荡器VCO14输出时钟周期也可以通过TLSB度量，
Figure BDA0002960720560000105
为每个压控振荡器VCO14输出时钟周期里TLSB的平均个数，
Figure BDA0002960720560000106
为每个载波恢复时钟CR80输出时钟周期里TLSB的平均个数，为减小TDC20量化误差需要减小TLSB，这样可以提高
Figure BDA0002960720560000107
和
Figure BDA0002960720560000108
的精度，直至将
Figure BDA0002960720560000109
和
Figure BDA00029607205600001010
的采样精度提高到N*FV(FV为VCO14输出时钟频率)，假设FV＝1GHZ，N＝40，
Figure BDA00029607205600001011
和
Figure BDA00029607205600001012
的采样频率可达40GHZ。
锁相环10中的VCO14输出时钟周期最终校准成准确的
Figure BDA0002960720560000111
从而得到目标分频比(小数分频比F2及整数分频比N2)：
Figure BDA0002960720560000112
由公式(1)和(2)可推出：
Figure BDA0002960720560000113
由公式(4)(3)(5)可推出：
Figure BDA0002960720560000114
之后，分别将N2和F2通过MUX40输入到整数分频器152和Σ-Δ调制器(SDM)153中，进而锁相环10基于目标分频比运行，经过一段时间后锁相环10重新锁定，此时压控振荡器VCO14输出时钟周期为高精度的
Figure BDA0002960720560000115
并在非主动发射(ALM)时实时进行上述频率校准过程，确保后续有源应答器主动发射(ALM)时时钟频率的准确性。其中，在锁相环10重新锁定后，由于压控振荡器VCO14的输出频率是载波时钟恢复电路CR50的输出时钟的72倍，从而可以提高反相器延迟链的精度。
频率校准后的压控制振荡器VCO14将输出时钟(即第二目标时钟信号)输出至相位校准单元50，通过相位校准后输出一个与载波恢复时钟CR80输出时钟压同频同相的13.56MHZ±7KHZ时钟，相位校准单元50输出的13.56MHZ±7KHZ时钟驱动发射电路TX60发射数字调制信号，再通过有源应答器天线L1传输给读卡器天线L2，完成有源应答器的主动发射。
需要说明的是，有源应答器的有源负载调制使用的时钟来自读卡器发射的13.56MHZ±7KHZ载波，读卡器要可靠的接收到应答器发射的数据，应答器必须要有一个可靠的频率校准和相位校准电路使得有源应答器的发射数据时钟与读卡器发射的13.56MHZ±7KHZ载波同频同相。通过本公开实施例所提出的频率校准***，可以在有源应答器在非主动发射ALM时进行频率校准，因此在主动发射ALM时不再依赖载波时钟恢复的时钟，提高了发射效率。
综上所述，本公开实施例的频率校准***，引入了时间数字转换单元，可以通过减小延迟连的延迟时间提高频率校准精度；有源应答器在非主动发射ALM(Active LoadModulation，有源负载调制)时进行频率校准，有源应答器在发射ALM时不再依赖载波时钟恢复的时钟，提高了发射质量；可以在有源应答器非主动发射ALM时进行实时频率校准，确保有源应答器主动发射ALM时时钟频率的准确性，而且具有结构简单、易于集成的优点。
需要说明的是，上述实施方式仅以示意方式说明本公开的基本思路，与本公开中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制。其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变。
本公开实施例还提出了一种频率校准方法。图6为本公开实施例的频率校准方法的流程图。
如图6所示，该方法包括以下步骤：
S601，控制锁相环基于参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号，其中，第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍。
S602，控制时间数字转换单元根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环的目标分频比。
S603，控制锁相环基于目标分频比运行，以输出第二目标时钟信号，其中，第二目标时钟信号的第二目标频率为第一目标频率的第二正整数倍。
在本公开的一个实施例中，上述步骤S602中的，根据第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定锁相环的目标分频比，可包括：通过第一目标时钟信号的上升沿对第二预设时钟信号进行采样，得到采样信号；根据采样信号确定目标分频比。
需要说明的是，本公开实施例的频率校准方法的具体实施方式可参见上述频率校准***的具体实施方式，为避免冗余，此处不再赘述。
该频率校准方法，可以通过时间数字转换单元确定锁相环的分频比，进而锁相环根据确定出的分频比运行时，输出满足频率需求的时钟信号，实现对频率的校准，可以提高频率校准的准确性，且有利于提高信号传输质量。
本公开实施例还提出了一种应答器。图7为根据本公开实施例的应答器的结构示意图。
如图7所示，该应答器1000包括上述实施例提出的频率校准***100。
需要说明的是，该应答器1000为有源应答器。
本公开实施例的应答器，通过其频率校准***，可以通过时间数字转换单元确定锁相环的分频比，进而锁相环根据确定出的分频比运行时，输出满足频率需求的时钟信号，实现对频率的校准，可以提高频率校准的准确性，且有利于提高信号传输质量。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本公开的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本公开的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***)使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本公开的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本公开各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种频率校准***，其特征在于，包括：
锁相环，所述锁相环的第一输入端用于输入参考时钟信号，所述锁相环用于基于所述参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号，其中，所述第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍；
时间数字转换单元，所述时间数字转换单元的第一输入端与所述锁相环的输出端相连，所述时间数字转换单元的第二输入端用于输入第一目标时钟信号，所述时间数字转换单元的输出端与所述锁相环的第二输入端相连；
所述时间数字转换单元，用于根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比；所述锁相环还用于基于所述目标分频比运行，以输出第二目标时钟信号，其中，所述第二目标时钟信号的第二目标频率等于所述第一目标频率的第二正整数倍。
2.根据权利要求1所述的***，其特征在于，所述时间数字转换单元，包括：
反相器延迟链，所述反相器延迟链包括多个反相器，所述多个反相器首尾依次连接，其中，第一个所述反相器的输入端与所述锁相环的输出端相连；
采样电路，所述采样电路包括多个D触发器，所述多个D触发器与所述多个反相器一一对应，其中每个所述D触发器的D输入端与对应的反相器的输出端相连，每个所述D触发器的CK输入端用于输入所述第一目标时钟信号；
分频比重组电路，所述分频比重组电路的输入端与每个所述D触发器的输出端相连，所述分频比重组电路的输出端与所述锁相环的第二输入端相连；
其中，所述采样电路通过所述第一目标时钟信号的上升沿对所述第二预设时钟信号进行采样，得到采样信号，所述分频比重组电路用于根据所述采样信号确定所述目标分频比。
3.根据权利要求2所述的***，其特征在于，所述分频比重组电路，具体用于：
获取所述第二预设时钟信号的多个第二预设周期中分别包含的延迟时间的第一平均个数、及所述第一目标时钟信号的多个第一目标周期中分别包含的所述延迟时间的第二平均个数；
根据所述第一平均个数、所述第二平均个数及所述预设分频比确定所述目标分频比。
4.根据权利要求1所述的***，其特征在于，所述锁相环，包括：
鉴频鉴相器、电荷泵、无源滤波器、压控振荡器及分频器；其中，
所述鉴频鉴相器的输入端作为所述锁相环的输入端，所述鉴频鉴相器的第一输入端用于输入参考时钟信号，所述鉴频鉴相器的第二输入端与所述分频器的输出端相连；
所述电荷泵的输入端与所述鉴频鉴相器的输出端相连，所述电荷泵的输出端与所述无源滤波器的输入端相连，所述无源滤波器的输出端与所述压控振荡器的输入端相连；
所述压控振荡器的输出端作为所述锁相环的输出端，所述压控振荡器的输出端分别与所述时间数字转换单元的第一输入端及所述分频器的输入端相连。
5.根据权利要求4所述的***，其特征在于，还包括：
分频比预设单元，所述分频比预设单元用于存储预设分频比；
多路选择器，所述多路选择器的输入端分别与所述分频比预设单元的输出端及所述时间数字转换单元的输出端相连，所述多路选择器的输出端与所述分频器相连，所述多路选择器的输入端用于将所述预设分频比或者目标分频比传输至所述分频器；
其中，当所述多路选择器的输入端用于输入预设分频比时，所述锁相环基于所述预设分频比运行，以输出第二预设时钟信号；
当所述多路选择器的输入端用于输入目标分频比时，所述锁相环基于所述目标分频比运行，以输出第二目标时钟信号。
6.根据权利要求5所述的电路，其特征在于，所述分频器，包括：
整数分频器、小数分频器及Σ-Δ调制器；
所述整数分频器的输入端及所述Σ-Δ调制器的输入端与所述多路选择器的输出端相连，所述整数分频器的输入端与所述锁相环的输出端相连，所述Σ-Δ调制器的输出端与所述小数分频器的输入端相连，所述整数分频器的输出端及所述小数分频器的输出端与所述锁相环的输入端相连。
7.根据权利要求1所述的***，其特征在于，还包括：
相位校准单元，所述相位校准单元的第一输入端与所述锁相环的输出端相连，用于对所述锁相环输出的第二目标时钟信号进行频率调节，以输出第一目标时钟信号；
发射单元，所述发射单元的输入端与所述相位校准单元的输出端相连；
磁感应耦合单元，所述磁感应耦合单元包括相互磁耦合的第一天线和第二天线，所述第一天线的两端与所述发射单元的输出端连接；
载波时钟恢复电路，所述载波时钟恢复电路的输入端与所述第一天线的一端连接，所述载波时钟恢复电路的输出端分别与所述相位校准单元的第二输入端及所述时间数字转换单元的第二输入端相连；
所述载波时钟恢复电路，用于根据所述第一天线携带的信号确定第一目标时钟信号，并将所述第一目标时钟信号分别发送至所述相位校准单元及所述时间数字转换单元；所述发射单元用于在以所述第一目标时钟信号为载波信号的基础上叠加调制信号，并将叠加后的信号发送至所述第二天线。
8.一种频率校准方法，其特征在于，包括：
控制锁相环基于参考时钟信号、预设分频比及第一预设时钟信号运行，以输出第二预设时钟信号，其中，所述第二预设时钟信号的第二预设频率等于第一目标时钟信号的第一目标频率的第一正整数倍；
控制时间数字转换单元根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比；
控制所述锁相环基于所述目标分频比运行，以输出第二目标时钟信号，其中，所述第二目标时钟信号的第二目标频率为所述第一目标频率的第二正整数倍。
9.根据权利要求8所述的方法，其特征在于，所述根据所述第二预设时钟信号的第二预设频率与第一目标时钟信号的第一目标频率，确定所述锁相环的目标分频比，包括：
通过所述第一目标时钟信号的上升沿对所述第二预设时钟信号进行采样，得到采样信号；
根据所述采样信号确定所述目标分频比。
10.一种应答器，其特征在于，包括权利要求1-7任一项所述的频率校准***。
CN202110237217.4A 2021-03-03 2021-03-03 频率校准***、方法及应答器 Active CN113078991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110237217.4A CN113078991B (zh) 2021-03-03 2021-03-03 频率校准***、方法及应答器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110237217.4A CN113078991B (zh) 2021-03-03 2021-03-03 频率校准***、方法及应答器

Publications (2)

Publication Number Publication Date
CN113078991A true CN113078991A (zh) 2021-07-06
CN113078991B CN113078991B (zh) 2022-07-22

Family

ID=76609805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110237217.4A Active CN113078991B (zh) 2021-03-03 2021-03-03 频率校准***、方法及应答器

Country Status (1)

Country Link
CN (1) CN113078991B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113484565A (zh) * 2021-07-14 2021-10-08 国网新疆电力有限公司电力科学研究院 用于校准低频交流信号的直流信号生成装置及校准方法
CN114421967A (zh) * 2022-01-24 2022-04-29 高澈科技(上海)有限公司 相位插值电路、锁相环、芯片及电子设备
CN116015285A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于步进ldo校正tdc延迟步进的方法及装置
CN116094513A (zh) * 2023-04-04 2023-05-09 苏州萨沙迈半导体有限公司 小数分频***、方法及芯片
CN117608868A (zh) * 2024-01-24 2024-02-27 苏州元脑智能科技有限公司 一种时钟发生器、参数调整方法、***、装置及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039968A1 (en) * 2003-05-02 2009-02-12 Axel Thomsen Dual loop architecture useful for a programmable clock source and clock multiplier applications
US20100066459A1 (en) * 2008-09-16 2010-03-18 Samsung Electronics Co., Ltd. Two-point phase modulator and method of calibrating conversion gain of the same
CN101889393A (zh) * 2007-10-01 2010-11-17 爱立信电话股份有限公司 用于多输出频率合成器中的频率控制的装置和方法
US8384452B1 (en) * 2011-09-13 2013-02-26 Cortina Systems, Inc. Integrated jitter compliant low bandwidth phase locked loops
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
US20140043103A1 (en) * 2012-08-09 2014-02-13 Qualcomm Incorporated Tunable injection locked dividers with enhanced locking range
CN111900977A (zh) * 2020-07-20 2020-11-06 清华大学 一种对锁相环的数字时间转换器进行快速增益校准的电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039968A1 (en) * 2003-05-02 2009-02-12 Axel Thomsen Dual loop architecture useful for a programmable clock source and clock multiplier applications
CN101889393A (zh) * 2007-10-01 2010-11-17 爱立信电话股份有限公司 用于多输出频率合成器中的频率控制的装置和方法
US20100066459A1 (en) * 2008-09-16 2010-03-18 Samsung Electronics Co., Ltd. Two-point phase modulator and method of calibrating conversion gain of the same
US8384452B1 (en) * 2011-09-13 2013-02-26 Cortina Systems, Inc. Integrated jitter compliant low bandwidth phase locked loops
US20140043103A1 (en) * 2012-08-09 2014-02-13 Qualcomm Incorporated Tunable injection locked dividers with enhanced locking range
CN103346790A (zh) * 2013-07-19 2013-10-09 苏州磐启微电子有限公司 一种快速锁定的频率综合器
CN111900977A (zh) * 2020-07-20 2020-11-06 清华大学 一种对锁相环的数字时间转换器进行快速增益校准的电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113484565A (zh) * 2021-07-14 2021-10-08 国网新疆电力有限公司电力科学研究院 用于校准低频交流信号的直流信号生成装置及校准方法
CN114421967A (zh) * 2022-01-24 2022-04-29 高澈科技(上海)有限公司 相位插值电路、锁相环、芯片及电子设备
CN114421967B (zh) * 2022-01-24 2024-05-31 高澈科技(上海)有限公司 相位插值电路、锁相环、芯片及电子设备
CN116015285A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于步进ldo校正tdc延迟步进的方法及装置
CN116015285B (zh) * 2022-12-31 2024-03-12 成都电科星拓科技有限公司 一种基于步进ldo校正tdc延迟步进的方法及装置
CN116094513A (zh) * 2023-04-04 2023-05-09 苏州萨沙迈半导体有限公司 小数分频***、方法及芯片
CN117608868A (zh) * 2024-01-24 2024-02-27 苏州元脑智能科技有限公司 一种时钟发生器、参数调整方法、***、装置及介质
CN117608868B (zh) * 2024-01-24 2024-04-09 苏州元脑智能科技有限公司 一种时钟发生器、参数调整方法、***、装置及介质

Also Published As

Publication number Publication date
CN113078991B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
CN113078991B (zh) 频率校准***、方法及应答器
US9851696B2 (en) Circuit, a time-to-digital converter, an integrated circuit, a transmitter, a receiver and a transceiver
JP4386725B2 (ja) 低減されたジッタを備える改良された分周器及びそれに基づく送信器
US20110064150A1 (en) Pll circuit with improved phase difference detection
US8552775B2 (en) Digital phase-locked loop apparatus using frequency shift keying and method of controlling the same
US10911037B2 (en) Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits
EP1816741A1 (en) Phase detector
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
EP2622741B1 (en) Reference clock sampling digital pll / fll
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US8008979B2 (en) Frequency synthesizer and radio transmitting apparatus
US20090201094A1 (en) Phase comparison circuit and pll synthesizer using the same
US7298790B2 (en) Low frequency self-calibration of a PLL with multiphase clocks
US9602115B1 (en) Method and apparatus for multi-rate clock generation
EP1916768A1 (en) Device and method for generating a signal with predefined transient at start-up
CN111771332B (zh) 锁相环电路
EP1297619B1 (en) Linear dead-band-free digital phase detection
US8451965B2 (en) Semiconductor integrated circuit, radio communication device and time to digital converter
US11444627B1 (en) Synchronization of receiver and transmitter local oscillators for ranging applications
EP1422826A1 (en) Exact self-calibration of a pll with multiphase clocks
US8040996B2 (en) Method and system for RF signal generation utilizing a synchronous multi-modulus divider
KR101692112B1 (ko) 주파수 합성기의 주파수 보정 방법 및 장치
US11397240B2 (en) Radar device, monitoring device, phase control circuit and method for monitoring a signal processing circuit
US20230189197A1 (en) Synchronization of Receiver and Transmitter Local Oscillators for Ranging Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant