CN113078883A - 一种磁通控制型忆容器等效电路及其控制方法 - Google Patents

Abstract

本发明提供一种磁通控制型忆容器等效电路及其控制方法，包括跨导运算放大器、模拟乘法器U₅、电阻和电容，跨导运算放大器设置有三个分别为跨导运算放大器U₁、跨导运算放大器U₂、跨导运算放大器U₃，跨导运算放大器U₁的y端用以作为磁通控制型忆容器等效电路的输入端A，跨导运算放大器U₁的p端与模拟乘法器U₅的y₂端连接，跨导运算放大器U₁的z端串联电容C₂后接地，跨导运算放大器U₁的x端与电阻R₂串联后分成两条支路，其中一条支路与模拟乘法器U₅的w端连接。本发明采用浮地终端设计，所搭建的忆容器模拟器可灵活地作为独立忆容器与其他电路器件连接。

Description

一种磁通控制型忆容器等效电路及其控制方法

技术领域

本发明涉及提取生理电信号的技术领域，主要涉及一种磁通控制型忆容器等效电路及其控制方法。

背景技术

2009年Massimiliano DiVentra和蔡少棠教授等人在忆阻器的基础上拓展提出了记忆元件的概念，并提出了忆容器和忆感器的相关概念，而忆容器和忆感器目前尚未被物理成功实现，目前仅能通过软件仿真和搭建等效电路模型来模拟忆容器电路进行使用。

因此，建立有效的记忆元件等效模型，以促进对记忆元件及其***的仿真研究和应用研究是十分必要的。当忆容器的相关概念被提出后，研究人员根据忆容器的飞线性特性和记忆效应在混沌电路、电荷泵电路、滤波电路和振荡电路等方面展开了一些应用研究。由于固态忆容器尚未被商业化，且现有关忆容器方面的研究大部分停留在数学模型和等效电路模型，且大多是通过忆阻器来转化实现的阶段，由于新型记忆器件的广阔应用前景，忆容器的研究备受研究人员重视。

在以往的研究中，研究人员根据忆阻器和忆容器的转换关系，设计一种满足这种转换关系的电路，把忆阻器转换成忆容器，但所实现的电路比较简单，只能在特定的简化条件下近似实现忆容器的特性，而且所实现的忆容器中包含了寄生电阻使得忆容器的精确度不高。在指出“接地”忆容器的缺点之后，根据忆阻器和忆容器的转换关系，采用第二代电流传输器CCII、电阻和电容等通用电子元件设计出了满足这种关系的电路将忆阻器转换成不含寄生电阻的“浮地”忆容器，并对忆容器的特性进行了进一步研究。然而，以上忆容器模型都是根据忆阻器和忆容器的转换关系把忆阻器转换成忆容器的，因此，这些忆容器的忆容值及其特性在一定程度上依赖于忆阻器的忆阻值及其特性，无法保证由忆阻器搭建的忆容器模型达到精确运行的结果。

另外，研究人员为了克服由忆阻器搭建的忆容器模型无法精确运行的缺点，提出了一些不包含忆阻器的忆容器模型，即提出的忆阻器、忆容器和忆感器分别替换为RLC串联谐振电路中的电阻、电容和电感元件，并从时域和频域两方面研究了记忆器件对电路的影响，虽然以此元件所构建出的模拟忆容器的电路不需依赖忆阻器、忆容器、忆感器中任意一个记忆元件，但是由于RLC串联谐振电路中的电阻、电容和电感元件依赖于在线性区域中工作的NMOS，并且只能在有限的端电压范围内工作，使得这样搭建出模拟忆容器的电路难以真正投入使用。同时，软件中模拟忆容器电路只能在有限的频率中工作，这也会加大了模拟忆容器电路的实际使用的难度。

由于现有的模拟忆容器电路具有只能在有限的端电压范围内工作、高功耗且仅能模拟演示的缺陷，使得模拟忆容器电路无法推广使用。

发明内容

本发明的目的在于提供一种磁通控制型忆容器等效电路及其控制方法，使得本发明的磁通控制型忆容器等效电路可灵活地与其他电路器件连接使用，达到忆容器的功能。

为此，提供一种磁通控制型忆容器等效电路，包括控制器、跨导运算放大器、模拟乘法器U₅、多个电阻和电容，跨导运算放大器设置跨导运算放大器U₁、跨导运算放大器U₂、跨导运算放大器U₃，跨导运算放大器U₁的p端与模拟乘法器U₅的y₂端连接，跨导运算放大器U₁的z端的接地线路上与不少于一个的电容串联，跨导运算放大器U₁的x端与不少于一个的电阻串联后分出两条支路，其中一条支路与模拟乘法器U₅的w端连接，另一条支路与跨导运算放大器U₃的y端连接，以跨导运算放大器U₃的x端作为磁通控制型忆容器等效电路的输入端B，跨导运算放大器U₃的z端与跨导运算放大器U₂的z端连接，跨导运算放大器U₂的y端接地，跨导运算放大器U₂的p端开路，跨导运算放大器U₂的x端与模拟乘法器U₅的x₁端的连接线路上串联有不少于一个的电容，磁通控制型忆容器等效电路的输入端A分出两条支路，其中一条支路连通跨导运算放大器U₁的y端，另外一条支路连接在跨导运算放大器U₂与模拟乘法器U₅连接线路上，模拟乘法器U₅的x₂、y₁、z端连接在同一节点后接地，输入端A与输入端B分别与控制器电连接，输入端A与输入端B的工作频率为100kHz以上。

进一步地，所述跨导运算放大器U₁的z端的接地线路上串联有电容C₂。

进一步地，所述跨导运算放大器U₁的x端串联有电阻R₂并分成两条支路。

进一步地，所述跨导运算放大器U₂的x端与模拟乘法器U₅的x₁端的连接线路上串联有电容C₁。

进一步地，所述输入端A连接在跨导运算放大器U₂与模拟乘法器U₅连接线路上的支路，该支路分出两条支路，其中一条支路与模拟乘法器U₅的x₁端连接，另一条支路经过电容C₁与跨导运算放大器U₂的x端连接。

一种应用于上述的磁通控制型忆容器等效电路的控制方法，运行如下步骤S1至步骤S5来匹配磁通控制型忆容器等效电路中的参数：

步骤S1，基于跨导运算放大器的特性来求取流经跨导运算放大器U₁的x端与模拟乘法器U₅的w端连接线路上的电流值J₁；

步骤S2，代入电流值J₁求取跨导运算放大器U₁的z端与电容C₂之间的电压值J₂；

步骤S3，代入电压值J₂求取跨导运算放大器U₃的y端电压值J₃；

步骤S4，代入电压值J₃求取输入端A与输入端B之间的电压V_AB并求取电压V_AB(t)表达式；

步骤S5，通过算法

来求取磁通控制型忆容器等效电路的忆容值的倒数Q_m ^-1，运行结束，其中，计算输入端A的电流值后转换为电荷值q_m(t)。

进一步地，所述步骤S1具体为：通过算法

来求取流经电阻R₂的电流i₂(t)，

其中，i₂(t)为流经电阻R₂的电流值，i₃(t)为从跨导运算放大器U₁的z端流入电容C₂的电流值，r₂为电阻R₂的电阻值，V₄(t)为跨导运算放大器U1的x端与电阻R₂之间的电压值，V₅(t)为模拟乘法器U₅的w端的电压值，V_AB(t)为输入端A与输入端B之间的电压值。

进一步地，所述步骤S2具体为：通过算法

求得跨导运算放大器U₁的z端与电容C₂之间的电压V₃(t)，

其中，i₃为从跨导运算放大器U₁的z端流入电容C₂的电流值，c₂为电容C₂的电容值，

为输入端A与输入端B之间的电压V_AB(t)对时间的积分。

进一步地，所述步骤S3具体为：通过算法

以及步骤S2中取得的电压值V₃(t)，来求取跨导运算放大器U₃的y端的电压值

其中，V₁(t)为输入端A的电压值，V_x1(t)为模拟乘法器U₅的x₁端的电压值，V_x2(t)为模拟乘法器U₅的x₂端的电压值，V_y1(t)为模拟乘法器U₅的y₁端的电压值，V_y2(t)为模拟乘法器U₅的y₂端的电压值。

进一步地，所述步骤S5具体为：通过对算法

的两边进行积分变换为算法

将算法

以及步骤S3所求得的

代入算法V_AB(t)＝V₁(t)-v₂(t)，求得输入端A与输入端B之间的电压V_AB(t)的表达式

定义Q_m ^-1为忆容值的倒数，则

其中，c₁为电容C₁的电容值。

有益效果：

本发明所提供了一种磁通控制型忆容器等效电路，通过模拟乘法器U₅、多个电阻、电容和三个跨导运算放大器的串联后，形成输入端A和输入端B用以作为磁通控制型忆容器等效电路与控制器电连接的两个端口，本发明采用浮地终端设计，使得本发明的磁通控制型忆容器等效电路可作为独立的忆容器与其他电路器件连接使用，在电路中充当忆容器作用，可用于研究忆容器后续应用。并且本发明的磁通控制型忆容器等效电路可在频率为100kHz以上的电路中模拟出忆容器的磁滞特性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为本发明磁通控制型忆容器等效电路的结构示意图；

图2为本发明磁通控制型忆容器等效电路工作时的仿真图；

图3为本发明的电子设备的结构示意图；

图4为本发明的计算机可读存储介质的结构示意图。

附图标记说明：21-处理器；22-存储器；23-存储空间；24-程序代码；31-程序代码。

具体实施方式

结合以下实施例对本发明作进一步描述。

见图1，本实施例的磁通控制型忆容器等效电路，包括跨导运算放大器、模拟乘法器U₅、电阻和电容，其中，跨导运算放大器的型号为AD844，模拟乘法器U₅的型号为AD633，跨导运算放大器设置有三个分别为跨导运算放大器U₁、跨导运算放大器U₂、跨导运算放大器U₃，其中，跨导运算放大器U₁的p端与模拟乘法器U₅的y₂端连接，跨导运算放大器U₁的z端串联电容C₂后接地，跨导运算放大器U₁的x端与电阻R₂串联后分成两条支路，其中一条支路与模拟乘法器U₅的w端连接，另一条支路与跨导运算放大器U₃的y端连接，以跨导运算放大器U₃的x端作为本实施例的磁通控制型忆容器等效电路的输入端B，跨导运算放大器U₃的z端与跨导运算放大器U₂的z端连接，跨导运算放大器U₂的y端接地，跨导运算放大器U₂的p端开路，跨导运算放大器U₂的x端与电容C₁串联后与模拟乘法器U₅的x₁端连接，本实施例的磁通控制型忆容器等效电路的输入端A分成两条支路，其中一条支路连通跨导运算放大器U₁的y端，另外一条支路连通电容C₁与模拟乘法器U₅的x₁端的供电线路，模拟乘法器U₅的x₂、y₁、z端连接在同一节点后接地。

流入跨导运算放大器U₂的x端的电流为电流i₁，流经电阻R₂的电流为电流i₂，从跨导运算放大器U₁的z端流入电容C₂的电流为电流i₃，从跨导运算放大器U₃的z端流入跨导运算放大器U₂的z端的电流为电流i₄，从输入端A流入跨导运算放大器U₁的y端的电流为电流i_m，同时，以电流i_m作为本实施例的磁通控制型忆容器等效电路的输入电流，电压v₁为输入端B的电压，电压v₂为输入端A的电压，输入端B和输入端A之间的电压为电压V_AB，跨导运算放大器U₁的z端与电容C₂之间的电压为电压V₃，跨导运算放大器U₁的x端与电阻R₂之间的电压为电压V₄，模拟乘法器U₅的w端的电压为V₅。

为了完成本实施例的磁通控制型忆容器等效电路的参数设置，还包括控制器，控制器分别与输入端A与输入端B电连接。

基于跨导运算放大器的特性，跨导运算放大器中的x端为其反向输入端，y端为跨导运算放大器的同向输入端，且跨导运算放大器的x端和y端之间的电流值、电压值相等；跨导运算放大器的p端和z端作为其输出端，且p端和z端之间的电流值、电压值相等。

基于本实施例的磁通控制型忆容器等效电路的上述硬件结构，运行以下步骤S1至步骤S5来匹配忆容器的参数设置：

步骤S1，求取流经电阻R₂的电流为电流i₂(t)；

具体地，基于跨导运算放大器的特性，V₅(t)＝V₂(t)，V₄(t)＝V₁(t)，V_AB(t)＝V₁(t)-V₂(t)通过公式

来求取流入跨导运算放大器U₃和模拟乘法器U₅中电流i₂(t)。

步骤S2，求取跨导运算放大器U₁的z端与电容C₂之间的电压V3(t)；

具体地，基于跨导运算放大器的特性i₃(t)＝i₂(t)，因此，可根据通过公式

来求取跨导运算放大器U₁的z端与电容C₂之间的电压V₃(t)其中，

为电压V_AB(t)对时间的积分值，c₂为电容C₂的电容值。

步骤S3，求取跨导运算放大器U₃的y端的电压V₂(t)；

具体地，基于模拟乘法器U₅的特性，其x₁端和y₂端为输入端，其w端为输出端，即可通过公式

来求取模拟乘法器U₅的w端的电压，同时由于电压V_W＝V₅(t)，因此可通过变换公式

以及步骤S2中取得的电压V₃(t)，计算得到

步骤S4，求取输入电压V_AB同电路的关系式；

具体地，根据公式V_AB(t)＝V₁(t)-V₂(t)以及步骤S3中得到的电压V₂(t)，计算得到

步骤S5，求取本实施例的磁通控制型忆容器等效电路的忆容值的倒数Q_m ^-1；

具体地，由于跨导运算放大器U₂的y端接地，所以其电流值、电压值均为零，且跨导运算放大器U₂有电流跟随特性，所以电流i_m(t)为i_m(t)＝i₁(t)＝i₄(t)，且跨导运算放大器U₂的x端电压值也为零，电容C₁两端的电压为V₁-0＝V₁。因电容C₁两端的电压V₁和电流i_m的方向相同，通过将公式

的两边进行积分后变换为公式

将公式代入步骤S4中得到的

定义Q_m ^-1为忆容值的倒数，则

其中，C₁为电容C₁的电容值，q_m是i_m对时间的积分值，α为忆容值倒数的变化率，β为忆容值倒数的初始值。

通过上述步骤S1至步骤S5来匹配完成磁通控制型忆容器等效电路中的各个参数后可直接模拟忆容器使用，将输入端A、输入端B接入外部的电路使用，磁通控制型忆容器等效电路用以模拟忆容器的功能使用，达到灵活与外部的电路连接使用的效果，并且能够接入频率为100kHz以上的电路中运行，攻克了现有的忆容器电路无法再较大频率中使用的难题，本实施例的磁通控制型忆容器等效电路使用较少的元件就能实现忆容器的功能，从而减少了本实施例的磁通控制型忆容器等效电路运行时的功耗。

另外，为了验证本实施例中磁通控制型忆容器等效电路的正确性，申请人做出了以下的实验进行验证：

现已知算法V_AB＝U₀sin(2πf)＝U₀sin(ωt)和算法

先将上述两算法进行如下变换，

根据算法V_AB＝U₀sin(2πf)＝U₀sin(ωt)来求取输入端A、输入端B之间的电压V_AB，其中，U₀为正弦电压的幅值，

为V_AB对时间的积分值，因此，可根据算法

来求取

故可知忆容器的磁通

的幅值与

呈正比关系。

根据算法

进行下述分析，当输入端A、输入端B之间的电压V_AB的幅值保持不变时，随着输入端A、输入端B之间的频率增加，相应地，磁通

的幅值的变化范围会变小，从而使忆容值的倒数Q_m ^-1的变化范围也缩小并逐渐趋近于固定值β，由算法

可得电荷q_m的变化范围也随着Q_m ^-1的变化范围缩小而缩小，那么在由电压V_AB和电荷q_m所构成的V_AB-q_m磁滞环中，表现应为随着频率的增加磁滞环会呈现出向内收缩趋势。

为了验证上述分析，申请人根据变换后的公式，采用Pspice软件进行仿真实验，仿真实验参数如下：

给乘法器AD633及各个跨导运算放大器AD844的取电端接入幅值为±15V的直流供电电压，输入端A、输入端B之间的电压V_AB为V_AB＝2sin(2πf)C₁＝1nC₂＝10nR₂＝1K。

由于本实施例中磁通控制型忆容器等效电路，其内部的某些待测变量不易于在磁通控制型忆容器等效电路中被探测，为了实验结果分析需要，下面我们将采用等效替代的方式，将正比例于待测变量的可测数据等效替代待测变量。这种方式适用于Pspice软件仿真和硬件实验电路。

对于本实施例所模拟出的忆容器，电荷q_m为流经忆容器的电流i_m对时间的积分，根据跨导运算放大器AD844的电流跟随特性，可得i_m(t)＝i₁(t)，且根据跨导运算放大器AD844的电压跟随特性可得电容C₁两端电压为V₁(t)，而电容C₁在电路起积分作用，可得

即

可见，q_m与V₁(t)呈正比关系，可用V₁(t)等效代替q_m的值来进行运算。而V_AB作为本实施例磁通控制型忆容器等效电路中输入端A、输入端B之间的电压，可表示为V_AB＝V₄(t)-V₅(t)，同时，该差值为电阻R₂两端电压

可用

等效代替V_AB的值来进行运算。

在输入端A、输入端B之间的频率分别为50kHz、70kHz和90kHz时，电压V_AB和等价于电荷q_m的电压V₁在V_AB-V₁坐标在内所构成的磁滞环如图2所示，分别比较频率为50kHz、70kHz和90kHz时的磁滞环，可以得到忆容器的重要特征：忆容值倒数Q_m ^-1在V_AB-V₁(亦即V_AB-q_m)坐标内保持形如斜“8”字形的磁滞环，且随着频率的增大，电压幅值保持不变，等价于电荷q_m的电压V₁的变化范围减小，表示Q_m ^-1的磁滞环上点与原点连线的斜率逐渐缩小，磁滞环向内收缩，该仿真结果与忆容器的特性一致，因而证明了本发明提出的发明磁通控制型忆容器等效电路的正确性。

为了进一步证明本实施例的磁通控制型忆容器等效电路的正确性和有效性，申请人还根据Pspice仿真电路中的参数取值，来搭建出磁通控制型忆容器等效电路的硬件实验电路，使用信号发生器AFG-2225来与硬件实验电路的两端连接，用以输送正弦电压信号给到硬件实验电路，正弦电压的幅值为U₀＝0.9V，同时使用示波器GDS-2102A来对实验结果进行记录，试验后，在电压V_AB和电荷q_m在V_AB-q_m坐标内分别得到频率f为50kHz、70kHz和90kHz的磁滞环图(由于硬件实验图示例的数据需要三种不同的颜色标记才能明显区分出，因此，此处未给出图示)，可见，本实施例的磁通控制型忆容器等效电路的硬件实验电路与其仿真电路所达到的效果一致，即本实施例的磁通控制型忆容器等效电路是正确且有效的。

需要说明的是：

本实施例所用的方法，可转化为可存储于计算机存储介质中的程序步骤及装置，通过被控制器调用执行的方式进行实施。

在此提供的算法和显示不与任何特定计算机、虚拟装置或者其它设备固有相面对特定语言所做的描述是为了披露本发明的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的检测电子设备的佩戴状态的装置中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

例如，图3示出了根据本发明一个实施例的电子设备的结构示意图。该电子设备传统上包括处理器21和被安排成存储计算机可执行指令(程序代码)的存储器22。存储器22可以是诸如闪存、EEPROM(电可擦除可编程只读存储器)、EPROM、硬盘或者ROM之类的电子存储器。存储器22具有存储用于执行实施例中的任何方法步骤的程序代码24的存储空间23。例如，用于程序代码的存储空间23可以包括分别用于实现上面的方法中的各种步骤的各个程序代码24。这些程序代码可以从一个或者多个计算机程序产品中读出或者写入到这一个或者多个计算机程序产品中。这些计算机程序产品包括诸如硬盘，紧致盘(CD)、存储卡或者软盘之类的程序代码载体。这样的计算机程序产品通常为例如图4所述的计算机可读存储介质。该计算机可读存储介质可以具有与图3的电子设备中的存储器22类似布置的存储段、存储空间等。程序代码可以例如以适当形式进行压缩。通常，存储单元存储有用于执行根据本发明的方法步骤的程序代码31，即可以由诸如21之类的处理器读取的程序代码，当这些程序代码由电子设备运行时，导致该电子设备执行上面所描述的方法中的各个步骤。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (10)

1.一种磁通控制型忆容器等效电路，其特征在于，包括控制器、跨导运算放大器、模拟乘法器U₅、多个电阻和电容，跨导运算放大器设置跨导运算放大器U₁、跨导运算放大器U₂、跨导运算放大器U₃，跨导运算放大器U₁的p端与模拟乘法器U₅的y₂端连接，跨导运算放大器U₁的z端的接地线路上与不少于一个的电容串联，跨导运算放大器U₁的x端与不少于一个的电阻串联后分出两条支路，其中一条支路与模拟乘法器U₅的w端连接，另一条支路与跨导运算放大器U₃的y端连接，以跨导运算放大器U₃的x端作为磁通控制型忆容器等效电路的输入端B，跨导运算放大器U₃的z端与跨导运算放大器U₂的z端连接，跨导运算放大器U₂的y端接地，跨导运算放大器U₂的p端开路，跨导运算放大器U₂的x端与模拟乘法器U₅的x₁端的连接线路上串联有不少于一个的电容，磁通控制型忆容器等效电路的输入端A分出两条支路，其中一条支路连通跨导运算放大器U₁的y端，另外一条支路连接在跨导运算放大器U₂与模拟乘法器U₅连接线路上，模拟乘法器U₅的x₂、y₁、z端连接在同一节点后接地，输入端A与输入端B分别与控制器电连接，输入端A与输入端B的工作频率为100kHz以上。

2.根据权利要求1所述的磁通控制型忆容器等效电路，其特征在于，所述跨导运算放大器U₁的z端的接地线路上串联有电容C₂。

3.根据权利要求2所述的磁通控制型忆容器等效电路，其特征在于，所述跨导运算放大器U₁的x端串联有电阻R₂并分成两条支路。

4.根据权利要求3所述的磁通控制型忆容器等效电路，其特征在于，所述跨导运算放大器U₂的x端与模拟乘法器U₅的x₁端的连接线路上串联有电容C₁。

5.根据权利要求4所述的磁通控制型忆容器等效电路，其特征在于，所述输入端A连接在跨导运算放大器U₂与模拟乘法器U₅连接线路上的支路，该支路分出两条支路，其中一条支路与模拟乘法器U₅的x₁端连接，另一条支路经过电容C₁与跨导运算放大器U₂的x端连接。

6.一种应用于权利要求1-5中任一项所述的磁通控制型忆容器等效电路的控制方法，其特征在于，运行如下步骤S1至步骤S5来匹配磁通控制型忆容器等效电路中的参数：

步骤S1，基于跨导运算放大器的特性来求取流经跨导运算放大器U₁的x端与模拟乘法器U₅的w端连接线路上的电流值J₁；

步骤S2，代入电流值J₁求取跨导运算放大器U₁的z端与电容C₂之间的电压值J₂；

步骤S3，代入电压值J₂求取跨导运算放大器U₃的y端电压值J₃；

步骤S4，代入电压值J₃求取输入端A与输入端B之间的电压V_AB并求取电压V_AB(t)表达式；

步骤S5，通过算法

来求取磁通控制型忆容器等效电路的忆容值的倒数Q_m ^-1，运行结束，其中，计算输入端A的电流值后转换为电荷值q_m(t)。

7.根据权利要求6所述的磁通控制型忆容器等效电路的控制方法，其特征在于，所述步骤S1具体为：通过算法

来求取流经电阻R₂的电流i₂(t)，

其中，i₂(t)为流经电阻R₂的电流值，i₃(t)为从跨导运算放大器U₁的z端流入电容C₂的电流值，r₂为电阻R₂的电阻值，V₄(t)为跨导运算放大器U1的x端与电阻R₂之间的电压值，V₅(t)为模拟乘法器U₅的w端的电压值，V_AB(t)为输入端A与输入端B之间的电压值。

8.根据权利要求7所述的磁通控制型忆容器等效电路的控制方法，其特征在于，所述步骤S2具体为：通过算法

求得跨导运算放大器U₁的z端与电容C₂之间的电压V₃(t)，

其中，i₃为从跨导运算放大器U₁的z端流入电容C₂的电流值，c₂为电容C₂的电容值，

为输入端A与输入端B之间的电压V_AB(t)对时间的积分。

9.根据权利要求8所述的磁通控制型忆容器等效电路，其特征在于，所述步骤S3具体为：通过算法

以及步骤S2中取得的电压值V₃(t)，来求取跨导运算放大器U₃的y端的电压值

其中，V₁(t)为输入端A的电压值，V_x1(t)为模拟乘法器U₅的x₁端的电压值，V_x2(t)为模拟乘法器U₅的x₂端的电压值，V_y1(t)为模拟乘法器U₅的y₁端的电压值，V_y2(t)为模拟乘法器U₅的y₂端的电压值。

10.根据权利要求9所述的磁通控制型忆容器等效电路，其特征在于，所述步骤S5具体为：通过对算法

的两边进行积分变换为算法

将算法

以及步骤S3所求得的

代入算法V_AB(t)＝V₁(t)-v₂(t)，求得输入端A与输入端B之间的电压V_AB(t)的表达式

定义Q_m ^-1为忆容值的倒数，则

其中，c₁为电容C₁的电容值。

Images