CN113078257A - 电阻式随机存取存储器及其制造方法 - Google Patents
电阻式随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN113078257A CN113078257A CN202010004251.2A CN202010004251A CN113078257A CN 113078257 A CN113078257 A CN 113078257A CN 202010004251 A CN202010004251 A CN 202010004251A CN 113078257 A CN113078257 A CN 113078257A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- forming
- variable resistance
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 24
- 239000007772 electrode material Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910010037 TiAlN Inorganic materials 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910004143 HfON Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电阻式随机存取存储器及其制造方法。所述电阻式随机存取存储器包括第一电极、第二电极、第三电极、可变电阻层、选择层、第一位线以及第二位线。所述第一电极设置于衬底上。所述第二电极与所述第三电极设置于所述第一电极上，其中所述第二电极与所述第三电极彼此分隔开，且各自与所述第一电极的侧壁与顶面重叠。所述可变电阻层设置于所述第一电极与所述第二电极之间以及所述第一电极与所述第三电极之间。所述选择层设置于所述可变电阻层与所述第一电极之间。所述第一位线设置于所述第二电极上，且经由第一触点而与所述第二电极电性连接。所述第二位线设置于所述第三电极上，且经由第二触点而与所述第三电极电性连接。
Description
技术领域
本发明涉及一种存储器及其制造方法，尤其涉及一种电阻式随机存取存储器(resistive random access memory，RRAM)及其制造方法。
背景技术
电阻式随机存取存储器具有操作速度快、低功耗等优点，因此成为近年来广为研究的一种非易失性存储器。一般来说，电阻式随机存取存储器包括上电极、下电极以及位于上电极与下电极之间的可变电阻层。当对上电极与下电极施加电压时，可在可变电阻层中形成导电路径(通常称为导电丝(conductive filament，CF))以进行设定(set)操作，或使导电路径断开以进行重置(reset)操作，从而提供相关的存储器功能。
为了在相同面积下，达到高存储容量，发展出一个单一的晶体管同时连接多个存储单元的结构(1TnR)。对于这种高密度的电阻式随机存取存储器来说，会遇到潜泄漏电流(sneak current leakage)的问题，其会使得相邻的存储单元在操作过程中对彼此造成影响，导致可靠度下降。
发明内容
本发明是针对一种电阻式随机存取存储器，其中设置于第一电极上且彼此分隔开的第二电极与第三电极各自与不同的位线电性连接。
本发明是针对一种电阻式随机存取存储器的制造方法，其用以制造上述的电阻式随机存取存储器。
根据本发明的实施例，电阻式随机存取存储器包括第一电极、第二电极、第三电极、可变电阻层、选择层、第一位线以及第二位线。所述第一电极设置于衬底上。所述第二电极与所述第三电极设置于所述第一电极上，其中所述第二电极与所述第三电极彼此分隔开，且各自与所述第一电极的侧壁与顶面重叠。所述可变电阻层设置于所述第一电极与所述第二电极之间以及所述第一电极与所述第三电极之间。所述选择层设置于所述可变电阻层与所述第一电极之间。所述第一位线设置于所述第二电极上，且经由第一触点而与所述第二电极电性连接。所述第二位线设置于所述第三电极上，且经由第二触点而与所述第三电极电性连接。
根据本发明的实施例，电阻式随机存取存储器的制造方法包括以下步骤：于衬底上形成第一电极；于所述第一电极上形成选择层；于所述选择层上形成可变电阻层；于所述可变电阻层上形成彼此分隔开的第二电极与第三电极，其中所述第二电极与所述第三电极各自与所述第一电极的侧壁与顶面重叠；于所述第二电极上形成第一触点；于所述第三电极上形成第二触点；于所述第一触点形成第一位线；于所述第二触点上形成第二位线。
基于上述，在本发明的电阻式随机存取存储器中，由于设置于第一电极上的第二电极与第三电极各自与不同的位线电性连接，因此可独立地对分别位于第一电极两侧的存储单元进行操作。此外，由于分别位于第一电极两侧的相邻的两个存储单元各自与不同的位线电性连接，因此在操作过程中不会对彼此造成影响。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1D为依照本发明第一实施例的电阻式随机存取存储器的制造流程剖面示意图。
图2为依照本发明第一实施例的电阻式随机存取存储器的上视示意图，其中图1D为沿图2中的A-A剖线所示出。
图3A至图3B为依照本发明第二实施例的电阻式随机存取存储器的制造流程剖面示意图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
请参照图1A，提供衬底100。此外，衬底100中形成有用以与电阻式随机存取存储器的电极连接的触点(未示出)。接着，于衬底100上形成第一电极102。第一电极102与上述的触点连接。第一电极102作为电阻式随机存取存储器的下电极。第一电极102的形成方法例如是先于衬底100上形成电极材料层，然后对电极材料层进行图案化工艺。在本实施例中，第一电极102为条状电极，其在衬底100上沿第一方向(垂直进入图1A的方向)延伸。在本实施例中，第一电极102的材料例如为Ti、Ta、TiN、TaN、TiAlN、TiW、Pt、Ir、W、Ru、石墨或其组合。接着，于衬底100上形成介电层104。介电层104覆盖第一电极102。在本实施例中，介电层104例如为氧化硅层。
请参照图1B，对介电层104进行图案化工艺，移除部分介电层104，以于第一电极102的顶面上形成隔离层106a，并暴露出第一电极102的侧壁及部分顶面。隔离层106a用以将后续形成于第一电极102上的第二电极与第三电极分隔开。此外，在进行上述图案化工艺之后，除了于第一电极102的顶面上形成隔离层106a之外，相邻的两个第一电极102之间的衬底100上也可形成隔离层106b，以将相邻的两个第一电极102分隔开。在本实施例中，隔离层106a的顶面与隔离层106b的顶面为共平面的。
然后，于第一电极102上形成选择层108。在本实施例中，选择层108共形地形成于衬底100上，覆盖衬底100、第一电极102、隔离层106a与隔离层106b。选择层108的形成方法例如是进行化学气相沉积工艺。在本实施例中，选择层108的材料例如为Al2O3。接着，于选择层108上形成可变电阻层110。可变电阻层110的形成方法例如是进行化学气相沉积工艺。在本实施例中，可变电阻层110的材料例如为HfO2、ZrO2、HfZrO、HfAlO、HfON、HfSiO、HfSrO、HfYO或其组合。然后，于可变电阻层110上形成电极材料层112。电极材料层112的形成方法例如是进行化学气相沉积工艺。在本实施例中，电极材料层112的材料例如为Ti、Ta、TiN、TaN、TiAlN、TiW、Pt、Ir、W、Ru、石墨或其组合。
请参照图1C，进行平坦化工艺，移除部分电极材料层112，直到暴露出隔离层106a与隔离层106b上的可变电阻层110，以形成第二电极114与第三电极116。上述的平坦化工艺例如为化学机械研磨工艺。详细地说，在进行上述的平坦化工艺之后，于隔离层106a的两侧分别形成了第二电极114与第三电极116，且第二电极114与第三电极116各自与第一电极102的侧壁与顶面重叠。如图1C所示，位于隔离层106a左侧的第二电极114覆盖了第一电极102的左边侧壁与顶面的一部分，且位于隔离层106a右侧的第二电极116覆盖了第一电极102的右边侧壁与顶面的一部分。如此一来，在第一电极102的左侧及上侧通过第一电极102(下电极)、第二电极114(上电极)以及夹设于其间的选择层108与可变电阻层110构成了第一存储单元10，且在第一电极102的右侧及上侧通过第一电极102(下电极)、第三电极116(上电极)以及夹设于其间的选择层108与可变电阻层110构成了第二存储单元20。
在本实施例中，在进行平坦化工艺之后，暴露出隔离层106a与隔离层106b上的可变电阻层110，亦即平坦化工艺以可变电阻层110作为停止层，但本发明不限于此。在另一实施例中，在进行平坦化工艺时，除了移除部分电极材料层112之外，还可以移除部分可变电阻层110与选择层108，直到暴露出隔离层106a的顶面与隔离层106b的顶面，亦即平坦化工艺以隔离层106a与隔离层106b作为停止层。
此外，在本实施例中，以可变电阻层110作为停止层，使得平坦化工艺更容易地被控制。当可变电阻层110作为停止层时，即使上方的可变电阻层110被些微移除，由于上方的可变电阻层110并非主要操作区域，因此并不会对组件效能造成影响。也就是说，以可变电阻层110作为停止层可增加平坦化工艺的工艺宽容度(process window)。
之后，于第二电极114与第三电极116上形成介电层118。介电层118的形成方法例如是进行化学气相沉积工艺。在本实施例中，介电层118例如为氧化硅层。此外，为了避免介电层118中的氧原子扩散进入可变电阻层110中而对存储器的操作产生影响，因此在形成介电层118之前，可选择性地于第二电极114与第三电极116上形成氧阻挡层120。氧阻挡层120的形成方法例如是进行化学气相沉积工艺。在本实施例中，氧阻挡层120的材料例如为Al2O3。
请参照图1D，于介电层118中形成与第二电极114连接的第一触点122a以及与第三电极116连接的第二触点122b。重要的是，第一触点122a与第二触点122b交错设置，亦即第一触点122a的位置与第二触点122b的位置彼此不对准，如图2所示。在图2中，为了清楚表示，仅示出出衬底100、第一电极102、第二电极114、第三电极116、第一触点122a、第二触点122b以及后续所形成的位线彼此之间的配置关系。
之后，于介电层118上形成与第一触点122a连接的第一位线124a以及与第二触点122b连接的第二位线124b，以形成本实施例的电阻式随机存取存储器。第一位线124a与第二位线124b的形成方法为本领域技术人员所熟知，于此不另行说明。在本实施例中，由于第一触点122a与第二触点122b交错设置，因此第一位线124a与第二位线124b可在与上述的第一方向垂直的第二方向上彼此平行地设置。
在本实施例的电阻式随机存取存储器中，由于第二电极114与第三电极116各自与不同的位线电性连接，因此可独立地对第一存储单元10与第二存储单元20进行操作。此外，由于相邻的第一存储单元10与第二存储单元20各自与不同的位线电性连接，因此在操作过程中相邻的存储单元不会对彼此造成影响。
在本实施例中，由于第二电极114与第三电极116各自与第一电极102的侧壁与顶面重叠，因此成导电路径(导电丝)可集中形成在第一电极102的左上角落处与右上角落处。换句话说，在对本实施例的存储单元进行操作时，对于导电路径(导电丝)的形成位置能够更良好地控制。
在本实施例中，设置于第一电极102上的第二电极114与第三电极116通过隔离层106a而彼此分隔开，但本发明不限于此。在另一实施例中，也可以将隔离层106a省略，以下将对此做进一步地说明。
图3A至图3B为依照本发明第二实施例的电阻式随机存取存储器的制造流程剖面示意图。在本实施例中，与第一实施例相同的组件将以相同的组件符号表示，且不再对其进行说明。
请参照图3A，在进行图1B中的图案化工艺时，仅形成隔离层106b而不于第一电极102的顶面上形成隔离层106a。然后，依序形成选择层108、可变电阻层110与电极材料层112。
请参照图3B，进行图案化工艺，移除部分电极材料层112、部分可变电阻层110与部分选择层108，以暴露出第一电极102的部分顶面。如此一来，于第一电极102的相对两侧形成了彼此分隔开的第二电极114与第三电极116。之后，依序形成氧阻挡层120与介电层118，以及进行如图1D所述的工艺，以形成本实施例的电阻式随机存取存储器。
在上述各实施例中，选择层108位于可变电阻层110与第一电极102之间，亦即选择层位于可变电阻层110与下电极之间，但本发明不限于此。在其他实施例中，选择层108可位于可变电阻层110与第二电极114以及第三电极116之间，亦即选择层可位于可变电阻层110与上电极之间。在此情况下，可在形成可变电阻层110之后，于可变电阻层110上形成选择层。或者，在其他实施例中，可变电阻层110与下电极之间以及可变电阻层110与上电极之间皆可同时设置有选择层。上述选择层的位置与形成方法为本领域技术人员所熟知，于此不再详细说明。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种电阻式随机存取存储器，其特征在于，包括：
第一电极，设置于衬底上；
第二电极与第三电极，设置于所述第一电极上，其中所述第二电极与所述第三电极彼此分隔开，且各自与所述第一电极的侧壁与顶面重叠；
可变电阻层，设置于所述第一电极与所述第二电极之间以及所述第一电极与所述第三电极之间；
选择层，设置于所述可变电阻层与所述第一电极之间和/或所述可变电阻层与所述第二电极以及所述第三电极之间；
第一位线，设置于所述第二电极上，且经由第一触点而与所述第二电极电性连接；以及
第二位线，设置于所述第三电极上，且经由第二触点而与所述第三电极电性连接。
2.根据权利要求1所述的电阻式随机存取存储器，其特征在于，还包括隔离层，设置于所述第一电极的顶面上，且位于所述第二电极与所述第三电极之间。
3.根据权利要求2所述的电阻式随机存取存储器，其特征在于，所述可变电阻层覆盖所述隔离层，且所述选择层设置于所述可变电阻层与所述隔离层之间。
4.根据权利要求1所述的电阻式随机存取存储器，其特征在于，还包括介电层，设置于所述第二电极与所述第一位线之间以及所述第三电极与所述第二位线之间，且所述第一触点与所述第二触点位于所述介电层中。
5.根据权利要求4所述的电阻式随机存取存储器，其特征在于，还包括氧阻挡层，设置于所述介电层与所述可变电阻层之间。
6.一种电阻式随机存取存储器的制造方法，其特征在于，包括：
在衬底上形成第一电极；
在所述第一电极上形成选择层；
在所述选择层上形成可变电阻层；
在所述可变电阻层上形成彼此分隔开的第二电极与第三电极，其中所述第二电极与所述第三电极各自与所述第一电极的侧壁与顶面重叠；
在所述第二电极上形成第一触点；
在所述第三电极上形成第二触点；
在所述第一触点形成第一位线；以及
在所述第二触点上形成第二位线。
7.根据权利要求6所述的电阻式随机存取存储器的制造方法，其特征在于，在形成所述第一电极之后以及在形成所述选择层之前，还包括于所述第一电极的顶面上形成隔离层。
8.根据权利要求7所述的电阻式随机存取存储器的制造方法，其特征在于，所述第二电极与所述第三电极的形成方法包括：
在所述可变电阻层上形成电极材料层；以及
进行平坦化工艺，移除部分电极材料层，直到暴露出所述隔离层上的所述可变电阻层。
9.根据权利要求6所述的电阻式随机存取存储器的制造方法，其特征在于，在形成所述第二电极与所述第三电极之后以及在形成所述第一触点与所述第二触点之前，还包括于所述第二电极与所述第三电极上形成介电层，且所述第一触点与所述第二触点形成于所述介电层中。
10.根据权利要求9所述的电阻式随机存取存储器的制造方法，其特征在于，在形成所述第二电极与所述第三电极之后以及在形成所述介电层之前，还包括于所述可变电阻层上形成氧阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010004251.2A CN113078257B (zh) | 2020-01-03 | 2020-01-03 | 电阻式随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010004251.2A CN113078257B (zh) | 2020-01-03 | 2020-01-03 | 电阻式随机存取存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078257A true CN113078257A (zh) | 2021-07-06 |
| CN113078257B CN113078257B (zh) | 2023-09-12 |
Family
ID=76608603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010004251.2A Active CN113078257B (zh) | 2020-01-03 | 2020-01-03 | 电阻式随机存取存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078257B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325162A (zh) * | 2007-06-12 | 2008-12-17 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| US20100090188A1 (en) * | 2008-10-15 | 2010-04-15 | Takuya Futatsuyama | Semiconductor device |
| US20100090187A1 (en) * | 2008-10-13 | 2010-04-15 | Samsung Electronics Co.,Ltd | Resistive memory device |
| CN102104055A (zh) * | 2009-12-21 | 2011-06-22 | 三星电子株式会社 | 可变电阻存储器 |
| EP2608210A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | Stacked RRAM array with integrated transistor selector |
| US20140027701A1 (en) * | 2012-07-26 | 2014-01-30 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| US20140268995A1 (en) * | 2013-03-12 | 2014-09-18 | SK Hynix Inc. | Semiconductor device and electronic device including the same |
| TW201519485A (zh) * | 2013-11-05 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| CN106803533A (zh) * | 2015-11-26 | 2017-06-06 | 华邦电子股份有限公司 | 电阻式随机存取内存及其制造方法 |
| TW201924024A (zh) * | 2017-11-13 | 2019-06-16 | 台灣積體電路製造股份有限公司 | 記憶體單元及記憶體裝置 |
-
2020
- 2020-01-03 CN CN202010004251.2A patent/CN113078257B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101325162A (zh) * | 2007-06-12 | 2008-12-17 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| US20100090187A1 (en) * | 2008-10-13 | 2010-04-15 | Samsung Electronics Co.,Ltd | Resistive memory device |
| US20100090188A1 (en) * | 2008-10-15 | 2010-04-15 | Takuya Futatsuyama | Semiconductor device |
| CN102104055A (zh) * | 2009-12-21 | 2011-06-22 | 三星电子株式会社 | 可变电阻存储器 |
| US20110147692A1 (en) * | 2009-12-21 | 2011-06-23 | Jeonghee Park | Variable resistance memory device and method of forming the same |
| EP2608210A1 (en) * | 2011-12-23 | 2013-06-26 | Imec | Stacked RRAM array with integrated transistor selector |
| US20140027701A1 (en) * | 2012-07-26 | 2014-01-30 | SK Hynix Inc. | Variable resistance memory device and method for fabricating the same |
| US20140268995A1 (en) * | 2013-03-12 | 2014-09-18 | SK Hynix Inc. | Semiconductor device and electronic device including the same |
| TW201519485A (zh) * | 2013-11-05 | 2015-05-16 | Winbond Electronics Corp | 電阻式記憶體及其製造方法 |
| CN106803533A (zh) * | 2015-11-26 | 2017-06-06 | 华邦电子股份有限公司 | 电阻式随机存取内存及其制造方法 |
| TW201924024A (zh) * | 2017-11-13 | 2019-06-16 | 台灣積體電路製造股份有限公司 | 記憶體單元及記憶體裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078257B (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI731419B (zh) | 積體晶片及形成積體晶片的方法 | |
| KR101671632B1 (ko) | 개선된 저항성 랜덤 액세스 메모리(rram) 구조 | |
| US9806255B1 (en) | Resistive random access memory and method of forming the same | |
| TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
| TWI792079B (zh) | 記憶單元、其製造方法和記憶元件 | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US11257864B2 (en) | RRAM structure with only part of variable resistive layer covering bottom electrode and method of fabricating the same | |
| KR102436169B1 (ko) | 낮은 접촉 저항을 가지는 상부 전극 비아 | |
| US20230345848A1 (en) | Resistive random access memory and method of forming the same | |
| US11502131B2 (en) | Resistive random access memory device and manufacturing method thereof | |
| CN103682093A (zh) | 电阻式存储单元、电阻式存储阵列及其形成方法 | |
| US11495637B2 (en) | Resistive random access memory and method of manufacturing the same | |
| CN113078257B (zh) | 电阻式随机存取存储器及其制造方法 | |
| US11758832B2 (en) | Method of manufacturing resistive random access memory | |
| CN111584495A (zh) | 电阻式随机存取存储器及其制造方法 | |
| US20190206732A1 (en) | Three-dimensional semiconductor device and method for manufacturing the same | |
| TWI728847B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
| US11316106B2 (en) | Resistive random access memory and manufacturing method thereof | |
| US10164183B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11882773B2 (en) | Resistive random access memory and manufacturing method thereof | |
| CN113097381B (zh) | 电阻式存储器装置及其制造方法 | |
| KR100781546B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN113889568A (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN114583047A (zh) | 存储器器件及其制造方法 | |
| TW200908299A (en) | Programmable memory, programmable memory cell and the manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |