CN113076061A - 单ram多模块数据的缓存方法 - Google Patents

单ram多模块数据的缓存方法 Download PDF

Info

Publication number
CN113076061A
CN113076061A CN202110288714.7A CN202110288714A CN113076061A CN 113076061 A CN113076061 A CN 113076061A CN 202110288714 A CN202110288714 A CN 202110288714A CN 113076061 A CN113076061 A CN 113076061A
Authority
CN
China
Prior art keywords
ram
data
module data
module
caching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110288714.7A
Other languages
English (en)
Inventor
何磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IPGoal Microelectronics Sichuan Co Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN202110288714.7A priority Critical patent/CN113076061A/zh
Publication of CN113076061A publication Critical patent/CN113076061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种单RAM多模块数据的缓存方法，其包括如下步骤：a.确定缓存于RAM内的模块数据的数量N，并根据USB内的数据传输速度M与实际***时钟L，确定RAM内数据传输所需的位宽A；b.将N个模块数据分别按优先级别加上ACK反馈标识，每个所述ACK反馈标识均包含有优先级别信息；c.将加上ACK反馈标识的N个模块数据分别缓存至RAM内；d.按照优先级别依次对RAM内的N个模块数据进行读/写。本发明的单RAM多模块数据的缓存方法实现了单个RAM对多模块数据的缓存，减小了RAM所占用的芯片面积，相应减少了芯片的功耗，延长了芯片的使用寿命。

Description

单RAM多模块数据的缓存方法
技术领域
本发明涉及数字IC设计领域，更具体地涉及一种单RAM多模块数据的缓存方法。
背景技术
常见的USB内部缓存数据通常使用RAM存储；而因为USB内部存储的多个模块需要缓存数据，现在一般的方式是一个数据模块缓存于一个RAM上，所以常见的USB内部使用多RAM分别缓存多模块数据的方式。
使用多个RAM缓存多模块数据虽然能够较为灵活的管理多模块数据，但这种多个RAM的形式同时也会占用更多的芯片面积，不利于芯片的小型化、高度集成化的发展；另外，多个RAM的形式还会相应增加芯片的功耗，影响RAM的使用寿命。例如，在130nm工艺下，使用一个较大的RAM来缓存四个节点的数据和相同情况下使用四片RAM分别缓存USB内四个节点的数据能够节省芯片大约20％的面积，同时功耗也大大减小了。但是现有的单RAM不能够同时读取多地址的数据，因此使得对数据的读取效率大打折扣，同时在读取过程中还容易出错。
因此，有必要提供一种能快速而准确地对单个RAM内的多模块数据进行读/取的改进的单RAM多模块数据的缓存方法来克服上述缺陷。
发明内容
本发明的目的是提供一种单RAM多模块数据的缓存方法，本发明的单RAM多模块数据的缓存方法实现了单个RAM对多模块数据的缓存，减小了RAM所占用的芯片面积，相应减少了芯片的功耗，延长了芯片的使用寿命。
为实现上述目的，本发明提供了一种单RAM多模块数据的缓存方法，其包括如下步骤：
a.确定缓存于RAM内的模块数据的数量N，并根据USB内的数据传输速度M与实际***时钟L，确定RAM内数据传输所需的位宽A；
b.将N个模块数据分别按优先级别加上ACK反馈标识，每个所述ACK反馈标识均包含有优先级别信息；
c.将加上ACK反馈标识的N个模块数据分别缓存至RAM内；
d.按照优先级别依次对RAM内的N个模块数据进行读/写。
较佳地，在所述步骤a中确定RAM内数据传输所需的位宽A具体为：
Figure BDA0002981522710000021
其中，USB内的数据传输速度M与实际***时钟L均为常数。
较佳地，在所述步骤b中，所述ACK反馈标识上的优先级别分别从0级至N-1级，且0级的优先级高于N-1级的优先级。
较佳地，在所述步骤d中，进行数据读/写时，将第一个时钟输入给优先级为0的模块数据，再依次将其它N-1个时针输入给其它N-1个模块数据。
较佳地，所述N的取值范围为1-16，相应地所述位宽A的取值范围为24-216。
较佳地，将数据连续读/写的模块数据的优先级别设置为最低优先级。
与现有技术相比，本发明的单RAM多模块数据的缓存方法，通过将N个模块数据分别按优先级别加上ACK反馈标识，且每个所述ACK反馈标识均包含有优先级别信息，并按照优先级别依次对N个模块数据进行读/写，使得将多个模块数据存储于一个大RAM后，可按照优先级别分别对RAM中的多个模块数据进行读/写,且按照优先级别与时钟顺序进行读/写，保证了读/写的准确性，同时也实现了单个RAM对多模块数据的缓存，减小了RAM所占用的芯片面积，相应减少了芯片的功耗，延长了芯片的使用寿命。
通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。
附图说明
图1为本发明单RAM多模块数据的缓存方法的流程图。
图2为1个模块数据单独控制RAM的时序图。
图3为2个模块数据按优先级别控制RAM的时序图。
具体实施方式
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种单RAM多模块数据的缓存方法，本发明的单RAM多模块数据的缓存方法实现了单个RAM对多模块数据的缓存，减小了RAM所占用的芯片面积，相应减少了芯片的功耗，延长了芯片的使用寿命。
请参考图1，图1为本发明单RAM多模块数据的缓存方法的流程图，如图所示，本发明单RAM多模块数据的缓存方法包括如下步骤：
步骤S101，确定缓存于RAM内的模块数据的数量N，并根据USB内的数据传输速度M与实际***时钟L，确定RAM内数据传输所需的位宽A；在本步骤中，根据当前RAM所在芯片的面积情况，而确定缓存于当前RAM内的模块数据的数量N，通常芯片面积大的话，N的取值可以相对小一些，也即，在当前芯片上可设置的RAM数量较多；反之，芯片面积小的话，N的取值则需要相对大一些，也即，在当前芯片上可设置的RAM数量较少。
进一步地，在本发明的优选实施方式中，确定RAM内数据传输所需的位宽A具体为：
Figure BDA0002981522710000031
其中，USB内的数据传输速度M与实际的***时钟L均为常数USB内的数据传输速度M。在RAM的实际应用中，通常USB内的数据传输速度M为480Mbps，而***时钟L为60M，也即是M/N为常数8，再根据上述实际对N的取值的确定即可得出RAM内数据传输所需的位宽A，以保证N个模块数据的传输所需的位宽数量。且在本发明的具体实施方式中，所述N的取值范围为1-16，相应地所述位宽A的取值范围为24-216，当然，具体N的取值可根据实际芯片的面积而灵活调整，在上述范围内即可。
步骤S102，将N个模块数据分别按优先级别加上ACK反馈标识，每个所述ACK反馈标识均包含有优先级别信息；在本步骤中，通过给N个模块数据按优先级别加上ACK反馈标识，使得每个模块数据均具有ACK反馈标识，从而在进行数据读/写时，可根据所述ACK反馈标识对模块数据之间进行识别，以保证读/写的准确性；另外每个所述ACK反馈标识均包含有优先级别信息，使得在后续进行具体读/写时可按照优先级别有序进行，减少出错的可能。其中，做为本发明的优选实施方式，所述ACK反馈标识上的优先级别分别从0级至N-1级，且0级的优先级高于N-1级的优先级，也即ACK0的优先级别最高，ACK1的优先级别次之，直到ACK(N-1)的优先级别最低。且可将数据连续读/写的模块数据的优先级别设置为最低优先级，以保证数据传输的准确性。
步骤S103，将加上ACK反馈标识的N个模块数据分别缓存至RAM内；在本步骤中，通过将N个模块数据分别缓存至RAM内方可使得该N个模块数据可分别对RAM进行控制操作，也即读/写操作。
步骤S104，按照优先级别依次对N个模块数据进行读/写；在本步骤中，按照每个所述模块数据的ACK反馈标识上的优先级别，依次对N个模块数据进行读/写；具体地，在本步骤中，进行数据读/写时，将第一个时钟输入给优先级为0的模块数据，再依次将其它N-1个时针输入给其它N-1个模块数据。
请再结合参考图2与图3，举例描述本发明单RAM多模块数据的缓存方法的具体实施过程。
在本例子中，如图2所示，缓存于RAM内的模块数据的数量N为4，也即4个模块数据同时操作RAM，通常USB内数据传输速度M为480Mbps，实际的数据***时钟L为60M，则通过公式：
Figure BDA0002981522710000041
以得出RAM所需的数据传输位宽A为32位，那么相当于一个bit传输8位，那么就刚好需要4个时钟做数据串并转换，将4个8位的数据转换为1个32位的数据；这样，ACK可以将第一个时钟输入给优先级最高的模块数据，同时还剩下3个时钟空余，那么可以将剩下的3个时钟周期给其余的3个模块数据，如图3所示，模块0数据在一个时钟传输到RAM输入端，接下来还剩三个时钟可以通过再安排其他模块传输至RAM的输入端。
如上所述，本发明的单RAM多模块数据的缓存方法，通过将N个模块数据分别按优先级别加上ACK反馈标识，且每个所述ACK反馈标识均包含有优先级别信息，并按照优先级别依次对N个模块数据进行读/写，使得将多个模块数据存储于一个大RAM后，可按照优先级别分别对RAM中的多个模块数据进行读/写,且按照优先级别与时钟顺序进行读/写，保证了读/写的准确性，同时也实现了单个RAM对多模块数据的缓存，减小了RAM所占用的芯片面积，相应减少了芯片的功耗，延长了芯片的使用寿命。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (6)

1.一种单RAM多模块数据的缓存方法，其特征在于，包括如下步骤：
a.确定缓存于RAM内的模块数据的数量N，并根据USB内的数据传输速度M与实际***时钟L，确定RAM内数据传输所需的位宽A；
b.将N个模块数据分别按优先级别加上ACK反馈标识，且每个所述ACK反馈标识均包含有优先级别信息；
c.将加上ACK反馈标识的N个模块数据分别缓存至RAM内；
d.按照优先级别依次对RAM内的N个模块数据进行读/写。
2.如权利要求1所述的单RAM多模块数据的缓存方法，其特征在于，在所述步骤a中确定RAM内数据传输所需的位宽A具体为：
Figure FDA0002981522700000011
其中，USB内的数据传输速度M与实际***时钟L均为常数。
3.如权利要求2所述的单RAM多模块数据的缓存方法，其特征在于，在所述步骤b中，所述ACK反馈标识上的优先级别分别从0级至N-1级，且0级的优先级高于N-1级的优先级。
4.如权利要求3所述的单RAM多模块数据的缓存方法，其特征在于，在所述步骤d中，进行数据读/写时，将第一个时钟输入给优先级为0的模块数据，再依次将其它N-1个时针输入给其它N-1个模块数据。
5.如权利要求3所述的单RAM多模块数据的缓存方法，其特征在于，所述N的取值范围为1-16，相应地所述位宽A的取值范围为24-216。
6.如权利要求4所述的单RAM多模块数据的缓存方法，其特征在于，将数据连续读/写的模块数据的优先级别设置为最低优先级。
CN202110288714.7A 2021-03-18 2021-03-18 单ram多模块数据的缓存方法 Pending CN113076061A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110288714.7A CN113076061A (zh) 2021-03-18 2021-03-18 单ram多模块数据的缓存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110288714.7A CN113076061A (zh) 2021-03-18 2021-03-18 单ram多模块数据的缓存方法

Publications (1)

Publication Number Publication Date
CN113076061A true CN113076061A (zh) 2021-07-06

Family

ID=76612757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110288714.7A Pending CN113076061A (zh) 2021-03-18 2021-03-18 单ram多模块数据的缓存方法

Country Status (1)

Country Link
CN (1) CN113076061A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271378A (ja) * 2002-03-15 2003-09-26 Fuji Xerox Co Ltd 記憶装置
CN1495621A (zh) * 2002-06-24 2004-05-12 �¿���˹�����ɷ����޹�˾ 平行输入/输出数据传输控制器
US20050165876A1 (en) * 2004-01-26 2005-07-28 Fujitsu Limited Multiple-word multiplication-accumulation circuit and Montgomery modular multiplication-accumulation circuit
JP2006012235A (ja) * 2004-06-23 2006-01-12 Fuji Xerox Co Ltd 記憶装置
CN1858695A (zh) * 2006-01-24 2006-11-08 华为技术有限公司 一种提高ram利用效率的方法
CN105468305A (zh) * 2015-12-09 2016-04-06 浪潮(北京)电子信息产业有限公司 一种数据缓存方法、装置和***
CN107086968A (zh) * 2016-02-14 2017-08-22 中兴通讯股份有限公司 业务调度处理方法及装置
CN108401467A (zh) * 2017-02-17 2018-08-14 深圳市大疆创新科技有限公司 存储设备、芯片及存储设备的控制方法
CN108958700A (zh) * 2017-05-22 2018-12-07 深圳市中兴微电子技术有限公司 一种先进先出数据缓存器及缓存数据的方法
CN111124961A (zh) * 2019-12-30 2020-05-08 武汉先同科技有限公司 一种连续读写模式下的单口ram转伪双口ram的实现方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271378A (ja) * 2002-03-15 2003-09-26 Fuji Xerox Co Ltd 記憶装置
CN1495621A (zh) * 2002-06-24 2004-05-12 �¿���˹�����ɷ����޹�˾ 平行输入/输出数据传输控制器
US20050165876A1 (en) * 2004-01-26 2005-07-28 Fujitsu Limited Multiple-word multiplication-accumulation circuit and Montgomery modular multiplication-accumulation circuit
JP2006012235A (ja) * 2004-06-23 2006-01-12 Fuji Xerox Co Ltd 記憶装置
CN1858695A (zh) * 2006-01-24 2006-11-08 华为技术有限公司 一种提高ram利用效率的方法
CN105468305A (zh) * 2015-12-09 2016-04-06 浪潮(北京)电子信息产业有限公司 一种数据缓存方法、装置和***
CN107086968A (zh) * 2016-02-14 2017-08-22 中兴通讯股份有限公司 业务调度处理方法及装置
CN108401467A (zh) * 2017-02-17 2018-08-14 深圳市大疆创新科技有限公司 存储设备、芯片及存储设备的控制方法
CN108958700A (zh) * 2017-05-22 2018-12-07 深圳市中兴微电子技术有限公司 一种先进先出数据缓存器及缓存数据的方法
CN111124961A (zh) * 2019-12-30 2020-05-08 武汉先同科技有限公司 一种连续读写模式下的单口ram转伪双口ram的实现方法

Similar Documents

Publication Publication Date Title
CN103019970B (zh) 存储装置及其控制方法
CN102768853B (zh) 多级数据存储单元的维护操作
KR101150162B1 (ko) 데이터 저장 시스템에서 심볼 빈도 레벨링
CN1977336B (zh) 改善支持多存储器访问延迟的计算机存储器***的性能的***和方法
US10289313B2 (en) Method and apparatus for improving sequential reading in NAND flash
US20220206686A1 (en) Memory Access Technology and Computer System
US20220206708A1 (en) Buffer circuit with data bit inversion
CN112596681B (zh) 一种重读命令处理方法、闪存控制器及固态硬盘
KR20040038706A (ko) 비휘발성 메모리 시스템에서 아우트-오브-시퀀스 기록프로세스를 효과적으로 수행하기 위한 방법 및 장치
KR20080047998A (ko) 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체
CN104407809A (zh) 多通道fifo缓冲器及其控制方法
US8914571B2 (en) Scheduler for memory
CN106844583A (zh) 一种在NOR Flash上建立FAT文件***的优化方法
CN101419838B (zh) 一种提高flash使用寿命的方法
CN102999441A (zh) 一种细粒度内存访问的方法
CN111309665A (zh) 并行写操作、读操作控制***及方法
CN111625520A (zh) 一种通用的异构数据库字段类型的映射方法及***
US10324959B2 (en) Garbage collection in storage system
CN113076061A (zh) 单ram多模块数据的缓存方法
CN111143109B (zh) 一种ecc内存管理器、方法及电子设备
CN109521954B (zh) 一种配网ftu定点文件管理方法及装置
CN111208950A (zh) 一种基于单片机的提升norflash使用周期的方法
WO2021208805A1 (zh) 硬件单板的逻辑地址空间的配置方法、设备和存储介质
CN113126921B (zh) 一种提高固态盘内3d闪存芯片写性能的优化方法
US11803323B2 (en) Cascaded memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210706

WD01 Invention patent application deemed withdrawn after publication