CN113055242A - 独立网桥测试方法 - Google Patents

独立网桥测试方法 Download PDF

Info

Publication number
CN113055242A
CN113055242A CN202010103863.7A CN202010103863A CN113055242A CN 113055242 A CN113055242 A CN 113055242A CN 202010103863 A CN202010103863 A CN 202010103863A CN 113055242 A CN113055242 A CN 113055242A
Authority
CN
China
Prior art keywords
bridge
controller
test
data
test signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010103863.7A
Other languages
English (en)
Inventor
刘财发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN113055242A publication Critical patent/CN113055242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种独立网桥测试方法，适用于独立网桥装置。独立网桥装置耦接于存储装置，独立网桥装置包括网桥控制器，存储装置包括装置控制器及装置内存。独立网桥测试方法包括：网桥控制器产生握手测试信号，并将握手测试信号发送至装置控制器；装置控制器根据握手测试信号，以产生确认测试信号，并将确认测试信号发送至网桥控制器；网桥控制器根据确认测试信号，以产生测试数据，并发送写入指令至装置控制器，以将测试数据写入至装置内存；以及网桥控制器发送读取指令至装置控制器，以读取装置内存的存储数据。

Description

独立网桥测试方法
技术领域
本发明涉及一种测试方法，尤其涉及一种能对存储装置执行读写测试能力的独立网桥测试方法。
背景技术
当前业界对固态硬盘(SSD)执行读写测试(Bur-in Test)的方式，都需要与计算机主机进行通信连接，同时搭配接口网桥作为通信接口的转换，例如计算机主机的USB接口与SSD的SATA接口或PCIE接口之间的转换。此时，计算机主机才能对SSD执行读写的测试。一般而言，计算机主机在执行读写测试时，乃是先产生测试数据，接着将测试数据经由USB接口发送至接口网桥，然后再经由SATA接口或PCIE接口发送至SSD。同样的，计算机主机要对SSD读取数据时，需先产生读取指令，并经由USB接口发送至接口网桥，然后再经由SATA接口或PCIE接口发送至SSD。当SSD收到读取指令后，将接收到的数据经由SATA接口或PCIE接口发送至接口网桥，再经由USB接口发送至计算机主机。
然而，设置计算机主机不仅会提高测试的成本，占用测试的空间，更增加往返通信延迟时间(round-trip delay time)。因此，如何提供一种在不需要计算机主机的环境之下，直接对SSD进行读写测试，将是本案所要着重的问题与解决的重点。
发明内容
有鉴于此，本发明实施例提供一种独立网桥测试方法，适用于独立网桥装置，独立网桥装置耦接于存储装置，独立网桥装置包括网桥控制器，存储装置包括装置控制器及耦接至装置控制器的装置内存，独立网桥测试方法包括，网桥控制器产生握手测试信号，并将握手测试信号发送至装置控制器；装置控制器根据握手测试信号，以产生确认测试信号，并将确认测试信号发送至网桥控制器；网桥控制器根据确认测试信号，以产生测试数据，并发送写入指令至装置控制器，以将测试数据写入至装置内存；以及网桥控制器发送读取指令至装置控制器，以读取装置内存的存储数据。
在本发明的一实施例中，独立网桥测试方法还包括，网桥控制器根据测试数据与存储数据，执行数据比对以产生测试报告，并将测试报告及错误记录存储至存储装置的装置内存。
在本发明的一实施例中，独立网桥装置还包括网桥内存，网桥内存耦接至网桥控制器，并用以存储测试数据，测试数据为随机读写数据模板或连续读写数据模板。
在本发明的一实施例中，独立网桥装置耦接至主机装置的主机通信接口，在装置控制器根据握手测试信号，以产生确认测试信号，并将确认测试信号发送至网桥控制器的步骤后，还包括网桥控制器在预定时间内，判断是否与主机装置建立通信连接；以及若否，则允许网桥控制器对存储装置执行测试。
在本发明的一实施例中，独立网桥装置还包括耦接至网桥控制器的网桥通信接口，存储装置还包括耦接至装置控制器的装置通信接口，在网桥控制器根据确认测试信号，以产生测试数据，并发送写入指令至装置控制器，以将测试数据写入至装置内存的步骤中，还包括网桥控制器根据写入指令，将测试数据经由网桥通信接口与装置通信接口，写入至装置内存。
在本发明的一实施例中，在网桥控制器发送读取指令至装置控制器，以读取装置内存的存储数据的步骤中，还包括装置控制器根据读取指令，将存储数据经由装置通信接口与网桥通信接口发送至独立网桥装置。
本发明实施例所提供的独立网桥测试方法，借由网桥控制器直接与存储装置建立通信连接，自行产生测试数据，以对存储装置进行读写的测试，借此提供一种在不需要计算机主机的环境之下，而能直接对存储装置执行读写的测试。不仅大大地降低测试的成本以及节省测试的空间，更大幅度地减少往返通信的延迟时间，亦即减少测试的时间。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1是依照本发明实施例所绘示的独立网桥测试方法的***架构示意图。
图2是依照本发明实施例所绘示的独立网桥测试方法的流程示意图。
图3是依照本发明另一实施例所绘示的独立网桥测试方法的***架构示意图。
图4是依照本发明另一实施例所绘示的独立网桥测试方法的流程示意图。
具体实施方式
本发明实施例所提供的独立网桥测试方法，其可应用于诸如SSD或其他内部使用到非易失性内存的存储产品。非易失性内存例如可以是闪存(Flash)。
请参阅图1，图1是依照本发明实施例所绘示的独立网桥测试方法的***架构示意图。独立网桥测试方法的***架构1包括独立网桥装置10与存储装置20，并且独立网桥装置10耦接至存储装置20。独立网桥装置10包括网桥控制器110、网桥内存120与网桥通信接口130，其中网桥控制器110耦接至网桥内存120与网桥通信接口130。存储装置20包括装置控制器210、装置内存220与装置通信接口230，其中装置控制器210耦接至装置内存220与装置通信接口230。这里所提到的网桥控制器110可以是单芯片微控制器，例如8051。网桥内存120可以是挥发性内存，例如ROM。网桥通信接口130可以是SATA传输接口、PCIe总线接口或其它可传输数据的接口。另外，装置控制器210可以是单芯片微控制器，例如SSD控制器。装置内存220可以是非易失性内存，例如NAND Flash。装置通信接口230可以是SATA传输接口或PCIe总线接口等通信接口。
图2是依照本发明实施例所绘示的独立网桥测试方法的流程示意图。本发明实施例的独立网桥测试方法可以包括以下步骤。在步骤S101中，网桥控制器110产生握手(handshaking)测试信号，并将握手测试信号发送至装置控制器210，以提出与存储装置20建立通信连接的请求。
接着，在步骤S103中，装置控制器210根据接收的握手测试信号，以产生确认测试信号，并将确认测试信号发送至网桥控制器110，借此建立独立网桥装置10与存储装置20之间的通信连接。这里所提到的确认测试信号包括确认接受独立网桥装置10所请求的通信连接，提供装置内存220的规格数据例如是当前已安装的内存容量。
然后，在步骤S105中，网桥控制器110根据确认测试信号，以自行产生测试数据，并发送写入指令至装置控制器210，以将测试数据写入至装置内存220，借此进行读写测试的写入部分。这里所提到的测试数据可以是根据装置内存220的规格数据(例如内存容量)，所产生的读写数据模板，例如随机读写数据模板或连续读写数据模板，而测试数据可以存储至网桥内存120。此外，在步骤S105中，还包括网桥控制器110根据写入指令，将测试数据经由网桥通信接口130，并经由装置通信接口230，然后写入至装置内存220。由于测试数据只需要经过两个通信接口而不需要经过三个通信接口(公知技术的***架构)。借此，大幅度地减少往程通信的延迟时间，亦即减少测试的时间。
之后，在步骤S107中，网桥控制器110发送读取指令至装置控制器210，以读取装置内存220中的存储数据，借此进行读写测试的读取部分。这里所提到的存储数据乃是指在步骤S105中所写入的测试资料。此外，在步骤S107中，还包括装置控制器210根据接收到的读取指令，将装置内存220中的存储数据经由装置通信接口230，接着经由网桥通信接口130，然后发送至独立网桥装置10。由于测试数据只需要经过两个通信接口而不需要经过三个通信接口(公知技术的***架构)。借此，大幅度地减少返程通信的延迟时间，亦即减少测试的时间。
接着，在步骤S109中，网桥控制器110根据测试数据与接收到的存储数据，执行数据比对以产生测试报告或去检查错误纪录，并将测试报告及错误记录存储至存储装置20的装置内存220或者存储装置20的其它内存中。借此提供一种在不需要计算机主机的环境之下，而直接对存储装置20执行读写的测试。不仅大大地降低测试的成本以及节省测试的空间，更大幅度地减少往返通信的延迟时间，亦即减少测试的时间。另外，对于完全没有瑕疵的装置内存220而言，存储数据应所述是完全等于在步骤S105中所写入的测试数据，或网桥控制器110的错误纪录没有任何错误。反之，对于有一些瑕疵的装置内存220而言，存储数据将不完全等于在步骤S105中所写入的测试数据，或网桥控制器110的错误纪录中有任何错误。此外，这里所提到的测试报告，将实际反应装置内存220的瑕疵程度。
图3是依照本发明另一实施例所绘示的独立网桥测试方法的***架构示意图。需要说明的是，独立网桥测试方法的***架构2为独立网桥测试方法的***架构1所延伸的***架构。有关***架构及测试方法的相关说明已于前述实施例所详加叙述，在此不再赘述，仅作重点概述。独立网桥测试方法的***架构2包括独立网桥装置10、存储装置20与主机装置30，并且独立网桥装置10耦接至存储装置20与主机装置30，其中主机装置30包括主机通信接口310，且主机通信接口310耦接于独立网桥装置10。这里所提到的主机装置30可以具有读写测试能力及通信连接能力的电子产品，例如计算机。
图4是依照本发明另一实施例所绘示的独立网桥测试方法的流程示意图。在步骤S103后，还包括步骤S201。在步骤S201中，网桥控制器110在预定时间内，判断是否与主机装置30建立通信连接。这里所提到的预定时间可以例如是30秒、60秒或90秒等短暂的时间。然后，在步骤S203中，若否(亦即未与主机装置30建立通信连接)，则允许网桥控制器110对存储装置20执行读写测试。这里所提到的读写测试，乃是前述实施例所详加叙述的步骤S105至步骤S109，在此不再赘述。
综上所述，本发明实施例所提供的独立网桥测试方法，借由网桥控制器直接与存储装置建立通信连接，自行产生测试数据，以对存储装置进行读写的测试，借此提供一种在不需要计算机主机的环境之下，而能直接对存储装置执行读写的测试。不仅大大地降低测试的成本以及节省测试的空间，更大幅度地减少往程与返程通信的延迟时间，亦即减少测试的时间。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种独立网桥测试方法，适用于一独立网桥装置，其特征在于，所述独立网桥装置耦接于一存储装置，所述独立网桥装置包括一网桥控制器，所述存储装置包括一装置控制器及一耦接至所述装置控制器的装置内存，所述独立网桥测试方法包括：
所述网桥控制器产生一握手测试信号，并将所述握手测试信号发送至所述装置控制器；
所述装置控制器根据所述握手测试信号，以产生一确认测试信号，并将所述确认测试信号发送至所述网桥控制器；
所述网桥控制器根据所述确认测试信号，以产生一测试数据，并发送一写入指令至所述装置控制器，以将所述测试数据写入至所述装置内存；以及
所述网桥控制器发送一读取指令至所述装置控制器，以读取所述装置内存的一存储数据。
2.根据权利要求1所述的独立网桥测试方法，其特征在于，所述网桥控制器根据所述测试数据与所述存储数据，执行一数据比对以产生一测试报告，并将所述测试报告及一错误记录存储至所述存储装置的所述装置内存。
3.根据权利要求1所述的独立网桥测试方法，其特征在于，所述独立网桥装置还包括一网桥内存，所述网桥内存耦接至所述网桥控制器，并用以存储所述测试数据，所述测试数据为随机读写数据模板或连续读写数据模板。
4.根据权利要求1所述的独立网桥测试方法，其特征在于，所述确认测试信号包括所述装置内存的规格数据。
5.根据权利要求1所述的独立网桥测试方法，其特征在于，所述独立网桥装置耦接至一主机装置的一主机通信接口，在所述装置控制器根据所述握手测试信号，以产生所述确认测试信号，并将所述确认测试信号发送至所述网桥控制器的步骤后，还包括：
所述网桥控制器在一预定时间内，判断是否与所述主机装置建立通信连接；以及
若否，则允许所述网桥控制器对所述存储装置执行测试。
6.根据权利要求1所述的独立网桥测试方法，其特征在于，所述独立网桥装置还包括一耦接至所述网桥控制器的网桥通信接口，所述存储装置还包括一耦接至所述装置控制器的装置通信接口，在所述网桥控制器根据所述确认测试信号，以产生所述测试数据，并发送所述写入指令至所述装置控制器，以将所述测试数据写入至所述装置内存的步骤中，还包括：
所述网桥控制器根据所述写入指令，将所述测试数据经由所述网桥通信接口与所述装置通信接口，写入至所述装置内存。
7.根据权利要求1所述的独立网桥测试方法，其特征在于，在所述网桥控制器发送所述读取指令至所述装置控制器，以读取所述装置内存的所述存储数据的步骤中，还包括：
所述装置控制器根据所述读取指令，将所述存储数据经由所述装置通信接口与所述网桥通信接口发送至所述独立网桥装置。
8.根据权利要求1所述的独立网桥测试方法，其特征在于，所述网桥通信接口为SATA传输接口或PCIe总线接口，所述装置通信接口为SATA传输接口或PCIe总线接口。
CN202010103863.7A 2019-12-26 2020-02-20 独立网桥测试方法 Pending CN113055242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108147717 2019-12-26
TW108147717A TWI717952B (zh) 2019-12-26 2019-12-26 獨立橋接測試方法

Publications (1)

Publication Number Publication Date
CN113055242A true CN113055242A (zh) 2021-06-29

Family

ID=75745575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103863.7A Pending CN113055242A (zh) 2019-12-26 2020-02-20 独立网桥测试方法

Country Status (3)

Country Link
US (1) US11604600B2 (zh)
CN (1) CN113055242A (zh)
TW (1) TWI717952B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117666949A (zh) * 2023-11-14 2024-03-08 海信家电集团股份有限公司 数据写入装置、数据写入控制方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862512A (zh) * 2005-10-25 2006-11-15 华为技术有限公司 单板信息的读写***与方法
US20080263253A1 (en) * 2007-04-23 2008-10-23 Tektronix, Inc. Apparatus and method for a test and measurement instrument
CN104425041A (zh) * 2013-08-29 2015-03-18 韩商联测股份有限公司 能够对多个存储器进行独立控制的测试装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078530B2 (ja) * 1998-10-12 2000-08-21 ローム株式会社 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法
US7873885B1 (en) * 2004-01-20 2011-01-18 Super Talent Electronics, Inc. SSD test systems and methods
US7743284B1 (en) * 2007-04-27 2010-06-22 Netapp, Inc. Method and apparatus for reporting storage device and storage system data
CN101763300B (zh) * 2008-12-25 2012-03-07 佛山市顺德区顺达电脑厂有限公司 Sata端口测试信号生成方法
US8543873B2 (en) * 2010-01-06 2013-09-24 Silicon Image, Inc. Multi-site testing of computer memory devices and serial IO ports
US8527815B2 (en) * 2010-09-16 2013-09-03 Lsi Corporation Method for detecting a failure in a SAS/SATA topology
KR101911059B1 (ko) * 2011-10-18 2018-10-24 삼성전자주식회사 Ｕｆｓ 인터페이스의 테스트 방법 및 이의 테스트 방법으로 테스트를 수행하는 메모리 장치
CN103136083A (zh) * 2011-11-29 2013-06-05 鸿富锦精密工业（深圳）有限公司 通用串行总线的测试设备及方法
US9588874B2 (en) * 2012-12-14 2017-03-07 Microsoft Technology Licensing, Llc Remote device automation using a device services bridge
KR102415385B1 (ko) * 2015-07-22 2022-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
JP2017199445A (ja) * 2016-04-27 2017-11-02 株式会社リコー メモリテストシステム及び半導体装置、並びにメモリテスト方法
TWI632554B (zh) * 2017-02-16 2018-08-11 瑞昱半導體股份有限公司 記憶體測試方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862512A (zh) * 2005-10-25 2006-11-15 华为技术有限公司 单板信息的读写***与方法
US20080263253A1 (en) * 2007-04-23 2008-10-23 Tektronix, Inc. Apparatus and method for a test and measurement instrument
CN104425041A (zh) * 2013-08-29 2015-03-18 韩商联测股份有限公司 能够对多个存储器进行独立控制的测试装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117666949A (zh) * 2023-11-14 2024-03-08 海信家电集团股份有限公司 数据写入装置、数据写入控制方法及电子设备

Also Published As

Publication number Publication date
US11604600B2 (en) 2023-03-14
TW202125249A (zh) 2021-07-01
TWI717952B (zh) 2021-02-01
US20210200459A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US9411537B2 (en) Embedded multimedia card (EMMC), EMMC system including the EMMC, and method of operating the EMMC
KR20110058028A (ko) 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
KR20160034913A (ko) 미―준수 메모리 기술을 포함하거나 이와 인터페이스하는 메모리 모듈에 대한 응답 제어
CN113808649A (zh) 存储器装置及其操作方法
US10698819B2 (en) Memory system and operating method thereof
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
US9424898B2 (en) Data storage device
KR102504765B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20210096774A1 (en) Data storage device and method of operating the same
KR20190110360A (ko) 컨트롤러, 이를 포함하는 시스템 및 그 동작 방법
US20190065054A1 (en) Data storage device and operating method thereof
US10180873B2 (en) Semiconductor memory device and method for operating the same
US11263126B2 (en) Data storage device and operating method thereof
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
CN109840224B (zh) 存储器***及其操作方法
US10490237B2 (en) Data storage device and method of operating the same
CN113055242A (zh) 独立网桥测试方法
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US11467910B2 (en) Memory system re-performing access operation and operating method thereof
US20200285552A1 (en) Memory system using sram with flag information to identify unmapped addresses
KR102157571B1 (ko) 메모리 시스템
US10776008B2 (en) Memory system and operating method thereof
KR20200142698A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210223956A1 (en) Memory system and data processing system including the same
KR102655350B1 (ko) 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210629