CN113055149A - 一种射频收发机级联***下的时间同步和频率同步方法 - Google Patents

一种射频收发机级联***下的时间同步和频率同步方法 Download PDF

Info

Publication number
CN113055149A
CN113055149A CN202110192693.9A CN202110192693A CN113055149A CN 113055149 A CN113055149 A CN 113055149A CN 202110192693 A CN202110192693 A CN 202110192693A CN 113055149 A CN113055149 A CN 113055149A
Authority
CN
China
Prior art keywords
time
signal
synchronous
clock generator
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110192693.9A
Other languages
English (en)
Other versions
CN113055149B (zh
Inventor
柴旭荣
李恒锐
戴鹏飞
杨晶晶
李大朋
蒯冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Zhongke Integrated Circuit And Information System Industry Innovation Research Institute
Original Assignee
Zhengzhou Zhongke Integrated Circuit And Information System Industry Innovation Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Zhongke Integrated Circuit And Information System Industry Innovation Research Institute filed Critical Zhengzhou Zhongke Integrated Circuit And Information System Industry Innovation Research Institute
Priority to CN202110192693.9A priority Critical patent/CN113055149B/zh
Publication of CN113055149A publication Critical patent/CN113055149A/zh
Application granted granted Critical
Publication of CN113055149B publication Critical patent/CN113055149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及射频收发机级联***下的时间同步和频率同步方法，可有效解决用以实现该射频收发机在多时钟源的情况下对最优输入时钟的自适应选择，同时多个该装置可以组成级联的***，在级联***下可实现的时间同步和频率同步的功能问题，安装设备，然后时间同步，在初级***中选出最优质的时间，计算出在传递链路中的时间延迟，进而对延迟进行补偿，实现初级***和次级***的时间上的同步；频率同步，级联***下各个节点的频率和相位的同步；频率自适应，采用频率自适应和时间的优选算法来确定***的最优质的频率和时间，进而生成***用到的各个时钟信号。本发明设备组装科学合理，方法简单，易操作，效果好，时间和频率一致，得到精准的***时钟。

Description

一种射频收发机级联***下的时间同步和频率同步方法
技术领域
本发明涉及网络技术，特别是一种射频收发机级联***下的时间同步和频率同步方法。
背景技术
时钟同步技术是一项非常关键的技术，目前已广泛应用于通信、军事、交通、工业自动化等领域。在分布式数据***中采用该项技术，可大大提高***中各个节点采集数据的时间一致性和准确性，从而提高整个***的稳定性和可靠性。目前国内外对相关领域的研究有多重方案，主要如下所述：
基于授时中心的同步时钟技术，授时中心将标准时间和频率信号传输给各个采集点，以实现整个***的采样时间和频率的统一。其典型技术是GPS时钟同步技术，该技术通过GPS卫星与地面GPS接收设备进行多次通信，计算出GPS接收设备与对应卫星的距离，卫星发出信号传递到GPS设备所产生的的时延参数等信息，通过这些参数来修正GPS传输的报文。
基于NTP网络时间协议的时钟同步技术，其工作原理是采用在应用层添加时间标记的方式。该协议应用灵活，实现简单。
一般的级联***或者分布式组网***中的频率同步信号为GPS的秒脉冲信号和本地***时钟晶振的信号。该方案利用GPS秒脉冲的长期稳定特性和本地***时钟的短期稳定特性来为***提供可靠的稳定时钟。该方案中的晶振一般选择恒温晶振（OCXO），受恒温晶振的频率调整范围制约，若恒温晶振的频率调整范围超出了设计需求的频率调整范围，将不能正确的进行频率校准，也就不能进行频率同步的处理，使得***失效。因此，如何有效解决射频收发机级联***下的时间同步和频率同步是需要认真解决的技术问题。
发明内容
针对上述情况，为克服现有技术之缺陷，本发明之目的就是提供一种射频收发机级联***下的时间同步和频率同步方法，可有效解决用以实现该射频收发机在多时钟源的情况下对最优输入时钟的自适应选择，同时多个该装置可以组成级联的***，在级联***下可实现的时间同步和频率同步的功能问题。
本发明解决的技术方案是，一种射频收发机级联***下的时间同步和频率同步方法，首先安装设备，所述的设备是由主机PC和***单元构成，主机PC是由第一GPS1（全球卫星定位***，以下同）、第一光口模块G1和以太网Y构成，第一GPS1的信号输入端1接天线，第一GPS1的信号输出端2接第一光口模块G1的卫星信号输入端1，第一光口模块G1的以太网信号输入接口2接以太网Y，第一光口模块G1的以太网物理层解析时间输出口3接***单元的第二光口模块G2的输入端1；所述的***单元是由初级单元和次级单元构成，初级单元是由第二GPS2、第二光口模块G2、第一同步时钟发生器（单片机）IC1和第一可编程序逻辑列阵IC2构成，第二GPS2的卫星接口1接天线，GPS时间输出口2接第一可编程序逻辑列阵IC2的时间输入口2，第二GPS2的1PPS输出口2接第一同步时钟发生器IC1的1PPS输入口2，第一可编程序逻辑列阵IC2的串口1接串口级联传递时间信息，第一同步时钟发生器IC1的外部同步时间输入接口1接外部同步输入的时间，第一同步时钟发生器IC1的信号输入端3接第一可编程序逻辑列阵IC2的信号输入口4，第一同步时钟发生器IC1的1PPS输出口4接第二同步时钟发生器IC3的1PPS输入口1，第二光口模块G2的信号输出端2接第一可编程序逻辑列阵IC2的信号输入端3，第一可编程序逻辑列阵IC2的信号输出端5接第二可编程序逻辑列阵IC4的信号输入端1；所述的次级单元是由第三GPS3、第三光口模块G3、第二同步时钟发生器IC3和第二可编程序逻辑列阵IC4构成，第三GPS3的卫星信号输入端1接天线，卫星信号输出端2接第二可编程序逻辑列阵IC4的信号输入端2，第三光口模块G3的信号输入端1接以太网物理层解析的时间，信号输出端2接第二可编程序逻辑列阵IC4的信号输入端3，第二同步时钟发生器IC3的信号输出端2接第二可编程序逻辑列阵IC4的信号输入端4，第二同步时钟发生器IC3的3脚接下一初级单元的嵌入式微控制器信号输入口，第二可编程序逻辑列阵IC4的5脚接下一初级单元的可编程序逻辑列阵的信号输入端，次级单元可由相同的多个串接在一起；
设备（***）安装好后，按下列步骤进行：
（1）、时间同步：如图1所示，在初级***中，选择出最优质的时间，经第一可编程序逻辑列阵IC2（FPGA）的串口传递给次级***，次级***判断出第一可编程序逻辑列阵IC2的串口处有时间信息传递过来就禁用了其他的时间信息，转而进行时间延迟补偿的算法，计算出在传递链路中的时间延迟，进而对延迟进行补偿，从而实现初级***和次级***的时间上的同步；
所述的选择出最优质的时间，方法是（见图6所示）：
①首先判断光口（串口）处是否有时间的输入，如果有输入，则为级联***下的上一级的时间输入，本算法结束，进行级联***下的时间同步的处理；
②当串口处没有时间的输入，则为非级联的***，则算法采集一段时间内秒的读数，判断是否有跳秒，当无跳秒的现象则为连续的时间，进行下一步的计算；
③当第二步采集到的时间连续连续，算法部分进行最大时间间隔误差的计算，并对比各个时钟的最大时间间隔误差；选择误差最小的时钟源作为最优质的时间；
所述的对延迟进行补偿，方法是（见图2所示）：
①次级***向初级***发送时间同步请求数据包REQ，并在数据包REQ的数据帧的帧头上添加时间戳T1；
②初级***收到同步请求数据包REQ，收到数据包的时间点记为T2；
③初级***发送相应的数据包RES，并在响应数据包RES的数据帧的帧头上加时间戳T3；
④次级***接收响应数据包，接收到的时间点记为T4；
⑤计算链路的延迟时间toffset，toffset的计算公式为toffset=（T2-T1+T3-T4）/2，计算出toffset之后，由次级***接收到的时间加上偏移时间toffset，即可实现对次级***接收到的时间的校正，从而实现初级***和次级***的时间同步；
（2）、频率同步：
利用秒脉冲的稳定性好的特点，将其作为***的频率同步信号，初级***下将步骤（1）中选择的最优时钟，经过第一同步时钟发生器IC1（具有时钟生成器兼数字锁相环功能）生成***中所用到的各个时钟，同时锁定生成1PPS的秒脉冲信号，该信号由初级***传递给次级***的外同步输入，作为第一同步时钟发生器IC1的参考信号，再通过数字锁相环生成与参考信号同步的高精度的***时钟，从而保证级联***下各个节点的频率和相位的同步；
（3）、频率自适应：
由图1和图3给出，本发明的级联***是由多个射频收发机组合而来，针对非级联的***，即单独的射频收发机，针对多时钟域来源和多时间来源，频率信号有3种，分别是GPS生成的1PPS信号为第一信号，同步以太网时钟/光纤恢复时钟为第二信号，在级联***下，次级***的外同步信号与初级***中AD9548生成的1PPS信号相连形成的外同步信号为第三信号，采用频率自适应和时间的优选算法来确定***的最优质的频率和时间；
所述的频率自适应包括两部分（见图3所示），第一部分是时钟的生成和锁定单元，以同步时钟发生器ICA为主芯片的电路来生成本***所需的各个时钟，同时锁定和生成1PPS信号，该1PPS信号用以作为级联***下的频率同步信号；同步以太网时钟/光纤恢复时钟来自于***中的光口部分，根据不同的协议来选择不同的时钟；第二部分是算法单元，是由单片机ICB与同步时钟发生器ICA构成，软件代码存储于芯片内的RAM中，外接8MHz的晶振来给单片机提供时间信号，供电采用板载电源，同步时钟发生器ICA和单片机ICB通过12C总线连接通信，算法单元与同步时钟发生器ICA具有相同的输入，均是将第一信号、第二信号、第三信号经第一耦合电容A、第二耦合电容B分别输入到同步时钟发生器ICA和单片机ICB中，作用是监测各个接口的时钟，按照不同接口处的时钟所具有的优先级进行排序，然后对通过同步时钟发生器ICA的相应的寄存器进行配置，使得同步时钟发生器ICA选择优先级最高的时钟，作为参考的输入，进而生成***中所用到的时钟，算法单元的流程如图4所示：各个接口的优先级顺序从高到低为外同步时钟、GPS/1PPS、同步以太网时钟/光纤恢复时钟；单片机只对输入时钟信号排序，根据排序的结果，通过12C总线对同步时钟发生器ICA相应的寄存器进行配置，来控制同步时钟发生器ICA打开相应的时钟参考输入通道，使同步时钟发生器ICA能够获得优质的外部输入时钟，进而生成***用到的各个时钟信号。
本发明设备组装科学合理，方法简单，易操作，效果好，有效用于实现对射频收发机在多时钟源的情况下对最优输入时钟的自适应选择，同时多个该装置可以组成级联的***，在级联***下可实现的时间同步和频率同步的功能，使***采集到的数据更加精确，在单独***下可实现时钟域的自适应选择和多种时间源的优选，在多机***下可实现时间和频率的同步，使时间和频率保持一致，使得整个***所得到的时钟更加精准，是网络技术上的一大创新，经济和社会效益巨大。
附图说明
图1为本发明流程设备框示图。
图2为本发明延迟时间的计算流程图。
图3为本发明频率自适应原理框图。
图4为本发明算法单元的计算流程图。
图5为本发明***时间输入模块图。
图6为本发明时间选优算法流程图。
具体实施方式
以下结合附图和具体情况对本发明的具体实施方式作详细说明。
由图1-6给出，本发明在具体实施时，一种射频收发机级联***下的时间同步和频率同步方法，是由以下步骤给出：
（1）、时间同步：如图1所示，在初级***中，选择出最优质的时间，经型号为EP3C5第一可编程序逻辑列阵IC2（FPGA）的串口传递给次级***，次级***判断出第一可编程序逻辑列阵IC2的串口处有时间信息传递过来就禁用了其他的时间信息，转而进行时间延迟补偿的算法，计算出在传递链路中的时间延迟，进而对延迟进行补偿，从而实现初级***和次级***的时间上的同步；
所述的选择出最优质的时间，方法是（见图6所示）：
①首先判断第二光口模块G2（型号QSFP-40G-SR4，上述型号仅是本发明中所用到的光口模块，本发明中提到的光口模块具有普遍适用性，满足QSFP封装类型的光口模块均适用于本发明）的光口处是否有时间的输入，如果有输入，则为级联***下的上一级的时间输入，本算法结束，进行级联***下的时间同步的处理；
②当第二光口模块G2的光口处没有时间的输入，则为非级联的***，则算法采集一段时间内秒的读数，判断是否有跳秒，当无跳秒的现象则为连续的时间，进行下一步的计算；
③当连续，算法部分进行最大时间间隔误差的计算，并对比各个时钟的最大时间间隔误差；选择误差最小的时钟源作为最优质的时间；
所述的对延迟进行补偿，方法是（见图2所示）：
①次级***向初级***发送时间同步请求数据包REQ，并在数据包REQ的数据帧的帧头上添加时间戳T1；
②初级***收到同步请求数据包REQ，收到数据包的时间点记为T2；
③初级***发送相应的数据包RES，并在响应数据包RES的数据帧的帧头上加时间戳T3；
④次级***接收响应数据包，接收到的时间点记为T4；
⑤计算链路的延迟时间toffset，toffset的计算公式为toffset=（T2-T1+T3-T4）/2，计算出toffset之后，由次级***接收到的时间加上偏移时间toffset，即可实现对次级***接收到的时间的校正，从而实现初级***和次级***的时间同步；
（2）、频率同步：
利用秒脉冲的稳定性好的特点，将其作为***的频率同步信号，初级***下将步骤（1）中选择的最优时钟，经过型号为AD9548第一同步时钟发生器IC1（具有时钟生成器兼数字锁相环功能）生成***中所用到的各个时钟，同时锁定生成1PPS的秒脉冲信号，该信号由初级***传递给次级***的外同步输入，作为第一同步时钟发生器IC1的参考信号，再通过数字锁相环生成与参考信号同步的高精度的***时钟，从而保证级联***下各个节点的频率和相位的同步；
（3）、频率自适应：
由图1和图3给出，本发明的级联***是由多个射频收发机组合而来，针对非级联的***，即单独的射频收发机，针对多时钟域来源和多时间来源，频率信号有3种，分别是GPS生成的1PPS信号为第一信号，同步以太网时钟/光纤恢复时钟为第二信号，在级联***下，次级***的外同步信号与初级***中AD9548生成的1PPS信号相连形成的外同步信号为第三信号，采用频率自适应和时间的优选算法来确定***的最优质的频率和时间；
所述的频率自适应包括两部分（见图3所示），第一部分是时钟的生成和锁定单元，以型号为AD9548同步时钟发生器ICA为主芯片的电路来生成本***所需的各个时钟，同时锁定和生成1PPS信号，该1PPS信号用以作为级联***下的频率同步信号；同步以太网时钟/光纤恢复时钟来自于***中的光口部分，根据不同的协议来选择不同的时钟；第二部分是算法单元，是由型号为STM32F101C6T6ATR单片机ICB（嵌入式微控制器）与AD9548同步时钟发生器ICA构成，软件代码存储于芯片内的RAM中，外接8MHz的晶振来给单片机提供时间信号，供电采用板载的电源，同步时钟发生器ICA和单片机ICB通过12C总线连接通信，算法单元与同步时钟发生器ICA具有相同的输入，均是将第一信号、第二信号、第三信号经第一耦合电容CA、第二耦合电容CB分别输入到AD9548同步时钟发生器ICA和单片机ICB中，ICB的作用是监测各个接口的时钟，按照不同接口处的时钟所具有的优先级进行排序，然后对通过同步时钟发生器ICA的相应的寄存器进行配置，使得AD9548同步时钟发生器ICA选择优先级最高的时钟，作为参考的输入，进而生成***中所用到的时钟，算法单元的流程如图4所示：各个接口的优先级顺序从高到低为外同步时钟、GPS/1PPS、同步以太网时钟/光纤恢复时钟；单片机只对输入时钟信号排序，根据排序的结果，通过12C总线对同步时钟发生器ICA相应的寄存器进行配置，来控制同步时钟发生器ICA打开相应的时钟参考输入通道，使同步时钟发生器ICA能够获得优质的外部输入时钟，进而生成***用到的各个时钟信号。
同步时钟发生器ICA可以是单个的同步时钟发生器IC1，也可以是包括次级的第二同步时钟发生器IC3以及级联的多个同步时钟发生器，同步时钟发生器的型号在本发明中均为AD9548，但是本发明所保护的并不仅仅是AD9548，其他同类型的同步时钟发生器也在本专利的保护范围之内。
AD9548 时钟发生器/同步器用于远程光网络和无线网络节点、有线基础设施和数据通信设备，可省去专门的振荡器、锁相环及其它时钟恢复电路***以往所需产生与广泛使用的1 pps GPS 标准同步的时钟信号。通过 AD9548 来利用 GPS 信号可简化和缩短设计过程，同时提供功耗更低的时序参考。
AD9548内置一个内嵌式微控制器（ICB），能对1pps GPS信号进行上变频，同时可将与外部参考相关的输入时间抖动或相位噪声降低至300飞秒；时钟分配部分提供四个输出驱动器，每个驱动器可编程为一个单一的差分LVPECL/LVDS 输出或一对单端CMOS输出，四个输出均拥有专门的30位可编程后分频器，可生成多种不同的输出频率；在***参考时钟低至4MHz时，通过集成的参考时钟乘法器仍能实现高达450MHz的输出；内置一个可编程的数字控制环路滤波器，支持低至1-mHz (1x10-3)，以及手动和自动保持电路，这个保持电路可不断地生成一个低抖动的有效输出时钟。
AD9548可工作于-40℃至+85℃的工业温度范围，网络同步，基准时钟抖动清除，GPS 1 每秒脉冲数同步，SONET/SDH时钟，直到OC-192，包括前向纠错(FEC)，Stratum 2保持(holdover)，抖动清除，及相位瞬变控制，Stratum 3/3E 基准时钟无线基站，控制器，有线基础设施数据通信。
所述的单片机ICB可以是同步时钟发生器IC1的单个的嵌入式微控制器，也可以是包括次级的第二同步时钟发生器IC3或级联的多个嵌入式微控制器，型号均为STM32F101C6T6ATR。
本发明方法***的次级可由多个结构相同的次级串联构成，图中只给出了一级次级，算法单元的设备是由一个小型的单片机STM32F101C6T6ATR和配套的外部电路构成（见图3所示），在单片机中实现算法的内容，AD9548是既含有数字锁相环功能，又可生成时钟信号的芯片，PPS是指pulse per second，秒脉冲，1PPS=1Hz=1次/秒；GPS生成的1PPS信号为第一信号，同步以太网时钟/光纤恢复时钟为第二信号，外同步信号（在级联***下，次级***的外同步信号与初级***中AD9548生成的1PPS信号相连）为第三信号；所述的第一耦合电容CA是由第一电容C1、第二电容C2、第三电容C3组成，第一电容C1一端接GPS/1PPS信号端，另一端接AD9548同步时钟发生器ICA的信号输入端1，第二电容C2的一端接同步时钟信号，另一端接AD9548同步时钟发生器ICA的同步时钟信号输入端2， 第三电容C3的一端接恢复时钟信号，另一端接AD9548同步时钟发生器ICA的恢复时钟信号输入端3；第二耦合电容CB是由第四电容C4、第五电容C5、第六电容C6组成，第六电容C6一端接GPS/1PPS信号端，另一端接单片机STM32F101C6T6ATR的信号输入端3，第五电容C5的一端接同步时钟信号，另一端接单片机STM32F101C6T6ATR的同步时钟信号输入端2， 第四电容C4的一端接恢复时钟信号，另一端接单片机STM32F101C6T6ATR的恢复时钟信号输入端1；
PC机的光口模块与***的光口模块通过光口进行数据传输，同时也可以传递PC主站中以太网或者GPS的时间，作为本***的时间输入之一，GPS模块接受卫星信号，生成相应的时间信息，也作为***的时间来源之一，在次级（***）中，次级***接收初级（***）FPGA串口发送过来的时间，也作为次级***的时间来源之一，也就是说，时间选优是针对三种时间的来源进行；同步以太网时钟/光纤恢复时钟根据传输过程中的不同的协议来选择不同的时钟。在级联***中的初级***中，GPS生成的1PPS信号和外部同步时钟在应用时是二选一，在次级***中，外部同步时钟的来源是初级***的AD9548生成的1PPS信号，AD9548生成的1PPS信号作为整个级联***的频率同步的信号。
由上述可以看出，本发明给出了时间同步和频率同步的方法，使得***的数据传输和采样更加精准和稳定，在初级***中时间同步选择最优质的时间，经FPGA的串口传递给次级（***），由次级（***）的时间推断出FPGA的串口处有时间信息传递过来就禁用了其他的时间信息，转而进行时间延迟补偿的算法，计算出在传递链路中的时间延迟，进而对延迟进行补偿，从而实现初级（***）和次级（***）的时间上的同步。
频率同步，避免了使用恒温时钟作为***时钟的来源，而选择利用秒脉冲的稳定性好的特点，将其作为***的频率同步信号。其级联方式如图1所示。初级***下选择了最优的时钟，经过时钟生成器AD9548后生成了***中所用到的各个时钟，同时AD9548还锁定生成了1PPS的秒脉冲信号。该信号由初级***传递给次级***的外同步输入，作为AD9548数字锁相环的参考信号，再通过数字锁相环生成与参考信号同步的高精度的***时钟，从而保证级联***下各个节点的频率和相位的同步。本发明方法的级联***是由多个射频收发机组合而来。而针对非级联的***，即单独的射频收发机，针对其多时钟域来源和多时间来源本文提出频率自适应和时间的选优算法来确定***的最优质的频率和时间，在单独的***下可实现多时钟域的自适应选择，和多时间源的选优。在多机***下可实现时间和频率的同步，使得整个***的时间和频率保持一致，有效实现了射频装置在级联***下的时间同步和频率同步，使得***采集到的数据更加的精准，同时也提高了***的稳定性和可靠性。在非级联的情况下，实现了设备输入的多时钟域的自适应选择和时间的选优，使得整个***所得到的的时钟更加的稳定精准，长期稳定度为0.2ppb，是网络通信技术上的一大创新，有巨大的经济和社会效益。

Claims (6)

1.一种射频收发机级联***下的时间同步和频率同步方法，其特征在于，首先安装设备，所述的设备是由主机PC和***单元构成，主机PC是由第一GPS1、第一光口模块G1和以太网Y构成，第一GPS1的信号输入端1接天线，第一GPS1的信号输出端2接第一光口模块G1的卫星信号输入端1，第一光口模块G1的以太网信号输入接口2接以太网Y，第一光口模块G1的以太网物理层解析时间输出口3接***单元的第二光口模块G2的输入端1；所述的***单元是由初级单元和次级单元构成，初级单元是由第二GPS2、第二光口模块G2、第一同步时钟发生器IC1和第一可编程序逻辑列阵IC2构成，第二GPS2的卫星接口1接天线，GPS时间输出口2接第一可编程序逻辑列阵IC2的时间输入口2，第二GPS2的1PPS输出口2接第一同步时钟发生器IC1的1PPS输入口2，第一可编程序逻辑列阵IC2的串口1接串口级联传递时间信息，第一同步时钟发生器IC1的外部同步时间输入接口1接外部同步输入的时间，第一同步时钟发生器IC1的信号输入端3接第一可编程序逻辑列阵IC2的信号输入口4，第一同步时钟发生器IC1的1PPS输出口4接第二同步时钟发生器IC3的1PPS输入口1，第二光口模块G2的信号输出端2接第一可编程序逻辑列阵IC2的信号输入端3，第一可编程序逻辑列阵IC2的信号输出端5接第二可编程序逻辑列阵IC4的信号输入端1；所述的次级单元是由第三GPS3、第三光口模块G3、第二同步时钟发生器IC3和第二可编程序逻辑列阵IC4构成，第三GPS3的卫星信号输入端1接天线，卫星信号输出端2接第二可编程序逻辑列阵IC4的信号输入端2，第三光口模块G3的信号输入端1接以太网物理层解析的时间，信号输出端2接第二可编程序逻辑列阵IC4的信号输入端3，第二同步时钟发生器IC3的信号输出端2接第二可编程序逻辑列阵IC4的信号输入端4，第二同步时钟发生器IC3的3脚接下一初级单元的嵌入式微控制器信号输入口，第二可编程序逻辑列阵IC4的5脚接下一初级单元的可编程序逻辑列阵的信号输入端，次级单元可由相同的多个串接在一起；
设备安装好后，按下列步骤进行：
（1）、时间同步：在初级***中，选择出最优质的时间，经第一可编程序逻辑列阵IC2的串口传递给次级***，次级***判断出第一可编程序逻辑列阵IC2的串口处有时间信息传递过来就禁用了其他的时间信息，转而进行时间延迟补偿的算法，计算出在传递链路中的时间延迟，进而对延迟进行补偿，从而实现初级***和次级***的时间上的同步；
所述的选择出最优质的时间，方法是：
①首先判断光口处是否有时间的输入，如果有输入，则为级联***下的上一级的时间输入，本算法结束，进行级联***下的时间同步的处理；
②当串口处没有时间的输入，则为非级联的***，则算法采集一段时间内秒的读数，判断是否有跳秒，当无跳秒的现象则为连续的时间，进行下一步的计算；
③当第二步采集到的时间连续连续，算法部分进行最大时间间隔误差的计算，并对比各个时钟的最大时间间隔误差；选择误差最小的时钟源作为最优质的时间；
所述的对延迟进行补偿，方法是：
①次级***向初级***发送时间同步请求数据包REQ，并在数据包REQ的数据帧的帧头上添加时间戳T1；
②初级***收到同步请求数据包REQ，收到数据包的时间点记为T2；
③初级***发送相应的数据包RES，并在响应数据包RES的数据帧的帧头上加时间戳T3；
④次级***接收响应数据包，接收到的时间点记为T4；
⑤计算链路的延迟时间toffset，toffset的计算公式为toffset=（T2-T1+T3-T4）/2，计算出toffset之后，由次级***接收到的时间加上偏移时间toffset，即可实现对次级***接收到的时间的校正，从而实现初级***和次级***的时间同步；
（2）、频率同步：
利用秒脉冲的稳定性好的特点，将其作为***的频率同步信号，初级***下将步骤（1）中选择的最优时钟，经过第一同步时钟发生器IC1生成***中所用到的各个时钟，同时锁定生成1PPS的秒脉冲信号，该信号由初级***传递给次级***的外同步输入，作为第一同步时钟发生器IC1的参考信号，再通过数字锁相环生成与参考信号同步的高精度的***时钟，从而保证级联***下各个节点的频率和相位的同步；
（3）、频率自适应：
级联***是由多个射频收发机组合而成，针对非级联的***，即单独的射频收发机，针对多时钟域和多时间来源，频率信号有3种，分别是GPS生成的1PPS第一信号，同步以太网时钟/光纤恢复时钟第二信号，在级联***下，次级***的外同步信号与初级***中AD9548生成的1PPS信号相连形成的外同步第三信号，采用频率自适应和时间的优选算法来确定***的最优质的频率和时间；
所述的频率自适应包括两部分，第一部分是时钟的生成和锁定单元，以同步时钟发生器ICA为主芯片的电路来生成本***所需的各个时钟，同时锁定和生成1PPS信号，该1PPS信号用以作为级联***下的频率同步信号；同步以太网时钟/光纤恢复时钟来自于***中的光口部分，根据不同的协议来选择不同的时钟；第二部分是算法单元，是由单片机ICB与同步时钟发生器ICA构成，软件代码存储于芯片内的RAM中，外接8MHz的晶振来给单片机提供时间信号，供电采用板载电源，同步时钟发生器ICA和单片机ICB通过12C总线连接通信，算法单元与同步时钟发生器ICA具有相同的输入，均是将第一信号、第二信号、第三信号经第一耦合电容A、第二耦合电容B分别输入到同步时钟发生器ICA和单片机ICB中，监测各个接口的时钟，按照不同接口处的时钟所具有的优先级进行排序，然后对通过同步时钟发生器ICA的相应的寄存器进行配置，使得同步时钟发生器ICA选择优先级最高的时钟，作为参考的输入，进而生成***中所用到的时钟，各个接口的优先级顺序从高到低为外同步时钟、GPS/1PPS、同步以太网时钟/光纤恢复时钟；单片机只对输入时钟信号排序，根据排序的结果，通过12C总线对同步时钟发生器ICA相应的寄存器进行配置，来控制同步时钟发生器ICA打开相应的时钟参考输入通道，使同步时钟发生器ICA能够获得优质的外部输入时钟，进而生成***用到的各个时钟信号。
2.根据权利要求1所述的射频收发机级联***下的时间同步和频率同步方法，其特征在于，所述的第一可编程序逻辑列阵IC2型号为EP3C5。
3.根据权利要求1所述的射频收发机级联***下的时间同步和频率同步方法，其特征在于，所述的同步时钟发生器ICA为第一同步时钟发生器IC1或第二同步时钟发生器IC2和初级的第一同步时钟发生器IC1及次级的第二同步时钟发生器IC2。
4.根据权利要求1所述的射频收发机级联***下的时间同步和频率同步方法，其特征在于，所述的单片机ICB为内嵌式微控制器，型号为STM32F101C6T6ATR。
5.根据权利要求1所述的射频收发机级联***下的时间同步和频率同步方法，其特征在于，所述的第一光口模块G1、第二光口模块G2、第三光口模块G3的型号为QSFP-40G-SR4。
6.根据权利要求1所述的射频收发机级联***下的时间同步和频率同步方法，其特征在于，所述的次级由多个结构相同的次级串联构成，每个次级是由同步时钟发生器ICA和算法单元构成，算法单元的设备是由一个单片机STM32F101C6T6ATR和配套的外部电路构成，在单片机中实现算法的内容，AD9548是既含有数字锁相环功能，又可生成时钟信号的芯片，GPS生成的1PPS信号为第一信号，同步以太网时钟/光纤恢复时钟为第二信号，在级联***下、次级***的外同步信号与初级***中AD9548生成的1PPS信号为外同步第三信号；所述的第一耦合电容A是由第一电容C1、第二电容C2、第三电容C3组成，第一电容C1一端接GPS/1PPS信号端，另一端接AD9548同步时钟发生器ICA的信号输入端1，第二电容C2的一端接同步时钟信号，另一端接AD9548同步时钟发生器ICA的同步时钟信号输入端2， 第三电容C3的一端接恢复时钟信号，另一端接AD9548同步时钟发生器ICA的恢复时钟信号输入端3；第二耦合电容B是由第四电容C4、第五电容C5、第六电容C6组成，第六电容C6一端接GPS/1PPS信号端，另一端接单片机STM32F101C6T6ATR的信号输入端3，第五电容C5的一端接同步时钟信号，另一端接单片机STM32F101C6T6ATR的同步时钟信号输入端2， 第四电容C4的一端接恢复时钟信号，另一端接单片机STM32F101C6T6ATR的恢复时钟信号输入端1；
PC机的光口模块与***的光口模块通过光口进行数据传输，同时传递PC主站中以太网或者GPS的时间，作为时间输入之一，GPS模块接受卫星信号，生成相应的时间信息，作为***又一时间来源，在次级中，次级***接收初级FPGA串口发送过来的时间，作为次级***的时间来源之一，时间选优是针对三种时间的来源进行；同步以太网时钟/光纤恢复时钟根据传输过程中的不同的协议来选择不同的时钟，在级联***中的初级***中，GPS生成的1PPS信号和外部同步时钟在应用时是二选一，在次级***中，外部同步时钟的来源是初级***的AD9548生成的1PPS信号，AD9548生成的1PPS信号作为整个级联***的频率同步的信号。
CN202110192693.9A 2021-02-20 2021-02-20 一种射频收发机级联***下的时间同步和频率同步方法 Active CN113055149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110192693.9A CN113055149B (zh) 2021-02-20 2021-02-20 一种射频收发机级联***下的时间同步和频率同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110192693.9A CN113055149B (zh) 2021-02-20 2021-02-20 一种射频收发机级联***下的时间同步和频率同步方法

Publications (2)

Publication Number Publication Date
CN113055149A true CN113055149A (zh) 2021-06-29
CN113055149B CN113055149B (zh) 2022-09-06

Family

ID=76509304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110192693.9A Active CN113055149B (zh) 2021-02-20 2021-02-20 一种射频收发机级联***下的时间同步和频率同步方法

Country Status (1)

Country Link
CN (1) CN113055149B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713983A (zh) * 2024-02-05 2024-03-15 浙江华创视讯科技有限公司 时钟同步监测方法、装置、级联***和计算机设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613212B1 (en) * 2003-06-10 2009-11-03 Atrica Israel Ltd. Centralized clock synchronization for time division multiplexed traffic transported over Ethernet networks
CN101667010A (zh) * 2009-09-28 2010-03-10 浙江大学 Gps同步时钟载波电源
CN105376043A (zh) * 2015-11-04 2016-03-02 国网电力科学研究院武汉南瑞有限责任公司 一种双板卡***的时间同步方法
CN105429725A (zh) * 2015-11-17 2016-03-23 中南大学 一种基于sopc组网的亚微秒级时钟同步方法及***
CN105682215A (zh) * 2014-11-21 2016-06-15 中兴通讯股份有限公司 一种时钟同步方法、装置及级联基站***
CN107483137A (zh) * 2017-09-04 2017-12-15 西南电子技术研究所（中国电子科技集团公司第十研究所） 多站高精度时间频率同步方法
CN109495203A (zh) * 2018-12-28 2019-03-19 浙江赛思电子科技有限公司 一种ptp从钟的恢复***
CN110944019A (zh) * 2019-12-30 2020-03-31 嘉兴泰传光电有限公司 基于fpga的不同时间同步信号自选择输入装置
CN111162862A (zh) * 2019-12-31 2020-05-15 京信通信***（中国）有限公司 分布式多网元时钟传输***
CN111294135A (zh) * 2020-03-09 2020-06-16 山东超越数控电子股份有限公司 一种面向边缘云的多级时钟同步方法
CN111585680A (zh) * 2020-04-03 2020-08-25 马志成 一种高精度以太网时间同步装置
CN111954295A (zh) * 2017-12-19 2020-11-17 安科讯(福建)科技有限公司 考虑时间和精度的tdd-lte设备的同步保持方法及***
CN112054865A (zh) * 2019-06-05 2020-12-08 北京国盾量子信息技术有限公司 基于以太网的时间同步方法、同步***及量子密钥分发***

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613212B1 (en) * 2003-06-10 2009-11-03 Atrica Israel Ltd. Centralized clock synchronization for time division multiplexed traffic transported over Ethernet networks
CN101667010A (zh) * 2009-09-28 2010-03-10 浙江大学 Gps同步时钟载波电源
CN105682215A (zh) * 2014-11-21 2016-06-15 中兴通讯股份有限公司 一种时钟同步方法、装置及级联基站***
CN105376043A (zh) * 2015-11-04 2016-03-02 国网电力科学研究院武汉南瑞有限责任公司 一种双板卡***的时间同步方法
CN105429725A (zh) * 2015-11-17 2016-03-23 中南大学 一种基于sopc组网的亚微秒级时钟同步方法及***
CN107483137A (zh) * 2017-09-04 2017-12-15 西南电子技术研究所（中国电子科技集团公司第十研究所） 多站高精度时间频率同步方法
CN111954295A (zh) * 2017-12-19 2020-11-17 安科讯(福建)科技有限公司 考虑时间和精度的tdd-lte设备的同步保持方法及***
CN109495203A (zh) * 2018-12-28 2019-03-19 浙江赛思电子科技有限公司 一种ptp从钟的恢复***
CN112054865A (zh) * 2019-06-05 2020-12-08 北京国盾量子信息技术有限公司 基于以太网的时间同步方法、同步***及量子密钥分发***
CN110944019A (zh) * 2019-12-30 2020-03-31 嘉兴泰传光电有限公司 基于fpga的不同时间同步信号自选择输入装置
CN111162862A (zh) * 2019-12-31 2020-05-15 京信通信***（中国）有限公司 分布式多网元时钟传输***
CN111294135A (zh) * 2020-03-09 2020-06-16 山东超越数控电子股份有限公司 一种面向边缘云的多级时钟同步方法
CN111585680A (zh) * 2020-04-03 2020-08-25 马志成 一种高精度以太网时间同步装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭振坤: "GPS高精度时间/频率同步设备设计和实现", 《全球定位***》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713983A (zh) * 2024-02-05 2024-03-15 浙江华创视讯科技有限公司 时钟同步监测方法、装置、级联***和计算机设备
CN117713983B (zh) * 2024-02-05 2024-05-07 浙江华创视讯科技有限公司 时钟同步监测方法、装置、级联***和计算机设备

Also Published As

Publication number Publication date
CN113055149B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US5369784A (en) Radio communications system using multiple simultaneously transmitting transceivers
CN102237941B (zh) 时间同步***及方法
US7890788B2 (en) Clock data recovery and synchronization in interconnected devices
CN101431795B (zh) 时间同步方法和装置
CN102983927B (zh) 一种基于ieee 1588协议的主从时钟对时的时间补偿方法
US20060067451A1 (en) Providing global positioning system timing signals to remote cellular base stations
EP2443749B1 (en) System and method for selecting optimum local oscillator discipline source
CN113055117A (zh) 一种无线分布式网络的时钟同步装置及方法
JP2004328751A (ja) 基地局装置のための衛星クロック同期システム及びそれを利用した基地局システムの衛星クロック同期化方法
CN102769908A (zh) 一种应用于电力***保护测试设备的时间同步装置与方法
Dongare et al. Pulsar: A wireless propagation-aware clock synchronization platform
CN113055149B (zh) 一种射频收发机级联***下的时间同步和频率同步方法
CN102498671B (zh) 用于减少延缓持续时间的***和方法
CN105634641A (zh) 基于交换架构可级联网络通信的精确校时***及方法
CN116155430A (zh) 一种光纤双向信号传输时延误差消除方法及时频***
CN114629584A (zh) 网络设备的软件控制时钟同步
CN106162856A (zh) 一种无线AdHoc网络中的节点同步方法
Wobschall et al. Synchronization of wireless sensor networks using a modified IEEE 1588 protocol
CN113608428B (zh) 一种多星星间秒脉冲和时钟同步的实现方法
CN112969229B (zh) 一种时钟校正方法、装置以及网络设备
EP2228926A1 (en) Method for synchronizing clocks by seperated transmissions of first and second data via at least one timing distribution protocol, and associated system and module
CN102201906A (zh) 一种时钟信号处理方法及其设备
CN111355551A (zh) 一种适用于半稳态链路的网络时钟同步方法及装置
CN107888315A (zh) 一种时间同步方法
CN110852026B (zh) 一种fpga及其时序收敛方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 450001 Ximei building, No. 6, Changchun Road, high tech Industrial Development Zone, Zhengzhou City, Henan Province

Applicant after: Zhengzhou Zhongke integrated circuit and System Application Research Institute

Address before: 450001 Zhimei building, no.6, Changchun Road, high tech Industrial Development Zone, Zhengzhou City, Henan Province

Applicant before: Zhengzhou Zhongke integrated circuit and Information System Industry Innovation Research Institute

GR01 Patent grant
GR01 Patent grant