CN113055113A - 时钟时间同步方法、装置、设备和存储介质 - Google Patents
时钟时间同步方法、装置、设备和存储介质 Download PDFInfo
- Publication number
- CN113055113A CN113055113A CN201911371412.5A CN201911371412A CN113055113A CN 113055113 A CN113055113 A CN 113055113A CN 201911371412 A CN201911371412 A CN 201911371412A CN 113055113 A CN113055113 A CN 113055113A
- Authority
- CN
- China
- Prior art keywords
- time
- signal
- slave
- master
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000005540 biological transmission Effects 0.000 claims abstract description 46
- 230000003287 optical effect Effects 0.000 claims description 80
- 238000012544 monitoring process Methods 0.000 claims description 70
- 238000012545 processing Methods 0.000 claims description 37
- 238000004590 computer program Methods 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 230000035772 mutation Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 206010009944 Colon cancer Diseases 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提出了一种时钟时间同步方法、装置、设备和存储介质,其中,该方法包括:向从节点内的信号收发端口发送时延确定信号;从所述从节点获取时延反馈信号;根据所述时延反馈信号和所述时延确定信号确定主从时间差;将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。本申请实施例的技术方案,通过时延确定信号和时延反馈信号确定出主节点和从节点之间信号的主从时间差,根据主从时间差补偿时钟时间,提高了时钟时间同步的精确度,降低非对称传输路径导致的时间误差,可提高业务的稳定性。
Description
技术领域
本申请涉及有线通信网络,具体涉及一种时钟时间同步方法、装置、***和存储介质。
背景技术
通信网络中现有时钟时间的同步方法主要基于PTP1588技术,相连接的两个节点一个作为主节点,一个作为从节点,正常情况下,从节点同步主节点的时钟,节点间等同使用同一时钟,主从节点通过1588报文进行通信以收发数据包而实现节点间的时钟时间同步,这种时钟时间同步方式1588报文在主节点和从节点内部传输时存在时间消耗,进行时钟时间同步时主从节点存在时间差,时钟时间的精度较差,节点状态变化时容易发生同步时间突变,对业务产生影响。
发明内容
本申请提供了一种时钟时间同步方法、装置、设备和存储介质。
本申请实施例提供了一种时钟时间同步方法,应用于主节点,包括:
向从节点内的信号收发端口发送时延确定信号;从所述从节点获取时延反馈信号;根据所述时延反馈信号和所述时延确定信号确定主从时间差;将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
本申请实施例提供了一种时钟时间同步方法,应用于从节点,包括:
从主节点内的信号收发端口接收时延确定信号;向所述主节点发送时延反馈信号;接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
本申请实施例提供了一种时钟时间同步装置,应用于主节点,包括:
信息发送模块,用于向从节点内的信号收发端口发送时延确定信号;信号接收模块,用于从所述从节点获取时延反馈信号;时延确定模块,用于根据所述时延反馈信号和所述时延确定信号确定主从时间差;时钟同步模块,用于将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
本申请实施例提供了一种时钟时间同步装置,应用于从节点,包括:
信号接收模块,用于从主节点内的信号收发端口接收时延确定信号;信号反馈模块,用于向所述主节点发送时延反馈信号;时钟同步模块,用于接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
本申请实施例提供了一种设备,包括:
一个或多个处理器;存储器,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如本申请实施例中任一所述的时钟时间同步方法。
本申请实施例提供了一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如本申请实施例中任一所述的时钟时间同步方法。
本申请实施例的技术方案,通过向从节点发送时延确定信号,获取从节点的时延反馈信号确定出主节点与从节点之间的时间偏差,根据时间偏差与从节点进行时间同步,减小了内部传输时存在时间消耗导致的时间误差,可以提高主节点和从节点同步时钟时间的精确度,解决了节点状态改变带来的时间突变问题,降低业务影响。
关于本申请的以上实施例和其他方面以及其实现方式,在附图说明、具体实施方式和权利要求中提供更多说明。
附图说明
图1是本申请实施例提供的一种时钟时间同步方法的流程图;
图2是本申请实施例提供的一种网元的拓扑结构图;
图3是本申请实施例提供的一种时钟时间同步方法的流程图;
图4是本申请实施例提供的一种主节点的结构示意图;
图5是本申请实施例提供的一种时钟时间同步方法的示例图;
图6是本申请实施例提供的一种时钟时间同步方法的流程图;
图7是本申请实施例提供的一种时钟时间同步方法的流程图;
图8是本申请实施例提供的一种时钟时间同步装置的结构示意图;
图9是本申请实施例提供的一种时钟时间同步装置的结构示意图;
图10是本申请实施例提供的一种设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白,下文中将结合附图对本申请的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
图1是本申请实施例提供的一种时钟时间同步方法的流程图,本申请实施例可以适用于通信网络中同步网元时钟时间的情况,该方法可以由本申请实施例中的时钟时间同步装置来执行,该装置可以通过软件和/或硬件的方式实现,并一般可以集成在网元设备的主节点中,参见图1,本申请实施例的时钟时间同步方法包括:
步骤101、向从节点内的信号收发端口发送时延确定信号。
其中,主节点可以是进行时钟同步时发送时钟时间的网元节点,从节点可以是进行时钟同步时接收时钟时间的网元节点,主节点和从节点可以通过有线或者无线的方式进行连接。图2是本申请实施例提供的一种网元的拓扑结构图,参见图2,当网元A将时钟时间发送给网元B进行时钟同步时,网元A可以为主节点,网元B可以为从节点;当网元B将时钟时间发送给网元C进行时钟同步时,此时网元B可以为主节点,网元C可以为从节点。
具体的,信息收发端口可以是从节点内接收信号的端口,具体可以是网元中接口板上的光监控端口,主节点可以向从节点的信号收发端口发送时延确定信号以获取到主节点和从节点节点内部的的时间误差,其中,时延确定信号可以是主节点和从节点之间传输的业务信号,具体可以是GE光信号或者10GE信号等,时延确定信号可以在主节点和从节点之间进行传递,可以用于确定主节点和从节点等网元内部的时间误差。
步骤102、从所述从节点获取时延反馈信号。
其中,时延反馈信号可以是从节点到主节点的发送的业务信号,具体可以是GE光信号或者10GE信号等,时延反馈信号内可以包括自定义编码的TOD信息,TOD信息可以由时延确定信号的发送时间和接收时间以及时延反馈信息的发送时间和接收时间构成,时延反馈信号可以包括时延确定信息在从节点处的接收时间和时延反馈信号在从节点处的发送时间。
在本申请实施例中,可以获取从节点发送的时延反馈信号,具体可以对从节点的接口板内的光监控端口进行监听,获取到从节点发送的时延反馈信号。
步骤103、根据所述时延反馈信号和所述时延确定信号确定主从时间差。
其中,主从时间差可以是主节点与从节点时钟的误差时间,主从时间差可以是主节点和从节点由于在网元节点内部传输处理导致的时间偏差。
具体的,可以根据时延反馈信号和时延确定信号接收时间和发送时间确定出报文分别在主节点内部消耗的时间和从节点内部消耗的时间,使得主从节点在进行时钟同步时减少内部时间消耗导致的时间偏差。可以解析时延确定信号,获取时延确定信号中主节点报文发送时间和报文接收时间,可以解析时延反馈信号,获取到从节点中报文发送时间和报文接收时间,可以通过主节点和从节点的报文发送时间和报文接收时间确定出中主节点发送报文和接收报文的内部时间偏差以及从节点发送报文和接收报文的内部时间偏差,通过上述偏差确定出主节点时钟时间与从节点时钟时间的主从时间差。
步骤104、将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
具体的,主节点可以将主从时间差发送给从节点,从节点可以根据主从时间差对从节点本地的时钟时间进行补偿,例如,可以将从节点本地时钟的时间加上主从时间差作为新的时间,也可以由主节点在进行时钟同步时,对同步的时钟时间进行补偿,从节点可以将获取到的时钟时间作为从节点的时钟时间。
本申请实施例的技术方案,通过向从节点发送时延确定信号,以及获取从节点的时延反馈信号,通过时延确定信号和时延反馈信息确定出主节点和从节点之间的主从时间差,根据主从时间差进行时钟同步,减小了内部传输时存在时间消耗导致的时间误差,提高了时钟时间的精确度,可解决节点状态改变带来的时间突变问题,增强了业务的稳定性。
图3是本申请实施例提供的一种时钟时间同步方法的流程图,为进一步提高时钟时间的精度,本申请实施例中主节点以接口板处的时钟为标准确定数据的主从时间差,参见图3,本申请实施例的时钟时间同步方法包括:
步骤201、根据获取到所述从节点的单板编号和端口编号确定信号收发端口。
其中,从节点中可以包括接口板、主控板和业务板,单板编号可以标识接口板、主控板和业务板的信息,接口板上可以包括一个或多个光监控端口,端口编号可以标识不同的光监控端口。
具体的,可以预先通过单板编号和端口编号的方式确定从节点中一个光监控端口,可以将该端口作为主节点和从节点进行主从时间差确定的接入点。示例性的,可以自动或者人为的在光监控端口中设置端口状态标记,当光监控端口中端口状态标记为1时,可以标识该光监控端口属于主节点,当光监控端口中端口状态标记为0时,可以标识该光监控端口属于从节点。
步骤202、将所述时延确定信号从接口板光监控端口发送到所述信号收发端口。
其中,接口板光监控端口可以是主节点内发送时延确定信号的端口。
在本申请实施例中,主节点可以从接口板光端口与预先确定的信号收发端口建立连接,可以将时延确定信号通过接口光监控端口发送到收发端口。进一步的,图4是本申请实施例提供的一种主节点的结构示意图,参见图4,由于时延确定信号在主控中生成,而时延确定信号又在主节点内的接口板光监控端口发送,为了减小主从时间差的误差,可以在接口板光监控端口为时延确定信号增加时间戳,时间戳的时间可以是接口板内FPGA的时间。
步骤203、确定所述时延确定信号在所述接口板光监控端口的第一发送时间。
其中,第一发送时间可以是时延确定信号从主节点的接口板光监控端口发送的时间,第一发送时间可以添加到时延确定信号中发送,第一发送时间也可以存储在主节点内。
具体的,时延确定信号在接口板光监控端口发送时,可以生成该时延确定信号的时间戳,可以将该时间戳对应的时间作为延时确定信号的第一发送时间。示例性的,图4是本申请实施例提供的一种主节点的结构示意图,参见图4,由于时延确定信号在主控中生成,而时延确定信号又在主节点内的接口板光监控端口发送,为了减小主从时间差的误差,可以在接口板光监控端口为时延确定信号增加时间戳,时间戳的时间可以是接口板内FPGA的时间。
一种实施方式中,所述确定所述时延确定信号在所述接口板光监控端口的第一发送时间,包括:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第一进入时钟相位;获取所述时延确定信号从所述信号处理装置输出的第一输出时钟相位;将所述第一输出时钟相位和所述第一进入时钟相位的相位差作为所述时延确定信号的第一发送补偿时间,根据所述接口板光监控端口的端口时钟和所述第一发送补偿时间确定第一发送时间。
在本发明实施例中,由于网元内部中需要对接收到的时延确定信号进行处理,只有在处理后才能获取到报文准确的接收时间,因此需要对处理时延确定信号的时间进行补偿以提高时钟的精确度,其中,信号处理装置具体可以是serdes,可以记录时延确定信号进入信号处理装置时主节点的***时钟的相位作为第一进入时钟相位,可以记录时延确定信号从信号处理装置输出的***时钟的相位作为第一输出时钟相位,可以计算第一输出时钟相位与第一进入时钟相位的相位差,可以将该相位差对应的时间长度作为处理时延确定信号的第一发送补偿时间,可以在主节点获取到第一发送时间的基础上加上第一发送补偿时间,可以主节点中发送时延确定信号的真正发送时间。
步骤204、通过接口板光监控端口接收所述从节点所述信号收发端口发送的所述时延反馈信号。
在本申请实施例中,主节点的接口板光监控端口可以对从节点的收发端口进行监听,当从节点将时延反馈信号从收发端口发送时,可以获取到该收发端口内的时延反馈信号,时延反馈信号中可以包括从节点接收到时延确定信息的时间。
步骤205、确定所述时延反馈信号在所述接口板光监控端口的第二接收时间。
其中,第二接收时间可以是主节点接收时延反馈信号的时间,可以由接口板内FPGA确定。
具体的,主节点在接受到时延反馈信号时,可以生成时间戳用于标识时延反馈信号的第二接收时间,时间戳的确定可以由主节点接口板内的FPGA执行。进一步的,由于时延反馈信号在经过光监控端口的信号处理装置后才能确定报文接收时间,可以通过时延反馈信号从信号处理装置中进入和输出的时钟相位差确定出处理时间,可以在第二接收时间的基础上减去处理时间,可以得到主节点接收时延反馈信号的真实的第二接收时间。
步骤206、获取主节点内所述时延确定信号的第一发送时间和所述时延反馈信号的第二接收时间。
具体的,第一发送时间和第二接收时间可以存储在主节点内,例如,可以存储在接口板的FPGA内,在确定主从时间差时,可以将第一发送时间和第二接收时间由接口板发送给主节点的主控。
步骤207、解析所述时延反馈信号获取到所述时延确定信号的第一接收时间和所述时延反馈信号的第二发送时间。
具体的,时延反馈信息内可以包括从节点接收到时延确定信号的第一接收时间以及第二发送时间,可以理解的是,第一接收时间和第二发送时间可以是从节点内接口板光监控端口处的时间。
步骤208、根据所述第一发送时间、所述第一接收时间、所述第二发送时间和所述第二接收时间确定主从时间差。
具体的,可以将第一接收时间与第一发送时间的差值作为时延确定信号的传输时间,可以将第二接收时间与第二发送时间的差值作为时延反馈信号的传输时间,在本发明实施例中可以不考虑主节点和从节点之间报文的传输时间误差,例如可以使用单纤双向传输的方式保证主节点和从节点数据传输时间相同,可以将时延确定信号的传输时间与时延反馈信号的传输时间的平均值作为主从时间差。
步骤209、将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
一种实施方式中,将所述主从时间差封装为预设格式的传输信号;将所述传输信号发送到所述从节点,以使所述从节点根据所述主从时间差同步时钟时间。
具体的,可以将主从时间差按照预设的格式进行封装,例如,可以封装为TOD信息,每个TOD信息可以包括4个时间信息,可以分别是第一发送时间、第一接收时间、第二发送时间和第二接收时间,每个时间信息为10个字节,2个CRC,8字节保留信息。可以每秒发送1000次或更高频率的TOD信息使得主节点和从节点及时获取到网元内部的时间误差,使得从节点可以根据主从时间差实现主节点和从节点的精确时间同步。本申请实施例的技术方案,通过获取到从节点的单板编号和端口编号确定信号收发端口,将时延确定信号从接收板光监控端口发送到信息收发端口,确定时延确定信号在接口板光监控端口的第一发送时间,确定时延反馈信号在所述接口板光监控端的第二接收时间,解析时延反馈信号获取到时延确定信号的第一接收时间和所述时延反馈信号的第二发送时间,根据第一发送时间、第一接收时间、第二发送时间和第二接收时间确定主从时间差,将主从时间差发送给从节点,并根据主从时间差与从节点进行时钟时间同步,实现了时钟时间的精准同步,降低传输路径不对称引起的误差,提高了业务的稳定性。
示例性的,图5是本申请实施例提供的一种时钟时间同步方法的示例图,参见图5,时延反馈信号具体可以为GE信号0,可以对接口板光监控端口恢复处理出来的GE信号0进行改造,增加自定义编码的TOD信号1,可以周期性向发送TOD信号,可以每秒发送1000次或更高频率的TOD信息,每个TOD信息可以包括4个时间信息,可以分别是时延确定信号的发送时间和接收时间以及时延反馈信号的发送时间和接收时间,每个时间信息为10个字节,2个CRC,8字节保留信息,在图5中标号5处产生自定义编码的TOD信息。可以针对GE信号引入serdes管脚,参考时钟2可以使用250M***时钟,FPGA的serdes可以对接入的GE信号0提取出125M CDR时钟并分频送给SEC芯片作为可能的时钟源4,同时测量出250M***时钟2和125M CDR时钟4的相位差(时钟沿的相位差△p),同时FPGA内部测量***时钟2和发送的GE信号的边沿的相位关系,同时测量出serdes输入管脚5的GE信号0到接收的内部GE信号6的延迟,测量出发送的GE信号8到serdes输出管脚的GE信号7的延迟,这些延迟属于变化值,通过测量出变化值可以将这部分的变化值补偿掉。对于使用serdes采样,可以使用250M***时钟作为serdes参考时钟,125M信号当做被采样信号处理,这样serdes rx的数据是250MRX_GE_CLK时钟加上32bit宽度的数据,注意这里的250M时钟RX_GE_CLK和250M***时钟同步但不同相,RX_GE_CLK可以是由FPGA内部提供的,根据RX_GE_CLK和32bit的数据通过算法可以得到一个normal信号和一个数据GE_RX_DATA表示采样得到的GE信号,同时产生一个RX_GE_OFFSET信号表示GE信号的实际位置相对于RX_GE_CLK的上升沿的偏差值。RX_GE_CLK加normal信号得到125M时钟等于GE的恢复时钟。逻辑计算出RX_GE_CLK和250M***时钟的相位差,同时再根据RX_GE_OFFSET就可以计算出GE信号和250M***时钟的相位差。
图6是本申请实施例提供的一种时钟时间同步方法的流程图,本申请实施例可以适用于通信网络中同步网元时钟时间的情况,该方法可以由本申请实施例中的时钟时间同步装置来执行,该装置可以通过软件和/或硬件的方式实现,并一般可以集成在网元设备的从节点中,参见图6,本申请实施例的时钟时间同步方法包括:
步骤301、从主节点内的信号收发端口接收时延确定信号。
其中,信号收发端口可以是主节点接口板内的光监控端口,可以通过单板编号和端口编号的方式预先与从节点进行标识,当从节点与主节点进行信号收发时,可以通过预先标识的信号收发端口进行。
具体的,从节点可以对信号收发端口进行监听,获取主节点通过信号收发端口发送的时延确定信号,其中,时延确定信号可以用于确定主节点与从节点之间的通信延迟。
步骤302、向所述主节点发送时延反馈信号。
本申请实施例中,从节点还可以向主节点发送时延反馈信号,可以用于确定从节点到主节点的传输时间,可以理解的是,从节点可以在接收到主节点发送的时延确定信号后,将时延反馈信号发送到主节点,时延反馈信号内可以包括从节点发送时延反馈信号的时间。
步骤303、接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
具体的,从节点可以接收主节点根据时延确定信号和时延反馈信号主从时间差,由于网元节点内部处理信号消耗时间,同步的时钟时间和真正的时钟时间存在偏差,可以通过时延确定信号和时延反馈信号分别确定出信号由主节点和从节点的内部处理信号的时间误差,内部时间的偏差导致主从节点存在时间差,可以通过时延确定信号和时延反馈信号确定出主从时间差,具体可以通过主节点确定出的主从时间差进行时钟同步,可以在主节点发送来的时钟时间的基础上再根据主从时间差进行补充,例如,在时钟时间加上或者减去主从时间差作为从节点的时钟时间。
本申请实施例的技术方案,通过从主节点的信号收发端口接收时延确定信号,向主节点发送时延反馈信号,接收所述主节点根据时延确定信号和时延反馈信号确定的主从时间差,并根据主从时间差与主节点进行时钟同步,实现了主节点和从节点时钟时间的高精度同步,减少了内部传输时存在时间消耗导致的误差,可增强了业务的稳定性。
图7是本申请实施例提供的一种时钟时间同步方法的流程图,对确定主从时间差的时钟时间进行了具体化,参见图7,本申请实施例的时钟时间同步方法包括:
步骤401、获取所述主节点的单板编号和端口编号。
具体的,可以预先通过单板编号和端口编号的方式确定主节点中一个光监控端口,可以将该端口作为主节点和从节点进行主从时间差确定的接入点。
步骤402、将所述主节点内所述单板编号和所述端口编号对应的光监控端口作为信号收发端口。
具体的,可以根据单板编号查找主节点内对应的接口板,可以根据端口编号在查找到的接口板中确定对应的光监控端口,可以将该光监控端口作为主节点内与从节点进行信号传输的信号收发端口,从节点可以对该信号收发端口进行监测以获取通信信号。
步骤403、接收所述信号收发端口发送的所述时延确定信号。
在本申请实施例中,从节点可以对主节点内接口板上的信号收发端口进行监听,获取到主节点发送的时延确定信号,其中,时延确定信号可以包括从主节点中光监控端口发送的时间。
步骤404、确定从节点的接口板光监控端口接收所述时延确定信号的第一接收时间。
具体的,从节点的接口板光监控端口可以接收主节点发送的时延确定信号,从节点在接收到时延确定信号时,可以根据从节点接口板处的时钟确定出第一接收时间,其中,第一接收时间可以是从节点接收到时延确定信号的时间,通过以接口板处时钟时间作为第一接收时间,可以进一步提高主节点和从节点时钟时间同步的准确性。
一种实施方式中,所述确定从节点的接口板光监控端口接收所述时延确定信号的第一接收时间,包括:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第二进入时钟相位;获取所述时延确定信号从所述信号处理装置输出的第二输出时钟相位;将所述第二输出时钟相位和所述第二进入时钟相位的相位差作为所述时延确定信号的第一接收补偿时间,根据所述接口板光监控端口的端口时钟和所述第一接收补偿时间确定第一接收时间。
在本发明实施例中,由于网元内部中需要对接收到的时延确定信号进行处理,只有在处理后才能获取到报文准确的接收时间,因此需要对处理时延确定信号的时间进行补偿以提高时钟的精确度,其中,信号处理装置具体可以是serdes,可以记录时延确定信号进入信号处理装置时从节点的***时钟的相位作为第二进入时钟相位,可以记录时延确定信号从信号处理装置输出的***时钟的相位作为第二输出时钟相位,可以计算第二输出时钟相位与第二进入时钟相位的相位差,可以将该相位差对应的时间长度作为从节点处理时延确定信号的第一接收补偿时间,可以在主节点获取到第一接收时间的基础上减去第一接收补偿时间,可以从节点中接收时延确定信号的真正接收时间。
步骤405、将所述时延反馈信号从接口板光监控端口发送到所述信号收发端口。
具体的,时延反馈信号可以是确定从节点到主节点信号传输时间的信号,时延反馈信号可以由从节点的接口板光监控端口发送到主节点,主节点可以通过信号收发端口接收到时延反馈信号。
步骤406、确定所述时延反馈信号在所述接口板光监控端口的第二发送时间。
在本申请实施例中,从节点在发送时延反馈信号时,可以确定出接口板光监控端口的第二发送时间,第二发送时间可以具体是从节点接口板出的时钟时间。进一步的,第二发送时间可以以时间戳信息的形式添加到时延反馈信号中一并发送,还可以将第二发送时间单独发送到主节点内。
进一步的,由于时延反馈信号在经过光监控端口的信号处理装置后才能被从节点,确定的时延反馈信号发送时间要早于从节点中发送时延反馈信号的时间,可以通过时延反馈信号从信号处理装置中进入和输出的时钟相位差确定出处理时间,可以在第二发送时间的基础上加上处理时间,可以得到从节点发送时延反馈信号的真实时间。
步骤407、接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
具体的,从节点可以接收主节点根据时延确定信号和时延反馈信号主从时间差,由于主节点和从节点之间通信传输存在不对称的问题,可以通过时延确定信号和时延反馈信号分别确定出信号由主节点到从节点的通信延迟和信号由从节点到主节点的通信延迟,可以在主节点处通过两个方向的通信延迟确定出主从时间差,从节点在根据主节点的时钟时间进行同步时,可以在主节点发送来的时钟时间的基础上再根据主从时间差进行补偿。
本申请实施例的技术方案,通过获取主节点的单板编号和端口编号,根据单板编号和端口编号确定主节点内光监控端口作为信号收发端口,接收信号收发端口发送的时延确定信号,并确定接收该时延确定信号的第一接收时间,将时延反馈信号发送到主节点,并确定发送该时延反馈信号的第二发送时间,接收主节点根据时延确定信号和时延反馈信号确定的主从时间差,并根据该主从时间差进行时钟时间同步,实现了主节点和从节点的时钟时间的高精度同步,减少网元内部信号处理和传输导致的时间误差,可提高了业务的稳定性。
图8是本申请实施例提供的一种时钟时间同步装置的结构示意图,本申请实施例可以适用于网元时钟时间同步的情况,可执行本申请任意实施例提供的时钟时间同步方法,具备执行方法相应的功能模块和有益效果。该装置可以由软件和/或硬件实现,可以集成在网元的主节点中,参见图8,本申请实施例的装置具体包括:信息发送模块501、信号接收模块502、时延确定模块503和时钟同步模块504。
信息发送模块501,用于向从节点内的信号收发端口发送时延确定信号。
信号接收模块502,用于从所述从节点获取时延反馈信号。
时延确定模块503,用于根据所述时延反馈信号和所述时延确定信号确定主从时间差。
时钟同步模块504,用于将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
本申请实施例的技术方案,通过信息发送模块向从节点发送时延确定信号,信号接收模块获取从节点的时延反馈信号,时延确定模块通过时延确定信号和时延反馈信息确定出主节点和从节点之间的主从时间差,时钟同步模块根据主从时间差进行时间同步,减少了主节点内部由于时间不确定导致的时间差,提高了时钟时间的精确度,可解决节点状态改变带来的时间突变问题,增强了业务的稳定性。
一种实施方式中,本申请实施例的装置还包括:
端口确定模块,用于根据获取到所述从节点的单板编号和端口编号确定信号收发端口。
一种实施方式中,信息发送模块501包括:
信号发送单元,用于将所述时延确定信号从接口板光监控端口发送到所述信号收发端口。
发送时间单元,用于确定所述时延确定信号在所述接口板光监控端口的第一发送时间。
一种实施方式中,发送时间单元具体用于:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第一进入时钟相位;获取所述时延确定信号从所述信号处理装置输出的第一输出时钟相位;将所述第一输出时钟相位和所述第一进入时钟相位的相位差作为所述时延确定信号的第一发送补偿时间,根据所述接口板光监控端口的端口时钟和所述第一发送补偿时间确定第一发送时间。
一种实施方式中,信号接收模块502包括:
信号接收单元,用于通过接口板光监控端口接收所述从节点所述信号收发端口发送的所述时延反馈信号。
接收时间单元,用于确定所述时延反馈信号在所述接口板光监控端口的第二接收时间。
一种实施方式中,时延确定模块503包括:
时间获取单元,用于获取主节点内所述时延确定信号的第一发送时间和所述时延反馈信号的第二接收时间。
信号解析单元,用于解析所述时延反馈信号获取到所述时延确定信号的第一接收时间和所述时延反馈信号的第二发送时间。
主从时间差单元,用于根据所述第一发送时间、所述第一接收时间、所述第二发送时间和所述第二接收时间确定主从时间差。
一种实施方式中,时钟同步模块504包括:
信号封装单元,用于将所述主从时间差封装为预设格式的传输信号。
信号发送单元,用于将所述传输信号发送到所述从节点,以使所述从节点根据所述主从时间差同步时钟时间。
图9是本申请实施例提供的一种时钟时间同步装置的结构示意图,本申请实施例可以适用于网元时钟时间同步的情况,可执行本申请任意实施例提供的时钟时间同步方法,具备执行方法相应的功能模块和有益效果。该装置可以由软件和/或硬件实现,可以集成在网元的从节点中,参见图9,本申请实施例的装置具体包括:信号接收模块601、信号反馈模块602和时钟同步模块603。
信号接收模块601,用于从主节点内的信号收发端口接收时延确定信号。
信号反馈模块602,用于向所述主节点发送时延反馈信号。
时钟同步模块603,用于接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
本申请实施例的技术方案,信号接收模块通过从主节点的信号收发端口接收时延确定信号,信号反馈模块向主节点发送时延反馈信号,时钟同步模块接收所述主节点根据时延确定信号和时延反馈信号确定的主从时间差,并根据主从时间差与主节点进行时钟同步,实现了主节点和从节点时钟时间的高精度同步,减少内部传输时间消耗带来的误差,可增强了业务的稳定性。
一种实施方式中,本申请实施例提供的装置还包括:端口确定模块,具体用于:获取所述主节点的单板编号和端口编号;将所述主节点内所述单板编号和所述端口编号对应的光监控端口作为信号收发端口。
一种实施方式中,信号接收模块601包括:
延迟信号单元,用于接收所述信号收发端口发送的所述时延确定信号。
延迟时间单元,用于确定从节点的接口板光监控端口接收所述时延确定信号的第一接收时间。
一种实施方式中,延迟时间单元具体用于:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第二进入时钟相位;获取所述时延确定信号从所述信号处理装置输出的第二输出时钟相位;将所述第二输出时钟相位和所述第二进入时钟相位的相位差作为所述时延确定信号的第一接收补偿时间,根据所述接口板光监控端口的端口时钟和所述第一接收补偿时间确定第一接收时间。
一种实施方式中,信号反馈模块602包括:
反馈信号单元,用于将所述时延反馈信号从接口板光监控端口发送到所述信号收发端口。
反馈时间单元,用于确定所述时延反馈信号在所述接口板光监控端口的第二发送时间。
一种实施方式中,时钟同步模块603包括:
信号接收单元,用于接收所述主节点发送的预设格式的传输信号。
信号提取单元,用于提取所述传输信号中的主从时间差。
时钟同步单元,用于根据所述主从时间差对从节点的本地时钟时间进行同步。
图10是本申请实施例提供的一种设备的结构示意图,如图10所示,该设备包括处理器50、存储器51、输入装置52和输出装置53;设备中处理器50的数量可以是一个或多个,图10中以一个处理器50为例;设备处理器50、存储器51、输入装置52和输出装置53可以通过总线或其他方式连接,图10中以通过总线连接为例。
存储器51作为一种计算机可读存储介质,可用于存储软件程序、计算机可执行程序以及模块,如本申请实施例中的时钟时间同步装置对应的模块(信息发送模块501、信号接收模块502、时延确定模块503和时钟同步模块504,或者信号接收模块601、信号反馈模块602和时钟同步模块603)。处理器50通过运行存储在存储器51中的软件程序、指令以及模块,从而执行设备的各种功能应用以及数据处理,即实现上述的时钟时间同步方法。
存储器51可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需的应用程序;存储数据区可存储根据终端的使用所创建的数据等。此外,存储器51可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储器51可进一步包括相对于处理器50远程设置的存储器,这些远程存储器可以通过网络连接至设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置52可用于接收输入的数字或字符信息,以及产生与设备的用户设置以及功能控制有关的键信号输入。输出装置53可包括显示屏等显示设备。
本申请实施例还提供一种包含计算机可执行指令的存储介质,所述计算机可执行指令在由计算机处理器执行时用于执行一种时钟时间同步方法,该方法包括:
向从节点内的信号收发端口发送时延确定信号;
从所述从节点获取时延反馈信号;
根据所述时延反馈信号和所述时延确定信号确定主从时间差;
将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
或者,
从主节点内的信号收发端口接收时延确定信号;
向所述主节点发送时延反馈信号;
接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
当然,本申请实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的时钟时间同步方法中的相关操作。
通过以上关于实施方式的描述,所属领域的技术人员可以清楚地了解到,本发明可借助软件及必需的通用硬件来实现,当然也可以通过硬件实现,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述的方法。
值得注意的是,上述时钟时间同步装置的实施例中,所包括的各个单元和模块只是按照功能逻辑进行划分的,但并不局限于上述的划分,只要能够实现相应的功能即可;另外,各功能单元的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。
以上所述,仅为本申请的示例性实施例而已,并非用于限定本申请的保护范围。
本领域内的技术人员应明白,术语用户终端涵盖任何适合类型的无线用户设备,例如移动电话、便携数据处理装置、便携网络浏览器或车载移动台。
一般来说,本申请的多种实施例可以在硬件或专用电路、软件、逻辑或其任何组合中实现。例如,一些方面可以被实现在硬件中,而其它方面可以被实现在可以被控制器、微处理器或其它计算装置执行的固件或软件中,尽管本申请不限于此。
本申请的实施例可以通过移动装置的数据处理器执行计算机程序指令来实现,例如在处理器实体中,或者通过硬件,或者通过软件和硬件的组合。计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码。
本申请附图中的任何逻辑流程的框图可以表示程序步骤,或者可以表示相互连接的逻辑电路、模块和功能,或者可以表示程序步骤与逻辑电路、模块和功能的组合。计算机程序可以存储在存储器上。存储器可以具有任何适合于本地技术环境的类型并且可以使用任何适合的数据存储技术实现,例如但不限于只读存储器(ROM)、随机访问存储器(RAM)、光存储器装置和***(数码多功能光碟DVD或CD光盘)等。计算机可读介质可以包括非瞬时性存储介质。数据处理器可以是任何适合于本地技术环境的类型,例如但不限于通用计算机、专用计算机、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑器件(FGPA)以及基于多核处理器架构的处理器。
通过示范性和非限制性的示例,上文已提供了对本申请的示范实施例的详细描述。但结合附图和权利要求来考虑,对以上实施例的多种修改和调整对本领域技术人员来说是显而易见的,但不偏离本发明的范围。因此,本发明的恰当范围将根据权利要求确定。
Claims (17)
1.一种时钟时间同步方法,其特征在于,应用于主节点,包括:
向从节点内的信号收发端口发送时延确定信号;
从所述从节点获取时延反馈信号;
根据所述时延反馈信号和所述时延确定信号确定主从时间差;
将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
2.根据权利要求1所述的方法,其特征在于,还包括:
根据获取到所述从节点的单板编号和端口编号确定信号收发端口。
3.根据权利要求1所述的方法,其特征在于,所述向从节点内的信号收发端口发送时延确定信号,包括:
将所述时延确定信号从接口板光监控端口发送到所述信号收发端口;
确定所述时延确定信号在所述接口板光监控端口的第一发送时间。
4.根据权利要求3所述的方法,其特征在于,所述确定所述时延确定信号在所述接口板光监控端口的第一发送时间,包括:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第一进入时钟相位;
获取所述时延确定信号从所述信号处理装置输出的第一输出时钟相位;
将所述第一输出时钟相位和所述第一进入时钟相位的相位差作为所述时延确定信号的第一发送补偿时间,根据所述接口板光监控端口的端口时钟和所述第一发送补偿时间确定第一发送时间。
5.根据权利要求1所述的方法,其特征在于,所述从所述从节点获取时延反馈信号,包括:
通过接口板光监控端口接收所述从节点所述信号收发端口发送的所述时延反馈信号;
确定所述时延反馈信号在所述接口板光监控端口的第二接收时间。
6.根据权利要求1所述的方法,其特征在于,所述根据所述时延反馈信号和所述时延确定信号确定主从时间差,包括:
获取主节点内所述时延确定信号的第一发送时间和所述时延反馈信号的第二接收时间;
解析所述时延反馈信号获取到所述时延确定信号的第一接收时间和所述时延反馈信号的第二发送时间;
根据所述第一发送时间、所述第一接收时间、所述第二发送时间和所述第二接收时间确定主从时间差。
7.根据权利要求1所述的方法,其特征在于,所述将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步,包括:
将所述主从时间差封装为预设格式的传输信号;
将所述传输信号发送到所述从节点,以使所述从节点根据所述主从时间差同步时钟时间。
8.一种时钟时间同步方法,其特征在于,应用于从节点,包括:
从主节点内的信号收发端口接收时延确定信号;
向所述主节点发送时延反馈信号;
接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
9.根据权利要求8所述的方法,其特征在于,在所述从主节点内的信号收发端口接收时延确定信号之前,还包括:
获取所述主节点的单板编号和端口编号;
将所述主节点内所述单板编号和所述端口编号对应的光监控端口作为信号收发端口。
10.根据权利要求8所述的方法,其特征在于,所述从主节点内的信号收发端口接收时延确定信号,包括:
接收所述信号收发端口发送的所述时延确定信号;
确定从节点的接口板光监控端口接收所述时延确定信号的第一接收时间。
11.根据权利要求10所述的方法,其特征在于,所述确定从节点的接口板光监控端口接收所述时延确定信号的第一接收时间,包括:
获取所述时延确定信号进入所述接口板光监控端口中信号处理装置的第二进入时钟相位;
获取所述时延确定信号从所述信号处理装置输出的第二输出时钟相位;
将所述第二输出时钟相位和所述第二进入时钟相位的相位差作为所述时延确定信号的第一接收补偿时间,根据所述接口板光监控端口的端口时钟和所述第一接收补偿时间确定第一接收时间。
12.根据权利要求8所述的方法,其特征在于,所述向所述主节点发送时延反馈信号,包括:
将所述时延反馈信号从接口板光监控端口发送到所述信号收发端口;
确定所述时延反馈信号在所述接口板光监控端口的第二发送时间。
13.根据权利要求8所述的方法,其特征在于,所述接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步,包括:
接收所述主节点发送的预设格式的传输信号;
提取所述传输信号中的主从时间差;
根据所述主从时间差对从节点的本地时钟时间进行同步。
14.一种时钟时间同步装置,其特征在于,应用于主节点,包括:
信息发送模块,用于向从节点内的信号收发端口发送时延确定信号;
信号接收模块,用于从所述从节点获取时延反馈信号;
时延确定模块,用于根据所述时延反馈信号和所述时延确定信号确定主从时间差;
时钟同步模块,用于将所述主从时间差发送给所述从节点,并根据所述主从时间差与所述从节点进行时钟时间同步。
15.一种时钟时间同步装置,其特征在于,应用于从节点,包括:
信号接收模块,用于从主节点内的信号收发端口接收时延确定信号;
信号反馈模块,用于向所述主节点发送时延反馈信号;
时钟同步模块,用于接收所述主节点根据所述时延确定信号和所述时延反馈信号确定的主从时间差,并根据所述主从时间差与所述主节点进行时钟时间同步。
16.一种设备,其特征在于,包括:
一个或多个处理器;
存储器,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-13中任一所述的时钟时间同步方法。
17.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1-13中任一所述的时钟时间同步方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911371412.5A CN113055113A (zh) | 2019-12-26 | 2019-12-26 | 时钟时间同步方法、装置、设备和存储介质 |
PCT/CN2020/139083 WO2021129755A1 (zh) | 2019-12-26 | 2020-12-24 | 时钟时间同步方法、装置、设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911371412.5A CN113055113A (zh) | 2019-12-26 | 2019-12-26 | 时钟时间同步方法、装置、设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113055113A true CN113055113A (zh) | 2021-06-29 |
Family
ID=76505824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911371412.5A Pending CN113055113A (zh) | 2019-12-26 | 2019-12-26 | 时钟时间同步方法、装置、设备和存储介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113055113A (zh) |
WO (1) | WO2021129755A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117240428A (zh) * | 2023-11-15 | 2023-12-15 | 北京航天晨信科技有限责任公司 | 时钟同步方法、装置、电子设备及计算机可读存储介质 |
CN117394972A (zh) * | 2023-10-23 | 2024-01-12 | 合芯科技有限公司 | 传输时延的确定方法、***及处理芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101515831A (zh) * | 2008-02-22 | 2009-08-26 | 杭州华三通信技术有限公司 | 一种时间同步传递方法、***及装置 |
EP2312775A1 (en) * | 2009-10-15 | 2011-04-20 | Alcatel Lucent | Physical time-stamping |
CN103078699A (zh) * | 2012-12-28 | 2013-05-01 | 华为技术有限公司 | 基于精密时间协议进行时间同步的方法和网络设备 |
CN104125030A (zh) * | 2013-04-29 | 2014-10-29 | 西门子公司 | 用于通讯网络中的时间同步的方法 |
CN107579793A (zh) * | 2016-07-04 | 2018-01-12 | 中兴通讯股份有限公司 | 一种通信网络设备间时间同步的优化方法、装置及设备 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109818701B (zh) * | 2019-02-19 | 2021-03-02 | 烽火通信科技股份有限公司 | 通信设备的高精度时钟同步方法及*** |
-
2019
- 2019-12-26 CN CN201911371412.5A patent/CN113055113A/zh active Pending
-
2020
- 2020-12-24 WO PCT/CN2020/139083 patent/WO2021129755A1/zh active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101515831A (zh) * | 2008-02-22 | 2009-08-26 | 杭州华三通信技术有限公司 | 一种时间同步传递方法、***及装置 |
EP2312775A1 (en) * | 2009-10-15 | 2011-04-20 | Alcatel Lucent | Physical time-stamping |
CN103078699A (zh) * | 2012-12-28 | 2013-05-01 | 华为技术有限公司 | 基于精密时间协议进行时间同步的方法和网络设备 |
CN104125030A (zh) * | 2013-04-29 | 2014-10-29 | 西门子公司 | 用于通讯网络中的时间同步的方法 |
CN107579793A (zh) * | 2016-07-04 | 2018-01-12 | 中兴通讯股份有限公司 | 一种通信网络设备间时间同步的优化方法、装置及设备 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117394972A (zh) * | 2023-10-23 | 2024-01-12 | 合芯科技有限公司 | 传输时延的确定方法、***及处理芯片 |
CN117394972B (zh) * | 2023-10-23 | 2024-05-24 | 合芯科技有限公司 | 传输时延的确定方法、***及处理芯片 |
CN117240428A (zh) * | 2023-11-15 | 2023-12-15 | 北京航天晨信科技有限责任公司 | 时钟同步方法、装置、电子设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2021129755A1 (zh) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9876596B2 (en) | Method and device for detecting fault in synchronization link | |
KR102031268B1 (ko) | 시간-인식 디바이스들 사이에 시간 정보를 통신하는 방법 및 장치 | |
US8738792B2 (en) | Server time protocol messages and methods | |
US8355476B2 (en) | Timestamping method and apparatus for precise network synchronization | |
EP3009897B1 (en) | Distribution device, distribution system, and distribution method | |
CN104836630B (zh) | Ieee1588时钟同步***及其实现方法 | |
CN108650051B (zh) | 通用全硬件一步式1588的时钟同步装置及方法 | |
CN105262555B (zh) | 一种时间同步方法、可编程逻辑器件、单板及网元 | |
US11522627B2 (en) | TSN enabled controller | |
EP3163787B1 (en) | Method and device for compensating time stamp of clock | |
CN103067112B (zh) | 时钟同步方法、装置及网络设备 | |
WO2014173267A1 (zh) | 时间戳生成方法、装置及*** | |
CN105207767B (zh) | 一种ptp主时钟与从时钟之间频率同步的方法及装置 | |
Ferrari et al. | Experimental characterization of uncertainty sources in a software-only synchronization system | |
WO2021129755A1 (zh) | 时钟时间同步方法、装置、设备和存储介质 | |
CN105281885B (zh) | 用于网络设备的时间同步方法、装置及时间同步服务器 | |
CN103647614A (zh) | 基于ieee1588协议的可靠提高时间同步精度方法 | |
CN104144047A (zh) | 通信网络***的同步方法、中间节点和从节点 | |
CN102638339B (zh) | 一种用于实现精确时间同步的方法和装置 | |
CN115801175A (zh) | 时间频率同步方法、***、存储介质及电子设备 | |
CN111357243B (zh) | 总线***的用户设备、运行方法及总线*** | |
EP3518456A1 (en) | Wireless device, processing method for wireless device and program | |
CN104901844A (zh) | 基于pcie的高精度时间戳获取方法、装置及网卡 | |
CN110492966B (zh) | 一种分布式继电保护装置的时间同步方法 | |
CN111638749A (zh) | 一种仿真***同步方法、仿真设备及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |