CN113054964A - 一种复位***及嵌入式*** - Google Patents

一种复位***及嵌入式*** Download PDF

Info

Publication number
CN113054964A
CN113054964A CN202110260887.8A CN202110260887A CN113054964A CN 113054964 A CN113054964 A CN 113054964A CN 202110260887 A CN202110260887 A CN 202110260887A CN 113054964 A CN113054964 A CN 113054964A
Authority
CN
China
Prior art keywords
reset
voltage
signal
power
detection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110260887.8A
Other languages
English (en)
Other versions
CN113054964B (zh
Inventor
陈锐
谢周悦
张江朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHEJIANG HECHUAN TECHNOLOGY CO LTD
Original Assignee
ZHEJIANG HECHUAN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHEJIANG HECHUAN TECHNOLOGY CO LTD filed Critical ZHEJIANG HECHUAN TECHNOLOGY CO LTD
Priority to CN202110260887.8A priority Critical patent/CN113054964B/zh
Publication of CN113054964A publication Critical patent/CN113054964A/zh
Application granted granted Critical
Publication of CN113054964B publication Critical patent/CN113054964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)
  • Power Sources (AREA)

Abstract

本申请公开了一种复位***及嵌入式***，该复位***包括设于MPU内部的第一上电复位电路及设于MPU外部的第二上电复位电路，第二上电复位电路包括：第一检测装置，用于当上电电压达到目标电压生成控制信号，控制信号包括维持第一预设时间的供电信号和维持第二预设时间的复位信号，其中，供电信号的时序在前；第二检测装置，用于当备用电源的电量未耗尽，输出控制信号，以使MPU按控制信号复位，当备用电源的电量耗尽，不输出控制信号，以使MPU通过第一上电复位电路复位。本申请能够解决掉电保持和上电复位之间的冲突，使嵌入式***快速恢复，提高嵌入式***的安全性和可靠性。

Description

一种复位***及嵌入式***
技术领域
本申请涉及嵌入式***领域，特别涉及一种复位***及嵌入式***。
背景技术
目前多数嵌入式***具备掉电保持的功能，即掉电后需要通过辅助电源工作一段时间，为嵌入式***中的MPU(Microprocessor Unit，微处理器)供电，以使MPU保存嵌入式***中的相关文件、用户数据、参数配置等，辅助电源可以为计算机的UPS(Uninterruptible Power Supply，不间断电源)、大型设备的备用发电机、小型设备的法拉电容。为了增强嵌入式***的稳定性，在嵌入式***重新上电后，需要对MPU执行复位操作，以防止程序跑飞、寄存器数据错误、执行错误指令等问题。MPU的掉电保持和上电复位之间存在冲突，如在掉电后的几秒内***需要保存用户参数及相关配置，在这期间如果执行复位操作会导致数据保存失败。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种复位***及嵌入式***，能够解决掉电保持和上电复位之间的冲突，使嵌入式***快速恢复，提高嵌入式***的安全性和可靠性。
为解决上述技术问题，本申请提供了一种复位***，应用于嵌入式***，所述嵌入式***包括MPU和备用电源，该复位***包括设于所述MPU内部的第一上电复位电路及设于所述MPU外部的第二上电复位电路，所述第二上电复位电路包括：
第一检测装置，用于当上电电压达到目标电压生成控制信号，所述控制信号包括维持第一预设时间的供电信号和维持第二预设时间的复位信号，其中，所述供电信号的时序在前；
第二检测装置，用于当所述备用电源的电量未耗尽，输出所述控制信号，以使所述MPU按所述控制信号复位，当所述备用电源的电量耗尽，不输出所述控制信号，以使所述MPU通过所述第一上电复位电路复位。
优选的，所述第一检测装置包括第一电压检测模块和第二电压检测模块，所述第一电压检测模块的复位输出端与所述第二电压检测模块的电源端连接，所述第二电压检测模块的复位输出端与所述第二检测装置连接，其中：
所述第一电压检测模块，用于当上电电压达到目标电压输出维持第一预设时间的第一信号，然后输出第二信号，所述第一信号和所述第二信号的电平状态相反；
所述第二电压检测模块，用于当接收到所述第二信号后工作，以输出控制信号。
优选的，所述第一电压检测模块，还用于当掉电电压达到所述目标电压，输出所述第一信号。
优选的，所述第一电压检测模块包括型号为TPS3840DL29DBVR的第一电压监测芯片；
所述第二电压检测模块包括型号为TPS3840DL29DBVR的第二电压监测芯片。
优选的，所述第一电压检测模块还包括：
与所述第一电压监测芯片的电容引脚连接的第一电容；
所述第二电压检测模块还包括：
与所述第二电压监测芯片的电容引脚连接的第二电容；
所述第一电容的容值与所述第一预设时间对应，所述第二电容的容值与所述第二预设时间对应。
优选的，所述第二检测装置包括第三电压检测模块和缓冲器，所述第三电压检测模块和所述缓冲器的使能端连接，所述第一检测装置的输出端与所述缓冲器的输入端连接，其中：
所述第三电压检测模块，用于监测所述备用电源的电量是否耗尽，当所述备用电源电量的未耗尽，输出第一使能信号，当所述备用电源的电量耗尽，输出第二使能信号；
所述缓冲器，用于当接收到所述第一使能信号，向所述MPU输出所述控制信号，当接收到所述第二使能信号，不向所述MPU输出所述控制信号。
优选的，所述第三电压检测模块包括型号为TPS3840DL29DBVR的第三电压监测芯片。
优选的，所述第三电压检测模块还包括：
与所述第三电压监测芯片的电容引脚连接的第三电容，所述第三电容的容值与所述第三电压检测模块输出所述第二使能信号的维持时间对应。
为解决上述技术问题，本申请还提供了一种嵌入式***，包括供电电源、备用电源、电源管理芯片、MPU、掉电检测装置及如上文任意一项所述的复位***。
优选的，所述备用电源为法拉电容。
本申请提供了一种复位***，在MPU外部设置第二上电复位电路，在嵌入式***掉电又上电后，若嵌入式***中的备用电源电量未耗尽，则延迟第一预设时间后再执行复位操作，以使MPU在第一预设时间内在备用电源的支持下存储数据，提高嵌入式***的安全性和可靠性，若备用电源电量耗尽，直接通过MPU内部既有的第一上电复位电路复位，避免嵌入式***复位两次，使嵌入式***快速恢复。本申请还提供了一种嵌入式***，具有和上述复位***相同的有益效果。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种复位***的结构示意图；
图2为本申请所提供的一种第二上电复位电路的结构示意图；
图3为本申请所提供的一种嵌入式***的上电时序图；
图4为本申请所提供的另一种嵌入式***的上电时序图；
图5为本申请所提供的一种嵌入式***的结构示意图。
具体实施方式
本申请的核心是提供一种复位***及嵌入式***，能够解决掉电保持和上电复位之间的冲突，使嵌入式***快速恢复，提高嵌入式***的安全性和可靠性。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为本申请所提供的一种复位***的结构示意图，应用于嵌入式***，嵌入式***包括MPU和备用电源，该复位***包括设于MPU内部的第一上电复位电路1及设于MPU外部的第二上电复位电路2，第二上电复位电路2包括：
第一检测装置21，用于当上电电压达到目标电压生成控制信号，控制信号包括维持第一预设时间的供电信号和维持第二预设时间的复位信号，其中，供电信号的时序在前；
第二检测装置22，用于当备用电源的电量未耗尽，输出控制信号，以使MPU按控制信号复位，当备用电源的电量耗尽，不输出控制信号，以使MPU通过第一上电复位电路1复位。
具体的，第一上电复位电路1是MPU内部既有的复位装置，在此基础上，本实施例还设置了第二上电复位电路2，当嵌入式***在重新上电后，第二上电复位电路2中的第一检测装置21检测上电电压，即复位***的供电电压，可以理解的是，复位***的供电电压随供电电源一起跌落/上升。当第一检测装置21检测到上电电压达到目标电压时生成一段控制信号，该控制信号包括维持第一预设时间的供电信号和维持第二预设时间的复位信号，且供电信号的时序在前。
进一步的，第二上电复位电路2中还包括第二检测装置22，第二检测装置22用于检测备用电源的电量，通过备用电源的电量是否耗尽可以判断***在掉电后快速上电时是否还在工作，可以理解的是，备用电源电量未耗尽时，嵌入式***掉电后，备用电源为MPU供电，使MPU保存数据，此时，为避免复位对数据存储的影响，第二检测装置22输出上述控制信号给MPU，以使MPU延长第一预设时间再复位，MPU在第一预设时间内仍可以继续存储数据，达到第一预设时间后，再按复位信号进行复位，从而解决了MPU的掉电保持和上电复位的冲突。当备用电源的电量耗尽，则说明嵌入式***掉电后，无法支持数据存储功能，此时第二检测装置22不输出上述控制信号给MPU，以使MPU在上电后直接通过内部的第一上电复位电路1复位，避免嵌入式***复位两次，使嵌入式***快速恢复。
可以理解的是，本实施例中，保持复位逻辑通过纯硬件实现，响应速度快，成本低，且第二上电复位电路2不需要超级电容为其供电，避免缩短超级电容的保持时间。
可见，本实施例在MPU外部设置第二上电复位电路2，在嵌入式***掉电又上电后，若嵌入式***中的备用电源电量未耗尽，则延迟第一预设时间后再执行复位操作，以使MPU在第一预设时间内在备用电源的支持下存储数据，提高嵌入式***的安全性和可靠性，若备用电源电量耗尽，直接通过MPU内部既有的第一上电复位电路1复位，避免嵌入式***复位两次，使嵌入式***快速恢复。
请参照图2，图2为本申请所提供的一种第二上电复位电路2的结构示意图，该复位***在上述实施例的基础上：
作为一种优选的实施例，第一检测装置21包括第一电压检测模块U1和第二电压检测模块U2，第一电压检测模块U1的复位输出端与第二电压检测模块U2的电源端连接，第二电压检测模块U2的复位输出端与第二检测装置22连接，其中：
第一电压检测模块U1，用于当上电电压达到目标电压输出维持第一预设时间的第一信号，然后输出第二信号，第一信号和第二信号的电平状态相反；
第二电压检测模块U2，用于当接收到第二信号后工作，以输出控制信号。
参照图2所示，第一检测装置21中包括第一电压检测模块U1和第二电压检测模块U2，第一电压检测模块U1和第二电压检测模块U2均可以实现延时复位的功能，第一电压检测模块U1的复位输出端与第二电压检测模块U2的电源端连接，第二电压检测模块U2的复位输出端与第二检测装置22连接。
可以理解的是，第一电压检测模块U1在检测到上电电压达到目标电压时，输出一段可编程复位时间的第一信号，第一信号可以为低电平复位信号，然后达到第一预设时间后，拉高，输出高电平信号，由于第二电压检测模块U2的电源端和第一电压检测模块U1的复位输出端连接，因此，当第一电压检测模块U1输出低电平信号时，第二电压检测模块U2不工作，当第一电压检测模块U1输出高电平信号时，第二电压检测模块U2工作，当第二电压检测模块U2检测到上电电压达到目标电压时，输出一段可编程复位时间的低电平复位信号，第一电压检测模块U1和第二电压检测模块U2组合起来的功能为上电延迟第一预设时间后输出第二预设时间的复位信号，其对应的上电时序图参照图3所示，其中，NRST为第二电压检测模块U2输出的控制信号，其以第一预设时间为2s，第二预设时间为60ms为例，进行示意。
作为一种优选的实施例，第一电压检测模块U1还用于当掉电电压达到目标电压，持续输出第一信号。此时，第二电压检测模块U2不工作，即外部复位逻辑无效，对嵌入式***无影响。
作为一种优选的实施例，第一电压检测模块U1包括型号为TPS3840DL29DBVR的第一电压监测芯片；第二电压检测模块U2包括型号为TPS3840DL29DBVR的第二电压监测芯片。第一电压检测模块U1还包括：与第一电压监测芯片的电容引脚连接的第一电容C1；第二电压检测模块U2还包括：与第二电压监测芯片的电容引脚连接的第二电容C2；第一电容C1的容值与第一预设时间对应，第二电容C2的容值与第二预设时间对应。
其中，TPS3840DL29DBVR是TI公司的一款具有可编程复位时间延迟功能的低功耗电压监测芯片，该电压监测芯片有多种电压监测档位，可以灵活选择，本申请可以选择2.9v作为目标电压，即上电时上电电压达到2.9V以上时，可输出一段可编程复位时间的低电平复位信号，之后再拉高，掉电时掉电电压降到2.9V时，可立即输出低电平复位信号。
相应的，该电压监测芯片复位时间由CT脚的对地电容控制：
Td＝618937*Cct_ext+50us，从而达到灵活设置延迟、复位时间的目的，提高复位***的灵活性。
作为一种优选的实施例，第二检测装置22包括第三电压检测模块U3和缓冲器U4，第三电压检测模块U3和缓冲器U4的使能端连接，第一检测装置21的输出端与缓冲器U4的输入端连接，其中：
第三电压检测模块U3，用于监测备用电源的电量是否耗尽，当备用电源电量的未耗尽，输出第一使能信号，当备用电源的电量耗尽，输出第二使能信号；
缓冲器U4，用于当接收到第一使能信号，向MPU输出控制信号，当接收到第二使能信号，不向MPU输出控制信号。
具体的，第三电压检测模块U3用来监测VDD的电压，从而判断备用电源的电量是否耗尽，当备用电源的电量未耗尽，则嵌入式***掉电后重新上电时，***还在工作，通过备用电源执行掉电保持功能，存储数据，此时不能立即复位。缓冲器U4为带使能的三态输出缓冲器U4，高电平使能，第三电压检测模块U3的输出信号EN作为缓冲器U4的使能信号，+5V为备用电源的前级电压，用二极管隔开，则+5V与+3.3V无掉电保持。NRST为第一电压检测模块U1、第二电压检测模块U2组合输出的控制信号，功能为上电后延迟2s后输出60ms复位信号。VDD为PMIC(Power Management IC，电源管理芯片)输出给MPU的供电电压，掉电后快速上电时法拉电容电量还没耗完，***还在工作，VDD一直为高电平，则输出EN信号也为高电平，缓冲器U4的输出端RST和NRST一样上电2s后输出60ms的复位信号。掉电后第一电压检测模块U1输出电平，第二电压检测模块U2无法工作，则外部复位逻辑无效，对***无影响。
当备用电源的电量耗尽，参照图4所示，说明***掉电后无法在备用电源的支持下继续工作，则VDD上电后第三电压检测模块U3输出延迟3s的低电平EN信号，在这期间缓冲器U4输出为三态，NRST无法通过，则外部复位逻辑无效，RST仅由MPU内部的第一上电复位电路1在上电初始进行复位，这样NRST无法作用，***无需复位两次。其中，第三电压检测模块U3也可以选择型号为TPS3840DL29DBVR的第三电压监测芯片，其电容引脚连接的第三电容C3的容值与第三电压检测模块U3输出第二使能信号的维持时间对应。
请参照图5，图5为本申请所提供的一种嵌入式***的结构示意图，该嵌入式***包括供电电源10、备用电源20、电源管理芯片30、MPU 40、掉电检测装置50及如上文任意一项的复位***60。
作为一种优选的实施例，备用电源20为法拉电容。
具体的，参照图3所示，其中，备用电源20以法拉电容为例进行示意，***供电为5V，经二极管给法拉电容充电，法拉电容输出电压为+5V_CAP，+5V_CAP给专用PMIC供电，PMIC供电内部集成多路DCDC(开关电源)与LDO(线性稳压源)，输出多路电源VDD/VCC/VDDR/VCORE等给MPU40供电。图3中右下角为MPU 40的外设，包括但不限于DDR内存、SD卡、USB、以太网等。5V_DEC为***掉电检测装置50，掉电后输出信号给MPU40，MPU 40在法拉电容的支撑下开始保存用户数据。最左边是输入+5V转换的+3.3V，用来给复位***60供电，此+3.3V随供电电源10一起跌落。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种复位***，其特征在于，应用于嵌入式***，所述嵌入式***包括MPU和备用电源，该复位***包括设于所述MPU内部的第一上电复位电路及设于所述MPU外部的第二上电复位电路，所述第二上电复位电路包括：
第一检测装置，用于当上电电压达到目标电压生成控制信号，所述控制信号包括维持第一预设时间的供电信号和维持第二预设时间的复位信号，其中，所述供电信号的时序在前；
第二检测装置，用于当所述备用电源的电量未耗尽，输出所述控制信号，以使所述MPU按所述控制信号复位，当所述备用电源的电量耗尽，不输出所述控制信号，以使所述MPU通过所述第一上电复位电路复位。
2.根据权利要求1所述的复位***，其特征在于，所述第一检测装置包括第一电压检测模块和第二电压检测模块，所述第一电压检测模块的复位输出端与所述第二电压检测模块的电源端连接，所述第二电压检测模块的复位输出端与所述第二检测装置连接，其中：
所述第一电压检测模块，用于当上电电压达到目标电压输出维持第一预设时间的第一信号，然后输出第二信号，所述第一信号和所述第二信号的电平状态相反；
所述第二电压检测模块，用于当接收到所述第二信号后工作，以输出控制信号。
3.根据权利要求2所述的复位***，其特征在于，所述第一电压检测模块，还用于当掉电电压达到所述目标电压，输出所述第一信号。
4.根据权利要求2所述的复位***，其特征在于，所述第一电压检测模块包括型号为TPS3840DL29DBVR的第一电压监测芯片；
所述第二电压检测模块包括型号为TPS3840DL29DBVR的第二电压监测芯片。
5.根据权利要求4所述的复位***，其特征在于，所述第一电压检测模块还包括：
与所述第一电压监测芯片的电容引脚连接的第一电容；
所述第二电压检测模块还包括：
与所述第二电压监测芯片的电容引脚连接的第二电容；
所述第一电容的容值与所述第一预设时间对应，所述第二电容的容值与所述第二预设时间对应。
6.根据权利要求1-5任意一项所述的复位***，其特征在于，所述第二检测装置包括第三电压检测模块和缓冲器，所述第三电压检测模块和所述缓冲器的使能端连接，所述第一检测装置的输出端与所述缓冲器的输入端连接，其中：
所述第三电压检测模块，用于监测所述备用电源的电量是否耗尽，当所述备用电源电量的未耗尽，输出第一使能信号，当所述备用电源的电量耗尽，输出第二使能信号；
所述缓冲器，用于当接收到所述第一使能信号，向所述MPU输出所述控制信号，当接收到所述第二使能信号，不向所述MPU输出所述控制信号。
7.根据权利要求6所述的复位***，其特征在于，所述第三电压检测模块包括型号为TPS3840DL29DBVR的第三电压监测芯片。
8.根据权利要求7所述的复位***，其特征在于，所述第三电压检测模块还包括：
与所述第三电压监测芯片的电容引脚连接的第三电容，所述第三电容的容值与所述第三电压检测模块输出所述第二使能信号的维持时间对应。
9.一种嵌入式***，其特征在于，包括供电电源、备用电源、电源管理芯片、MPU、掉电检测装置及如权利要求1-8任意一项所述的复位***。
10.根据权利要求9所述的嵌入式***，其特征在于，所述备用电源为法拉电容。
CN202110260887.8A 2021-03-10 2021-03-10 一种复位***及嵌入式*** Active CN113054964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110260887.8A CN113054964B (zh) 2021-03-10 2021-03-10 一种复位***及嵌入式***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110260887.8A CN113054964B (zh) 2021-03-10 2021-03-10 一种复位***及嵌入式***

Publications (2)

Publication Number Publication Date
CN113054964A true CN113054964A (zh) 2021-06-29
CN113054964B CN113054964B (zh) 2022-08-12

Family

ID=76511117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110260887.8A Active CN113054964B (zh) 2021-03-10 2021-03-10 一种复位***及嵌入式***

Country Status (1)

Country Link
CN (1) CN113054964B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264318A (ja) * 1986-05-12 1987-11-17 Nec Corp Ｄｃ電源監視機能付リセツト信号発生回路
US5180926A (en) * 1991-11-26 1993-01-19 Sequoia Semiconductor, Inc. Power-on reset architecture
CN101470501A (zh) * 2007-12-26 2009-07-01 珠海中慧微电子有限公司 一种延时复位控制电路及方法
US20150025821A1 (en) * 2013-07-19 2015-01-22 Seagate Technology Llc Data storage device and system having adaptive brownout detection
CN105739657A (zh) * 2016-02-02 2016-07-06 西安诺瓦电子科技有限公司 应用于嵌入式***的电路结构
CN112165155A (zh) * 2020-08-28 2021-01-01 珠海格力电器股份有限公司 一种掉电保护装置、机器人控制器及其掉电保护方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62264318A (ja) * 1986-05-12 1987-11-17 Nec Corp Ｄｃ電源監視機能付リセツト信号発生回路
US5180926A (en) * 1991-11-26 1993-01-19 Sequoia Semiconductor, Inc. Power-on reset architecture
CN101470501A (zh) * 2007-12-26 2009-07-01 珠海中慧微电子有限公司 一种延时复位控制电路及方法
US20150025821A1 (en) * 2013-07-19 2015-01-22 Seagate Technology Llc Data storage device and system having adaptive brownout detection
CN105739657A (zh) * 2016-02-02 2016-07-06 西安诺瓦电子科技有限公司 应用于嵌入式***的电路结构
CN112165155A (zh) * 2020-08-28 2021-01-01 珠海格力电器股份有限公司 一种掉电保护装置、机器人控制器及其掉电保护方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JIANPING GUO: "Power-on-reset circuit with power-off auto-discharging path for passive RFID tag ICs", 《2010 53RD IEEE INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS》 *
高强: "一种采用新型延迟模块的上电复位电路", 《中国集成电路》 *

Also Published As

Publication number Publication date
CN113054964B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
US7131011B2 (en) System and method for preserving state data of a personal computer in a standby state in the event of an AC power failure
Balsamo et al. Hibernus: Sustaining computation during intermittent supply for energy-harvesting systems
US9189053B2 (en) Performance based power management of a memory and a data storage system using the memory
US9229472B2 (en) Method for supplying electric power to a timekeeping circuit within a portable electronic device
KR101328393B1 (ko) 대기전력이 절감되는 컴퓨터 전원공급장치
EP2142976B1 (en) System and method for thresholding system power loss notifications in a data processing system
US8068378B2 (en) Clock and power fault detection for memory modules
US9471140B2 (en) Valid context status retention in processor power mode management
CN110806794A (zh) 存储***的掉电保护方法、***、计算机设备以及介质
WO2006103652A2 (en) Computer volatile memory power backup system
WO2024078231A1 (zh) 数据保护电路、方法、装置、电子设备及存储介质
TW406221B (en) Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus
EP2843502B1 (en) Information processing device, information processing method, and program
CN208110316U (zh) 掉电时序控制电路
CN114035649B (zh) 用于片上***的实时时钟模块的装置和方法
KR101741225B1 (ko) Sio를 이용한 컴퓨터 시스템의 전력 절감 장치 및 방법
BR102013000054A2 (pt) Gerador de clock e método para gerar o sinal de clock
US20210018970A1 (en) Real time clock battery power management
CN113054964B (zh) 一种复位***及嵌入式***
WO1990006555A1 (en) Auxiliary integrated circuit for microprocessor management
US20190027880A1 (en) Power adapter for cutting off standby power and control method therefor
CN101208647A (zh) 计算机易失性存储器电源后备***
KR101746434B1 (ko) 다중 감지 기능을 갖는 대기 전력 차단 방법
CN111382822A (zh) 芯片
US9874589B2 (en) Inrush current recording module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant