CN113054010A - 半导体器件及相关模块、电路、制备方法 - Google Patents

半导体器件及相关模块、电路、制备方法 Download PDF

Info

Publication number
CN113054010A
CN113054010A CN202110170393.0A CN202110170393A CN113054010A CN 113054010 A CN113054010 A CN 113054010A CN 202110170393 A CN202110170393 A CN 202110170393A CN 113054010 A CN113054010 A CN 113054010A
Authority
CN
China
Prior art keywords
type
layer
impurity particles
semiconductor device
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110170393.0A
Other languages
English (en)
Inventor
杨文韬
戴楼成
宋超凡
左慧玲
杜江
侯召政
黄伯宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110170393.0A priority Critical patent/CN113054010A/zh
Priority to CN202310889738.7A priority patent/CN116978937A/zh
Publication of CN113054010A publication Critical patent/CN113054010A/zh
Priority to US17/591,016 priority patent/US20220254877A1/en
Priority to JP2022016166A priority patent/JP7461975B2/ja
Priority to EP22155335.7A priority patent/EP4040501A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种半导体器件及相关模块、电路、制备方法，该器件包括：N型漂移层、P型基极层、N型发射极层、栅极、场截止层和P型集电极层等，其中，场截止层包括依次层叠于N型漂移层的表面的第一掺杂区和第二掺杂区，第一掺杂区的杂质的粒子半径小于第二掺杂区的杂质的粒子半径，第一掺杂区和第二掺杂区的掺杂浓度均高于N型漂移层的掺杂浓度。上述半导体器件，可以有效降低IGBT的集电极与发射极之间的漏电流。

Description

半导体器件及相关模块、电路、制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及相关模块、电路、制备方法。
背景技术
绝缘栅双极型场效应管(insulated gate bipolar transistor，IGBT:)是由双极型晶体管(bipolar junction transistor，BJT)和绝缘栅型场效应管(metal-oxide-semiconductor field-effect transistor，MOSFET)组成的复合全控型电压驱动式功率半导体器件。BJT饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT集MOSFET和BJT的优点于一体，具有输入阻抗高、开关速度快、热稳定性好，且驱动电路简单，驱动电流小，又具有饱和压降低，耐压高及承受电流大的优点。因此，IGBT适合应用于直流电压为600V及以上的变流***如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
相对于非穿通型IGBT(即NPT-IGBT)，具有场截止层的IGBT(即FS-IGBT)，其背面增加一层N型场截止层(也称为N型缓冲层)，N型场截止层的掺杂浓度略高于FS-IGBT的衬底，可以迅速降低电场强度，使整体电场呈梯形，从而截止电场，使所需的N型漂移区厚度大大减小。此外，N型场截止层还可以调整发射极的发射效率，从而可以改善IGBT关断时的拖尾电流及损耗。
现有技术中，采用质子(H+)注入等形成场截止层可以增加场截止层的宽度，然而，对应的IGBT在高温情况下，发射极与集电极之间的漏电流Ices较大。
发明内容
本发明实施例提供一种半导体器件及相关模块、电路、制备方法，改善质子(H+)注入形成场截止层的半导体器件漏电流大的问题。
第一方面，本申请实施例提供了一种半导体器件，包括：
N型漂移层，所述N型漂移层具有相背设置的第一表面和第二表面；
P型基极层，设于在N型漂移层的第一表面上；
N型发射极层，设于所述P型基极层背离所述N型漂移层的表面；
栅极，所述栅极通过氧化层连接到所述P型基极层；
场截止层，所述场截止层包括依次层叠于所述N型漂移层的第二表面的第一掺杂区和第二掺杂区，所述第一掺杂区的杂质的粒子半径小于所述第二掺杂区的杂质的粒子半径，所述第一掺杂区和所述第二掺杂区的掺杂浓度均高于所述N型漂移层的掺杂浓度；
P型集电极层，所述P型集电极层设于所述N型场截止层背离所述N型漂移层的表面。
上述半导体器件，其场截止层由粒子半径小的第一杂质粒子掺杂形成的第一掺杂区和半径大的第二杂质粒子掺杂形成的第二掺杂区组成，其中，第一杂质粒子由于尺寸小，可以实现厚度大的场截止层；第二杂质粒子注入的深度较浅，不需要很高的退火温度，可以避免高温退火导致的N型衬底的正面的MOSFET结构的破坏，该半导体器件在增大场截止层的厚度的同时，可以降低IGBT的集电极与发射极之间的漏电。
在一种可能的实现中，所述第一掺杂区的杂质为氢离子或氦离子，所述第二掺杂区的杂质为磷原子或砷原子。应理解，氢离子(H+)或氦离子(He+)可以以较小的注入能量注入到N型衬底的深处，大大增加场截止层的厚度。
在一种可能的实现中，所述第一掺杂区的厚度大于所述第二掺杂区的厚度。其中，第一掺杂区的厚度越大，场截止层的厚度越大，可以降低IGBT关断时的拖尾电流及损耗。
可选地，所述第一掺杂区的厚度为5-50微米，所述第二掺杂区的厚度为2-10微米。
在一种可能的实现中，所述第一掺杂区的掺杂浓度沿远离所述P型集电极层的方向大致递减。
应理解，场截止层中杂质粒子的掺杂浓度越大，电场的变化率越大，当采用上述梯度掺杂时，在IGBT关断时，电场在场截止层内的变化率先小后大，可减少IGBT管关断时的电压应力，提高电压的耐压性。
在一种可能的实现中，所述第二掺杂区的掺杂浓度沿远离所述P型集电极层的方向大致递减。
在一种可能的实现中，所述栅极贯穿所述N型发射极层和所述P型基极层。此时，半导体器件为沟槽型IGBT，相比于平面型IGBT，能在不增加关断损耗的前提下，大幅度地降低导通压降。主要原因有如下三点：(1)沟槽型IGBT相比平面型IGBT，消除了JFET效应；(2)在靠近发射极的位置，沟槽型IGBT载流子浓度远高于平面型IGBT，并且，在沟槽型IGBT中，适当的沟槽宽度与间距可以提高N-漂移层近表面层的载流子浓度，从而减小N-漂移区电阻；(3)相比于平面型IGBT，沟槽型IGBT的垂直结构省去了在硅表面上制作导电沟道的面积，更有利于设计紧凑的元胞。即在同等芯片面积上可以制作更多的IGBT元胞，从而增加导电沟道的宽度，降低沟道电阻。
在一种可能的实现中，所述栅极设于所述P型基极层背离所述N型漂移层的表面上。
第二方面，本申请实施例还提供了一种半导体器件的制备方法，包括：
提供一N型基片，所述N型基片包括相背设置的第一表面和第二表面；
在所述第一表面上形成P型基极层、N型发射极层、氧化层和栅极，其中，所述P型基极层设于在所述N型基片的第一表面上，所述N型发射极层设于所述P型基极层背离所述N型基片的表面，所述栅极通过氧化层连接到所述P型基极层；
在所述第二表面注入第一杂质粒子和第二杂质粒子，其中，所述第一杂质粒子的粒子半径大于所述第二杂质粒子的粒子半径，所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度；
在所述第二表面形成P型集电极层。
本申请实施例提供的半导体器件的制备方法，其场截止层为第一杂质粒子和第二杂质粒子混合注入，其中，第二杂质粒子注入的深度较浅，不需要很高的退火温度，一方面，可以避免N型衬底的正面的MOSFET结构的破坏，另一方面，可以避免第一杂质粒子注入引入的有益缺陷的大量减少，降低器件的集电极与发射极之间的漏电。
在一种可能的实现中，所述第一掺杂区的杂质为H离子或氦离子，所述第二掺杂区的杂质为磷原子极或砷原子。应理解，氢离子(H+)或氦离子(He+)可以以较小的注入能量注入到N型衬底的深处，大大增加场截止层的厚度。
在一种可能的实现中，在所述第二表面注入第一杂质粒子和第二杂质粒子，包括：
通过第一注入能量在所述第二表面注入第一杂质粒子；
通过第二注入能量在所述第二表面注入第二杂质粒子；
所述第一注入能量和所述第二注入能量使得所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度。
在一种可能的实现中，所述第一杂质粒子的注入深度为5-50微米，所述第二杂质粒子的注入深度为2-10微米。
其中，第一掺杂区的厚度越大，场截止层的厚度越大，可以降低器件关断时的拖尾电流及损耗。
在一种可能的实现中，所述第一注入能量越大，所述第一杂质粒子的注入浓度越小，该方法可以使得第一杂质粒子的掺杂浓度沿远离第二表面的方向大致递减，即实现第一杂质粒子的梯度掺杂或大致梯度掺杂，梯度掺杂可以可减少器件关断时的电压应力，提高电压的耐压性；另外，还可以减少N型衬底1因掺杂而产生的应力，提高器件的性能和成品率。
在一种可能的实现中，所述第一注入能量越大，所述第一杂质粒子的注入浓度越小。
同理，该方法可以使得第二杂质粒子的掺杂浓度沿远离第二表面的方向大致递减，即实现第二杂质粒子的梯度掺杂或大致梯度掺杂，梯度掺杂可以可减少器件关断时的电压应力，提高电压的耐压性；另外，还可以减少N型衬底因掺杂而产生的应力，提高器件的性能和成品率。
在一种可能的实现中，所述在所述第二表面注入第一杂质粒子和第二杂质粒子之后，所述方法还包括：
对注入第一杂质粒子和第二杂质粒子后的N型基片进行退火。
可选地，所述退火的最大温度200℃-500℃。
第三方面，本申请实施例还提供了一种功率模块，该功率模块可以包括至少一个如上述第一方面或第一方面任意一种实现所述的半导体器件或至少一个如上述第二方面或第二方面任意一种实现所述的方法所制备得到的半导体器件。
例如，半导体器件为IGBT，功率模块可以是如IGBT分立器件、IGBT模块和智能功率模块(intelligent power module，IPM)等。
第四方面，本申请实施例还提供了一种电源转换电路，包括至少一个如上述第一方面或第一方面任意一种实现所述的半导体器件或至少一个如上述第二方面或第二方面任意一种实现所述的方法所制备得到的半导体器件。
其中，电源转换电路是用于实现调节电压/电流的变频、变压、变相、整流、逆变、开关等功能的电路。可以是逆变电路(inverter circuit)、整流电路(rectifier)、变压电路等。
附图说明
下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本申请实施例提供的一种沟槽型IGBT的剖面示意图；
图2是本申请实施例提供的一种平面型IGBT的剖面示意图；
图3是本申请实施例提供的一种半导体器件的制备方法的流程示意图；
图4A-图4E是本申请实施例提供的一些半导体器件的制备过程中的剖面示意图；
图5A是本申请实施例提供的一种场截止层中杂质的掺杂浓度随深度的分布示意图；
图5B是本申请实施例提供的另一种场截止层中杂质的掺杂浓度随深度的分布示意图；
图6A-图6D是本申请实施例提供的多个IGBT在不同温度下的漏电流随集电极和发射极之间的电压的变化的示意性说明图。
具体实施方式
首先对本申请实施例涉及的部分关键术语进行说明。
(1)、N型半导体，N(Negative)型，即电子型，以电子导电为主的半导体称之为N型半导体。在本征半导体中掺入施主杂质就得到N型半导体，例如，在纯硅掺入微量5价元素(磷或砷等)，磷与周围4价硅原子组成共价结合会多出一个自由电子。其中，N型又可以分为N+型(多电子型)和N-型(少电子型)，N+型半导体的掺杂浓度大于N-型半导体的掺杂浓度。应理解，N+型(多电子型)和N-型(少电子型)是相对来说的。
在本申请中，N型漂移层、N-型漂移层、N型发射极层、N+型发射极层、N型衬底等均为N型半导体。
(2)、P型半导体，P(Positive)型，即空穴型，以空穴导电为主的半导体称之为P型半导体。在本征半导体中掺入受主杂质，就得到P型半导体。例如，在纯硅掺入微量3价元素(硼或铟等)，硼与周围4价硅原子组成共价结合会缺少一个电子，形成一个空穴。其中，P型又可以分为P+型(多空穴型)和P-型(少空穴型)，P+型半导体的掺杂浓度大于P-型半导体的掺杂浓度。
在本申请中，P型基极层、P-型基极层、P+型基极区、P型集电极层、P+型集电极层等均为P型半导体。
(3)、IGBT具有一定的性能参数。不同的制造商会在对应的规格书中指定这些参数的范围，要求在使用过程中限定在其最小或最大极限能力或极限条件内。IGBT工作过程中不能超过最高或最低额定值。其中主要的参数如下：
栅极与发射极的临界电压(Collector–Emitter blocking voltage)BVCES，是指栅极与发射极间短路时，集电极与发射极间的最大电压。
集电极与发射极短路时，栅极与发射极间最大电压(Gate–Emitter voltage)VGES。
集电极所允许的最大直流电流Continuous collector current，通常用IC表示，一般指结温从25℃的壳体温度升到150℃的最大结温时所需的直流电流值。
在瞬态条件下，IGBT能够承受比其最大连续电流更高的峰值电流(Peakcollector repetitive current)，通常用ICM表示。
在25℃的壳体温度下，将结温提高到最大值150℃所需的功率耗散(Maximumpower dissipation)，此参数表示为PD。
IGBT结温在工作时的允许温度范围(Junction temperature)，通常用Tj表示。
栅极与发射极短路时，在集电极、发射极间加上指定的电压和指定的温度时的漏电流(Collector–Emitter leakage current)，通常用ICES表示。
栅极-发射极的阈值电压(Gate–Emitter threshold voltage)，通常用VGE(th)，在此电压范围内，IGBT导通。阈值电压具有负温度系数。阈值电压随栅极氧化层厚度线性增加，与P型基区掺杂浓度的平方根成正比。氧化物-硅界面间的固定表面电荷和栅氧中的可移动离子会导致阈值电压的偏移。
在指定的集电极电流和栅极电压的情况下，集电极与发射极间的电压(Collector–Emitter saturation voltage)，通常用VCE(SAT)表示。
当集电极对发射极短路时，测得的栅极-发射极电容(Input capacitance)Cies，输入电容为栅极发射极与米勒电容之和，栅极-发射极电容比米勒电容大得多。
栅极对发射极短路时集电极与发射极之间的电容(Output capacitance)Coes，具有典型的PN结电压相关性。
栅极与集电极之间的米勒电容(Reverse transfer capacitance)Cres，具有复杂的电压依赖性。
其中ICES作为关键参数的原因之一为：ICES，即IGBT关闭时，在指定的集电极发射极和栅极发射极电压下从集电极流向发射极的漏电流，会直接影响设备待机的漏电损耗。其中，漏电损耗为ICES值乘以集电极与发射极间的电压。由于漏电流随温度增加，所以在室温和高温下均规定了ICES的标准。原因之二为：当器件热阻和器件环境温度一致时，ICES越大，功耗也越大，同时器件的结温也会越大。
下面对本申请实施例涉及的半导体器件进行介绍，该半导体器件可以称为功率半导体器件、IGBT器件或IGBT芯片等，可以包括一个或多个IGBT。
如图1和图2，为本申请实施例提供的两种IGBT的剖面示意图。其中，图1为沟槽型IGBT，图2为平面型IGBT。如图1和图2所示，该IGBT可以包括N型漂移层11、P型基极层2、N型发射极层21、氧化层3、栅极4、介质层5、发射极6、场截止层10、P型集电极层7、集电极8等中的部分或全部层结构。其中：
N型漂移层11、场截止层10均属于N型衬底1，场截止层10通过在N型衬底1的背面(临近集电极8的表面)注入杂质粒子形成的，其相对于N型漂移层11掺杂浓度更高，因此，场截止层10也称为N+场截止层10，N型漂移层11也称为N-漂移层11。
N型漂移层11，为N型衬底1的一部分，具有相背设置的第一表面和第二表面。P型基极层2，设于在N型漂移层11的第一表面上。其中，N型漂移层11的第一表面可以是N型衬底1的第一表面或正面，P型基极层2可以是N型衬底1的外延层；N型衬底1的正面也可以是P型基极层2背离N型漂移层11的表面，此时，P型基极层2通过在N型衬底1的正面注入杂质形成。这里将N型衬底1上临近集电极8的表面称为N型衬底1的第二表面或背面。N型衬底1的第一表面和第二表面是N型衬底1上相背的两个表面。
N型发射极层21，设于P型基极层2背离N型漂移层的表面，可以通过注入杂质形成。N型发射极层21，间隔设置于P型基极层2。可选地，P型基极层2上，两个IGBT的N型发射极层21之间还可以包括P+型基极区22，此时，P型基极层2也可以被称为P-型基极层2。
氧化层3覆盖P型基极层2，栅极4通过氧化层3连接到P型基极层2，以在栅极4和发射极6之间上施加电压VGS大于临界值VGES时，P型基极层2邻接氧化层3的位置可以形成导通N型发射极层21和N型漂移层11的沟道。
基于栅极4的位置不同，IGBT可以分为沟槽型IGBT和平面型IGBT两种结构。
如图1所示的半导体器件，半导体器件中的IGBT为沟槽型IGBT，栅极4贯穿N型发射极层21和P型基极层2。
如图2所示的半导体器件，半导体器件中的IGBT为平面型IGBT，栅极4设于P型基极层2背离N型漂移层11的表面上。
沟槽型IGBT相比于平面型IGBT，能在不增加关断损耗的前提下，大幅度地降低导通压降。主要原因有如下三点：(1)沟槽型IGBT相比平面型IGBT，消除了JFET效应；(2)在靠近发射极的位置，沟槽型IGBT载流子浓度远高于平面型IGBT，并且，在沟槽型IGBT中，适当的沟槽宽度与间距可以提高N-漂移层近表面层的载流子浓度，从而减小N-漂移区电阻；(3)相比于平面型IGBT，沟槽型IGBT的垂直结构省去了在硅表面上制作导电沟道的面积，更有利于设计紧凑的元胞。即在同等芯片面积上可以制作更多的IGBT元胞，从而增加导电沟道的宽度，降低沟道电阻。
场截止层10的掺杂浓度略高于N型衬底1，场截止层10的引入可以迅速降低电场强度，使整体电场呈梯形，从而截止电场，使所需的N-漂移区11厚度大大减小。此外，场截止层10还可以调整P+发射极层21的发射效率，从而改变关断时的拖尾电流及损耗。在一定范围内，场截止层越厚，可以缓解IGBT关断过程中的电压应力，从而提高电压的耐压性。
P型集电极层7设于N型场截止层10背离N型漂移层11的表面。集电极8则设于P型集电极层7背离N型场截止层10的表面。
为增加场截止层10的厚度的同时降低发射极和集电极之间的漏电流，本申请实施例提供了多个层结构的场截止层10，包括依次层叠于N型漂移层11的第二表面的第一掺杂区12和第二掺杂区13。其中，第一掺杂区12的杂质(也称为第一杂质粒子)的粒子半径小于第二掺杂区13的杂质(也称为第二杂质粒子)的粒子半径，第一掺杂区12和第二掺杂区13的掺杂浓度均高于N型漂移层11的掺杂浓度。
上述第一掺杂区12的杂质是通过在N型衬底1的背面通过注入第一杂质粒子的方式形成的，同理，上述第二掺杂区13的杂质是通过在N型衬底1的背面通过注入第二杂质粒子的方式形成的。
上述半导体器件中的场截止层可以通过粒子半径小的第一杂质粒子和半径大的第二杂质粒子混合注入形成，其中，第一杂质粒子由于尺寸小，可以实现厚度大的场截止层；第二杂质粒子注入的深度较浅，不需要很高的退火温度，可以避免高温退火导致的N型衬底的正面的MOSFET结构的破坏，因此，本申请提供的半导体器件在增大场截止层的厚度的同时，可以降低IGBT的集电极与发射极之间的漏电。
在一些实施例中，第一杂质粒子为氢离子(H+)或氦离子(He+)，第二掺杂区的杂质为磷原子、砷原子等5价或更高价的原子。氢离子(H+)或氦离子(He+)可以以较小的注入能量注入到N型衬底1的深处，大大增加场截止层的厚度。
在一些实施例中，第一掺杂区12的厚度大于第二掺杂区13的厚度。例如，第一掺杂区12的厚度为5-50微米，第二掺杂区13的厚度为2-10微米。其中，第一掺杂区12的厚度越大，场截止层的厚度越大，可以降低IGBT关断时的拖尾电流及损耗。
在一些实施例中，第一掺杂区12的掺杂浓度沿远离P型集电极层7的方向递减或大致递减，也即随着第一掺杂粒子的注入深度递减或大致递减。这里，深度是指杂质粒子相对于N型衬底1的背面的距离。
在一些实施例中，第二掺杂区13的掺杂浓度沿远离P型集电极层7的方向递减或大致递减，也即随着第二掺杂粒子的注入深度递减或大致递减。
应理解，场截止层10中杂质粒子的掺杂浓度越大，电场的变化率越大，当采用上述梯度掺杂时，在IGBT关断时，电场在场截止层10内的变化率先小后大，可减少IGBT管关断时的电压应力，提高电压的耐压性。
还应理解，掺杂浓度越大，场截止层10的自由电子越多，在IGBT关断时，单位时间内这些电子与P型集电极层7的空穴复合越多，此时，电流变化也越快，这会导致电压应力越大。电压应力大的会导致器件的耐压性差。当采用上述梯度掺杂时，掺杂浓度从P型集电极层7到场截止层10的方向依次递减，可以使得电流的变化从快到慢，以在不影响管段速度同时，降低IGTB管段时的电压应力，从而提高电压的耐压性。
需要说明的是，第一掺杂区12的掺杂浓度或第二掺杂区13的掺杂浓度也可以沿远离P型集电极层7的方向非递减，这里不作限定。
下面结合图3所示的IGBT的制备方法的流程示意图、图4A-图4E所示的一些IGBT的制备过程中的剖面示意图介绍本申请实施例提供的IGBT的制备方法，该方法可以用于制备上述图1和图2所示的IGBT，该方法可以包括但不限于如下步骤：
S101、提供一N型衬底1，该N型衬底包括相背设置的第一表面和第二表面。请一并参阅图4A。
S102、在N型衬底1的第一表面上形成N沟道MOSFET结构。其中，N沟道MOSFET结构包括P型基极层2、N型发射极层21、氧化层3、栅极4、介质层5、发射极6等，其中，介质层5、发射极6不是N沟道MOSFET结构必须的层结构，在一些实施例中，半导体器件可以不包括介质层5、发射极6。基于N沟道MOSFET结构中栅极的位置不同，IGBT可以分为沟槽型IGBT和平面型IGBT两种结构。
如下分别介绍沟槽型IGBT和平面型IGBT的制备工艺中，在N型衬底1的第一表面上形成N沟道MOSFET结构的方法：
在一些实施例中，制备的半导体器件为沟槽型IGBT，请参阅图4B，在N型衬底1的第一表面上形成N沟道MOSFET结构的方法可以是：
S1021、在N型衬底1的第一表面上形成P型基极层2。
其中，P型基极层2可以包括多种制备方式，例如，可以通过在N型衬底1的第一表面上通过外延生长的方式形成P型基极层2，或者，在N型衬底1的第一表面通过注入杂质形成P阱，该P阱即为P型基极层2。
S1022、在P型基极层2背离N型衬底的部分表面注入杂质，形成间隔设置的N型发射极层21。其中，N型发射极层21构成IGBT的源区。
S1023、形成贯穿P型基极层2的凹槽。
S1024、在凹槽的内壁形成氧化物层3，在包括氧化物层3的凹槽内填充导电材料形成栅极4。此时，栅极4通过氧化层3连接到P型基极层2，以在栅极4和发射极6之间上施加电压VGS大于临界值VGES时，P型基极层2邻接氧化层3的位置可以形成导通N型发射极层21和N型漂移层11的沟道。
S1025、在栅极4的表面形成介质层5和发射极6，其中，介质层5用于隔离栅极4和发射极6，发射极6连接N型发射极层21。
可选地，还可以在P型基极层2背离N型衬底的表面形成P+型基极区21，P+型基极区22可以位于相邻的两个N型发射极层21之前。
在一些实施例中，制备的半导体器件为平面型IGBT，请参阅图4C，在N型衬底1的第一表面上形成N沟道MOSFET结构的方法可以是：
S1026、在N型衬底1的第一表面上形成P型基极层2。例如，在N型衬底1的第一表面通过注入杂质形成P阱，该P阱即为P型基极层2。
S1027、在P型基极层2背离N型衬底的部分表面注入杂质，形成间隔设置的N型发射极层21。
S1028、在P型基极层2背离N型衬底的表面依次形成氧化层3和栅极4。其中，氧化层3覆盖P型基极层2，栅极4通过氧化层3连接到P型基极层2，以在栅极4和发射极6之间上施加电压VGS大于临界值VGES时，P型基极层2邻接氧化层3的位置可以形成导通N型发射极层21和N型漂移层11的沟道。
S1029、在栅极4的表面形成介质层5和发射极6，其中，介质层5用于隔离栅极4和发射极6，发射极6连接N型发射极层21。
需要说明的是，上述各个层结构的制备可以结合光刻工艺、薄膜制备工艺来实现，这里不作限定。
还需要说明的是，不限于上述图4B和图4C所示的，还可以包括其他结构和制备方法，对此，本申请实施例不作限定。
S103、通过第一注入能量在N型衬底的第二表面注入第一杂质粒子形成第一掺杂区12。
S104、通过第二注入能量在N型衬底的第二表面注入第二杂质粒子形成第二掺杂区13。
其中，如图4D所示，第一掺杂区12、第二掺杂区13的组合称为场截止层，P型基极层2与场截止层之间的N型衬底1可以称为N型漂移层11。相对于N型发射极层21，其掺杂浓度低，因此，N型漂移层11又称为N-型漂移层11，N型发射极层21也称为N发射极层。
其中，第一杂质粒子的粒子半径大于第二杂质粒子的粒子半径，第一杂质粒子的注入深度大于述第二杂质粒子的注入深度。形成的第一掺杂区的深度大于第二掺杂区的深度，这里深度是指相对于第二表面的距离。
其中，第一杂质粒子为氢离子(H+)或氦离子(He+)，第二杂质粒子为磷原子、砷原子或其混合等。在氢离子(H+)注入到半导体材料后，经过退火步骤，形成空穴/氢复合体，该复合体作为施主存在。
其中，第一注入能量和第二注入能量使得第一杂质粒子的注入深度大于第二杂质粒子的注入深度。第一注入能量和/或第二注入能量可以为一个能量值，也可以为一个能量范围。可选地，第一注入能量在50KeV-5MeV之间，第二注入能量在50KeV-5MeV之间，例如，第一注入能量为230KeV-2MeV，第二注入能量为230KeV-2MeV。
如图5A和图5B所示的场截止层中杂质的掺杂浓度随深度的分布示意图，在图5A中，磷原子和氢离子均采用单步注入的方式；在图5B中，磷原子和氢离子均采用多步注入的方式，其中，氢离子采用四步注入，磷原子采用两步注入。每次注入深度不同，掺杂浓度也不同，图5A中，磷原子的掺杂浓度随深度递减，氢离子的掺杂浓度随深度大致递减；图5B中，磷原子的掺杂浓度在一步注入时随深度递减，而在另一步注入时随深度递增，氢离子的掺杂浓度随深度不断变化，总趋势递减。
可选地，第一杂质粒子的注入深度d1为5-50微米，第二杂质粒子的注入深度d2为2-10微米。应理解，对于特定的杂质粒子来说，注入能量越大，注入到N型衬底的深度越大，注入的时长越长或注入剂量越大，杂质的掺杂浓度越高。可以通过控制注入能量来控制杂质的注入深度，通过控制注入时长或注入剂量来控制掺杂浓度。
可选地，第一杂质粒子的注入剂量在5E11至1E16范围，第二杂质粒子的注入剂量在5E11至1E16范围。其中，剂量为单位面积中注入的杂质粒子的总数，是杂质粒子的掺杂浓度在深度上的积分。
还应理解，对于不同的杂质粒子，在相同的注入能量下，其注入的深度不同。其中，杂质粒子的粒子半径越大，其注入深度越小；反之，杂质粒子的粒子半径越小，其注入深度越大。因此，杂质粒子的粒子半径越小，其越容易注入到N型衬底的深处。也就是说，在需要注入相同的深度时，注入氦离子(He+)比注入氢离子(H+)所需要的能量大。
应理解，相同的场截止层宽度，相对于注入P形成的场截止层，通过注入氢离子(H+)或氦离子(He+)形成的场截止层不需要很大的注入能量就可以注入较深的深度，更容易得到宽度大的场截止层。
需要指出的是，第一杂质粒子或第一杂质粒子可以分为多次进行注入，不限于分两次注入；另外，S103和S104可以不分先后，也可以同时执行。
可选地，可以控制第一杂质粒子的第一注入能量和注入时间(或注入量)，使得第一注入能量越大，第一杂质粒子的掺杂浓度越小，该方法可以使得第一杂质粒子的掺杂浓度沿远离第二表面的方向大致递减，如图5A所示，即实现第一杂质粒子的梯度掺杂或大致梯度掺杂，梯度掺杂可以可减少IGBT管关断时的电压应力，提高电压的耐压性；另外，还可以减少N型衬底1因掺杂而产生的应力，提高IGBT的性能和成品率。
可选地，可以控制第二杂质粒子的第二注入能量和注入时间(或注入量)，使得第二注入能量越大，第二杂质粒子的掺杂浓度越小，该方法可以使得第二杂质粒子的掺杂浓度沿远离第二表面的方向大致递减，如图5B所示，即实现第二杂质粒子的梯度掺杂或大致梯度掺杂，减少N型衬底1因掺杂而产生的应力，提高IGBT的性能和成品率。
相对于通过外延生长的方式形成第二掺杂区，上述通过注入第二杂质粒子的方式，可以降低制备成本，提高制备效率。且，由于第一杂质粒子和第二杂质粒子的分别注入，降低第二杂质粒子的注入深度，可以降低碎片风险。
S105、在第二表面形成P型集电极层7。
在一些实施例中，可以在第二表面通过外延生长，形成P型集电极层7，也可以在第二表面注入杂质形成P型集电极层7。
S106、在P型集电极层7表面的形成集电极8。
在一些实施例中，步骤S103、S104，S105或S106之后，可以进行退火处理。应理解，退火处理可以对注入第一杂质粒子和第二杂质粒子后的N型基片进行退火。
本申请实施例中，退火处理可以恢复晶格的结构和减少缺陷，也可以使得间隙式的杂质原子转变为置换式位置，因此，退火处理是必不可少的过程。
可选地，退火的最大温度为200℃-500℃。这是由于：H+注入硅(Si)之后，能立即与Si中杂质、缺陷和悬挂键结合形成多种氢复合体(H-related complex)。其中，空穴与氢复合体形成场截止区的施主，单位体积内的施主数量决定了掺杂浓度。在200℃左右退火时，空穴与氢复合体的分布基本没有变化。但当退火温度上升之后，氢复合体的密度会迅速降低，尤其在退火温度超过450℃时，将近降低一半，进而使得其与集电极中的空穴复合越少，因此漏电就越大。
可以理解，当场截止层注入的P原子较深时，往往需要较高的退火温度，对于场截止层使用P注入的IGBT，较高的退火温度，会破坏N型衬底的正面的MOSFET结构。对场截止层使用H+注入的IGBT，较高的退火温度，会减少H+注入引入的有益缺陷，造成漏电的增加。
本申请实施例提供的场截止层为H和P混合注入的IGBT，其P注入的深度较浅，不需要很高的退火温度，一方面，可以避免N型衬底的正面的MOSFET结构的破坏，另一方面，可以避免H+注入引入的有益缺陷的大量减少，降低IGBT的集电极与发射极之间的漏电。
请参阅图6A-图6D，图6A-图6D是本申请实施例提供的多个IGBT在不同温度下的漏电流随集电极和发射极之间的电压的变化的示意性说明图。图6A、图6B、图6C和图6D对比了场截止层为H注入的IGBT与本申请实施例提供的场截止层为H和磷(P)混合注入的IGBT在开的状态下不同温度下的漏电流ICES随集电极和发射极之间的电压Vce的变化。其中，“25H注入样本1”和“25H注入样本2”中的“25”指代测试温度，“H注入样本1”和“H注入样本2”为场截止层为H注入的IGBT的两个样本，“H+P注入样本1”和“H+P注入样本2”为本申请提供的场截止层为H和磷(P)混合注入的IGBT的两个样本，即上述图1或图2所示的半导体器件的两个样本。上述图6A-图6D分别给出了测试温度为25℃、125℃、150℃和175℃时，上述四个样本在开的状态时的ICES-Vce曲线。
由图6A可见，在常温25℃时，场截止层使用H注入的IGBT与使用H和磷(P)注入的IGBT，漏电大致相同。由图6B-图6D可见，在125℃、150℃和175℃时，场截止层使用H+P注入的IGBT的漏电均小于使用H注入的IGBT，并且，随着温度升高，或者随着电压H注入样本与H+P注入样本，所测得的漏电流差越来越大。可见，本申请实施例制备得到的场截止层为H和P混合注入的IGBT，可以大大改善场截止层使用H注入的IGBT的漏电情况。
IGBT作为一种开关器件，用于能源转换和传输电路，如电压/电流的变频、变压、变相、整流、逆变、开关等。在应用过程中，上述IGBT器件可以被封装为功率模块，如IGBT分立器件、IGBT模块和智能功率模块(intelligent power module，IPM)等。其中，IGBT分立器件可以是一个IGBT单管，也可以是IGBT单管和一个反向并联二极管组成的器件；IGBT模块是将多个IGBT芯片和二极管芯片以绝缘组装到DBC基板后封装得到的；IPM是将IGBT等功率器件与驱动电路、过压和过流保护电路、温度监视和超温保护电路等***电路集成得到的“组合”型器件。
IGBT可以被应用于是实现调节电压/电流的变频、变压、变相、整流、逆变、开关等功能的电源转换电路，如逆变电路(inverter circuit)、整流电路(rectifier)、变压电路中，下面对各个电路和其应用场景进行分别描述。
(1)、逆变电路是将直流电能转变成定频定压或调频调压交流电的电路，通常包括逆变桥、逻辑控制、滤波电路等。其中，逆变桥以上述IGBT器件作为开关器件。采用本申请提供的半导体器件作为开关器件的逆变电路可以应用于电源为直流电源，需要向交流负载供电的场景，例如，电动汽车中的蓄电池为交流电机供电时，需要经过逆变电路进行电能转换；又例如，太阳能电池并入交流电网之前需要经过逆变电路进行电能转换。
(2)、整流电路是将交流电能转换为直流电能的电路，通常由主电路、滤波器和变压器组成。其中，主电路可以采用整流二极管和本申请提供的IGBT器件组成；滤波器连接于主电路与负载之间，用于滤除脉动直流电压中的交流成分；变压器设置与否视具体情况而定，变压器用于实现交流输入电压与直流输出电压间的匹配以及交流电网与整流电路之间的电隔离。采用本申请提供的半导体器件作为开关器件的整流电路可以应用于需要将交流电转换为直流电的场景。例如，电动汽车在给蓄电池充电时，可以采用通过包括整流电路的充电桩或者充电器将交流电转换为电动汽车需要的额定电压的直流电。
(3)、变压电路，可以是升压变换器(Boost Converter)或降压变换电路(BuckConverter)。其中：
升压变换器又称为Boost变换器，是可以提升电压的直流-直流转换器，其输出(负载)电压会比输入(电源)电压高。Boost变换器主要包括至少一个二极管、至少一晶体管及至少一个储能元件(电感器)的开关电源。其中，晶体管可以采用本申请提供的IGBT器件。
降压变换电路又称为Buck变换器，是可以降低电压的直流-直流转换器，其输出(负载)电压会比输入(电源)电压低，但其输出电流会大于输入电流。Buck变换器主要包括至少一个二极管、至少一晶体管、至少一个储能元件(电容器、电感器或是二者都有)。可选地，还可以在输出端及输入端加上以电容器为主的滤波器以降低电压涟波。其中，晶体管可以采用本申请提供的IGBT器件。
例如，由于时间或天气的变化，太阳能电池板电压不断变化。为保证太阳能电池板都输出额定功率，会在光伏逆变器中增加Boost变换器，以调节输入到逆变电路的电压，进而，使得太阳能电池发出的电能并入交流电网。
不限于上述电路，本申请提供的半导体器件作为开关器件作还可以应用于需要功率半导体器件的其他电路，如直流升压电路、直流降压电路等，这里不作限定。
本发明实施例中所使用的技术术语仅用于说明特定实施例而并不旨在限定本发明。在本文中，单数形式“一”、“该”及“所述”用于同时包括复数形式，除非上下文中明确另行说明。进一步地，在说明书中所使用的用于“包括”和/或“包含”是指存在所述特征、整体、步骤、操作、元件和/或构件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件和/或构件。
在所附权利要求中对应结构、材料、动作以及所有装置或者步骤以及功能元件的等同形式(如果存在的话)旨在包括结合其他明确要求的元件用于执行该功能的任何结构、材料或动作。本发明的描述出于实施例和描述的目的被给出，但并不旨在是穷举的或者将被发明限制在所公开的形式。

Claims (18)

1.一种半导体器件，其特征在于，所述半导体器件包括P型集电极层、N型漂移层以及所述P型集电极层和N型漂移层之间的场截止层，所述场截止层包括依次设于所述N型漂移层的表面的第一掺杂区和第二掺杂区，所述第二掺杂区的杂质的粒子半径大于所述第一掺杂区的杂质的粒子半径，所述第一掺杂区和所述第二掺杂区的掺杂浓度均高于所述N型漂移层的掺杂浓度。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂区的杂质为氢离子或氦离子，所述第二掺杂区的杂质为磷原子或砷原子。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一掺杂区的厚度大于所述第二掺杂区的厚度。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一掺杂区的厚度为5-50微米，所述第二掺杂区的厚度为2-10微米。
5.根据权利要求1-4任一项所述的半导体器件，其特征在于，所述第一掺杂区的掺杂浓度沿远离所述P型集电极层的方向大致递减。
6.根据权利要求1-5任一项所述的半导体器件，其特征在于，所述第二掺杂区的掺杂浓度沿远离所述P型集电极层的方向大致递减。
7.根据权利要求1-6任一项所述的半导体器件，其特征在于，还包括：
P型基极层，设于在所述N型漂移层背离所述场截止层的表面上；
N型发射极层，设于所述P型基极层背离所述N型漂移层的表面；及，
栅极，所述栅极通过氧化层连接到所述P型基极层。
8.根据权利要求7所述的半导体器件，其特征在于：
所述栅极贯穿所述N型发射极层和所述P型基极层；或，
所述栅极设于所述P型基极层背离所述N型漂移层的表面上。
9.一种功率模块，其特征在于，包括至少一个如权利要求1-8任一项所述的半导体器件。
10.一种电源转换电路，其特征在于，包括至少一个如权利要求1-8任一项所述的半导体器件。
11.一种半导体器件的制备方法，其特征在于，包括：
提供一N型基片，所述N型基片包括相背设置的第一表面和第二表面；
在所述第一表面上形成P型基极层、N型发射极层、氧化层和栅极，其中，所述P型基极层设于在所述N型基片的第一表面上，所述N型发射极层设于所述P型基极层背离所述N型基片的表面，所述栅极通过氧化层连接到所述P型基极层；
在所述第二表面注入第一杂质粒子和第二杂质粒子，其中，所述第一杂质粒子的粒子半径大于所述第二杂质粒子的粒子半径，所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度；
在所述第二表面形成P型集电极层。
12.根据权利要求11所述的方法，其特征在于，包括：所述第一掺杂区的杂质为H离子或氦离子，所述第二掺杂区的杂质为磷原子极或砷原子。
13.根据权利要求11或12所述的方法，其特征在于，包括：在所述第二表面注入第一杂质粒子和第二杂质粒子，包括：
通过第一注入能量在所述第二表面注入第一杂质粒子；
通过第二注入能量在所述第二表面注入第二杂质粒子；
所述第一注入能量和所述第二注入能量使得所述第一杂质粒子的注入深度大于所述第二杂质粒子的注入深度。
14.根据权利要求13所述的方法，其特征在于，包括：所述第一杂质粒子的注入深度为5-50微米，所述第二杂质粒子的注入深度为2-10微米。
15.根据权利要求13或14所述的方法，其特征在于，包括：所述第一注入能量越大，所述第一杂质粒子的注入浓度越小。
16.根据权利要求13或14所述的方法，其特征在于，包括：所述第一注入能量越大，所述第一杂质粒子的注入浓度越小。
17.根据权利要求11-16所述的方法，其特征在于，所述在所述第二表面注入第一杂质粒子和第二杂质粒子之后，所述方法还包括：
对注入第一杂质粒子和第二杂质粒子后的N型基片进行退火。
18.根据权利要求17所述的方法，其特征在于，所述退火的最大温度200℃-500℃。
CN202110170393.0A 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法 Pending CN113054010A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110170393.0A CN113054010A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法
CN202310889738.7A CN116978937A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法
US17/591,016 US20220254877A1 (en) 2021-02-07 2022-02-02 Semiconductor device, and related module, circuit, and preparation method
JP2022016166A JP7461975B2 (ja) 2021-02-07 2022-02-04 半導体デバイス、並びに関連するモジュール、回路、及び製造方法
EP22155335.7A EP4040501A1 (en) 2021-02-07 2022-02-07 Semiconductor device, and related module, circuit, and preparation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110170393.0A CN113054010A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310889738.7A Division CN116978937A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法

Publications (1)

Publication Number Publication Date
CN113054010A true CN113054010A (zh) 2021-06-29

Family

ID=76508957

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310889738.7A Pending CN116978937A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法
CN202110170393.0A Pending CN113054010A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310889738.7A Pending CN116978937A (zh) 2021-02-07 2021-02-07 半导体器件及相关模块、电路、制备方法

Country Status (4)

Country Link
US (1) US20220254877A1 (zh)
EP (1) EP4040501A1 (zh)
JP (1) JP7461975B2 (zh)
CN (2) CN116978937A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644123A (zh) * 2021-06-28 2021-11-12 华为技术有限公司 半导体器件及相关芯片和制备方法
CN116666422B (zh) * 2022-09-23 2024-05-14 苏州华太电子技术股份有限公司 一种igbt器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
US20140070268A1 (en) * 2011-05-18 2014-03-13 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766413B2 (en) * 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN107004716B (zh) * 2015-06-17 2020-12-18 富士电机株式会社 半导体装置
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884106A (zh) * 2007-10-03 2010-11-10 Abb技术有限公司 半导体模块
US20140070268A1 (en) * 2011-05-18 2014-03-13 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
CN107431087A (zh) * 2015-03-13 2017-12-01 三菱电机株式会社 半导体装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921395A (zh) * 2021-10-13 2022-01-11 南瑞联研半导体有限责任公司 一种低损耗igbt芯片集电极结构及其制备方法

Also Published As

Publication number Publication date
US20220254877A1 (en) 2022-08-11
JP7461975B2 (ja) 2024-04-04
EP4040501A1 (en) 2022-08-10
CN116978937A (zh) 2023-10-31
JP2022121395A (ja) 2022-08-19

Similar Documents

Publication Publication Date Title
US7602045B2 (en) Semiconductor device and inverter device using the same
JP5900521B2 (ja) 半導体装置
EP4040501A1 (en) Semiconductor device, and related module, circuit, and preparation method
Baliga Trends in power semiconductor devices
US8482030B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
US7986003B2 (en) Semiconductor device and manufacturing method thereof
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
EP4113624A1 (en) Semiconductor device and related chip and preparation method
US9711600B2 (en) Semiconductor device and method of manufacturing the same, power conversion device, three-phase motor system, automobile, and railway vehicle
US9299818B2 (en) Insulating gate-type bipolar transistor
CN114188396B (zh) 一种绝缘栅双极晶体管及其制造方法、电子设备
TW201432916A (zh) 半導體裝置及其製造方法
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
US12027590B2 (en) Silicon carbide semiconductor device, power conversion device, and manufacturing method of silicon carbide semiconductor device
WO2023185712A1 (zh) 半导体器件及相关电路、芯片、电子设备、制备方法
Iwamuro SiC power device design and fabrication
US11069769B2 (en) Semiconductor device
US9461116B2 (en) Method of formation of a TI-IGBT
JP7516465B2 (ja) 半導体デバイスならびに関連するチップおよび作成方法
US11894428B2 (en) Silicon carbide semiconductor device and power converter
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
Zhou et al. 4H-SiC trench MOSFET with integrated heterojunction diode for optimizing switching performance
Iwamuro University of Tsukuba, Faculty of Pure and Applied Sciences, Tsukuba, Ibaraki, Japan

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210629

RJ01 Rejection of invention patent application after publication