CN113033813B - 数据处理方法、装置、计算机设备和存储介质 - Google Patents

数据处理方法、装置、计算机设备和存储介质 Download PDF

Info

Publication number
CN113033813B
CN113033813B CN201911251492.0A CN201911251492A CN113033813B CN 113033813 B CN113033813 B CN 113033813B CN 201911251492 A CN201911251492 A CN 201911251492A CN 113033813 B CN113033813 B CN 113033813B
Authority
CN
China
Prior art keywords
data
sub
convolution
winograd
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911251492.0A
Other languages
English (en)
Other versions
CN113033813A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambricon Technologies Corp Ltd
Original Assignee
Cambricon Technologies Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambricon Technologies Corp Ltd filed Critical Cambricon Technologies Corp Ltd
Priority to CN201911251492.0A priority Critical patent/CN113033813B/zh
Priority to PCT/CN2020/123832 priority patent/WO2021114903A1/zh
Publication of CN113033813A publication Critical patent/CN113033813A/zh
Application granted granted Critical
Publication of CN113033813B publication Critical patent/CN113033813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Image Processing (AREA)

Abstract

本公开涉及一种一种数据处理方法、装置、计算机设备和存储介质。所述计算机设备包括控制模块，所述控制模块包括：指令缓存单元、指令处理单元和存储队列单元；所述指令缓存单元，用于存储所述人工神经网络运算关联的计算指令；所述指令处理单元，用于对所述计算指令解析得到多个运算指令；所述存储队列单元，用于存储指令队列，该指令队列包括：按该队列的前后顺序待执行的多个运算指令或计算指令。通过以上方法，本公开可以提高相关产品在进行神经网络模型的运算时的运算效率。

Description

数据处理方法、装置、计算机设备和存储介质
技术领域
本公开涉及数据处理技术领域，特别是涉及一种数据处理方法、装置、计算机设备和存储介质。
背景技术
在人工智能技术领域，神经网络算法是最近非常流行的一种机器学习算法，在各种领域中都取得了非常好的效果，比如图像识别，语音识别，自然语言处理等。随着神经网络算法的发展，算法的复杂度也越来越高，为了提高识别度，模型的规模也在逐渐增大。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高硬件能效比，减少运算时间，提高运算效率的数据处理方法、装置、计算机设备和存储介质。
根据本公开的一方面，提供了一种数据处理方法，应用于处理器，所述方法包括：
将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
根据本公开的另一方面，提供了一种数据处理装置，用于处理器，所述装置包括：
拆分模块，用于将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
卷积模块，用于针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
合并模块，用于将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
根据本公开的另一方面，提供了一种人工智能芯片，所述芯片包括如前述任意一项所述的数据处理装置。
根据本公开的另一方面，提供了一种电子设备，所述电子设备包括如前述的人工智能芯片。
根据本公开的另一方面，提供了一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及如前述的人工智能芯片；
其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；
所述存储器件，用于存储数据；
所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；
所述控制器件，用于对所述人工智能芯片的状态进行监控。
根据本公开的另一方面，提供了一种电子设备，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行前述中任意一项所述的方法。
根据本公开的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现前述中任意一项所述的方法。
这样，将第一数据按照预置拆分方式进行拆分后，将得到的多个第二数据分别与权值进行winograd卷积操作，并将得到的多个第一卷积结果按照预置合并方式进行合并，由于该预置合并方式为预置拆分方式的逆过程，因此合并后可以得到第一数据与权值的空洞卷积结果。根据本公开提供的数据处理方法、装置、计算机设备和存储介质，可以提高硬件能效比，减少运算时间，提高运算效率。
通过权要中的技术特征进行推导，能够达到对应背景技术中的技术问题的有益效果。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本公开示例性的空洞卷积的示意图；
图2示出根据本公开实施例的数据处理方法的流程图；
图3示出根据本公开实施例的数据处理方法的示意图；
图4示出根据本公开实施例的数据处理方法的示意图；
图5示出根据本公开实施例的数据处理装置的框图；
图6示出根据本公开实施例的板卡的结构框图；
图7示出根据本公开实施例的一种电子设备800的框图；
图8示出根据本公开实施例的一种电子设备1900的框图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
应当理解，本公开的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本公开的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本公开说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本公开。如在本公开说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本公开说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
针对于dilation rate(空洞数)为2的空洞卷积，如图1所示，在针对3*3的权值进行卷积时，可以将特征图中每间隔一个元素获取一个元素，将获取的两个元素之间间隔的元素的权重设为0，获取5*5的kernel与该权值进行对位乘操作，以此增大卷积的感受野。
通过空洞卷积可以增大卷积的感受野，但同时也会对硬件能效比和运算时间带来影响，降低了硬件能效比并增加了运算时间。
为了解决上述技术问题，本公开提供了一种数据处理方法。
根据本公开实施例的数据处理方法可应用于处理器中，该处理器可以是通用处理器，例如CPU(Central Processing Unit，中央处理器)，也可以是用于执行人工智能运算的人工智能处理器(IPU)。人工智能运算可包括机器学习运算，类脑运算等。其中，机器学习运算包括神经网络运算、k-means运算、支持向量机运算等。该人工智能处理器可例如包括GPU(Graphics Processing Unit，图形处理单元)、NPU(Neural-Network Processing Unit，神经网络处理单元)、DSP(Digital Signal Process，数字信号处理单元)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)芯片中的一种或组合。本公开对处理器的具体类型不作限制。
在一种可能的实现方式中，本公开中所提及的处理器可包括多个处理单元，每个处理单元可以独立运行所分配到的各种任务，如：卷积运算任务、池化任务或全连接任务等。本公开对处理单元及处理单元所运行的任务不作限制。
图2示出根据本公开实施例的数据处理方法的流程图，该方法可以应用于处理器，如图2所示，该方法可以包括：
在步骤S21中，将第一数据按照预置拆分方式进行拆分，得到多个第二数据。
举例来说，上述预置拆分方式可以为预先设置的用于拆分第一数据的方式，该预置拆分方式可以将第一数据拆分为四个第二数据，例如：针对第一数据的行与列，可以采用间隔一个元素的原则对第一数据进行拆分，得到四个第二数据，拆分后得到的所有第二数据与权值的第一卷积结果中的元素，与第一数据与权值的卷积结果中的元素一致。
在一种可能的实现方式中，上述多个第二数据可以包括第一子数据、第二子数据、第三子数据及第四子数据，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，可以包括：
遍历第一数据中的元素，确定所述第一数据中的奇数行的奇数列对应的元素，组成所述第一子数据；
确定所述第一数据中的奇数行的偶数列对应的元素，组成所述第二子数据；
确定所述第一数据中的偶数行的奇数列对应的元素，组成所述第三子数据；
确定所述第一数据中的偶数行的偶数列对应的元素，组成所述第四子数据。
举例来说，可以确定第一数据中的奇数行，并可以确定每一奇数行中的奇数列对应的元素组成第一子数据，可以确定每一奇数行中的偶数列对应的元素组成第二子数据；可以确定第一数据中的偶数行，并可以确定每一偶数行中的奇数列对应的元素组成第三子数据，可以确定每一偶数行中的偶数列对应的元素组成第四子数据。
示例性的，参照图3所示，可以将第一数据中的奇数行的奇数列对应的元素(在图3所示的第一数据中标识为“1”)，组成所述第一子数据；确定第一数据中的奇数行的偶数列对应的元素(在图3所示的第一数据中标识为“2”)，组成所述第二子数据；确定第一数据中的偶数行的奇数列对应的元素(在图3所示的第一数据中标识为“3”)，组成所述第三子数据；确定所述第一数据中的偶数行的偶数列对应的元素(在图3所示的第一数据中标识为“4”)，组成所述第四子数据。
在步骤S22中，针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果。
在将第一数据拆分为多个第二数据后，可以将多个第二数据分别与权值进行winograd卷积操作，得到多个第一卷积结果。以上述图3所示的示例为例，可以将第一子数据与权值进行winograd卷积操作，得到第一子数据对应的第一卷积结果，将第二子数据与权值进行winograd卷积操作，得到第二子数据对应的第一卷积结果，将第三子数据与权值进行winograd卷积操作，得到第三子数据对应的第一卷积结果，将第四子数据与权值进行winograd卷积操作，得到第四子数据对应的第一卷积结果。
其中，winograd卷积是一种基于多项式插值算法的卷积加速实现方式。它通过对卷积操作的两个输入：输入数据、卷积核进行一定规模切分后分别进行线性变换(winograd正变换)，再将变换后的输入数据和卷积核进行对位乘法，最后对对位乘法结果再次进行线性变换(winograd逆变换)得到与原卷积操作等价的卷积结果。
winograd变换的表达式如下所示：
对于一维的输入数据和卷积核：S＝AT((Gg)⊙(BTd))
对于二维的输入数据和卷积核：S＝AT((GgGT)⊙(BTdB))A
其中，g表示卷积核，G表示卷积核对应的左乘正变换矩阵，GT表示卷积核对应的右乘正变换矩阵，d表示输入数据，B表示输入数据对应的右乘正变换矩阵，BT表示输入数据对应的左乘正变换矩阵，⊙表示对位乘运算，A表示右乘逆变换矩阵，AT表示左乘逆变换矩阵。对于不同维度的输入数据，都有与其相对应的B和BT；同样的，对于不同维度的卷积核，都有与其相对应的G和GT。
通过winograd卷积替代原始卷积操作能够带来硬件能效比和运算时间上的较大收益，同时也可以在不增加、或者增加较少的硬件开销的情况下实现更高的神经网络性能。
在步骤S23中，将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
举例来说，上述预置合并方式为上述预置拆分方式的逆过程，也即合并后得到的第一数据与权值的空洞卷积结果按照预置拆分方式进行拆分，可以得到各个第一卷积结果。
在一种可能的实现方式中，上述将所述多个第一卷积结果按照预置合并方式进行合并，确定合并后得到的第二卷积结果为所述第一数据与所述权值的空洞卷积结果，包括：
将所述第一子数据对应的第一卷积结果中的元素，依次作为所述空洞卷积结果的奇数行的奇数列对应的元素；
将所述第二子数据对应的第一卷积结果中的元素，依次作为所述空洞卷积结果的奇数行的偶数列对应的元素；
将所述第三子数据对应的第一卷积结果中的元素，依次作为所述空洞卷积结果中的偶数行的奇数列对应的元素；
将所述第四子数据对应的第一卷积结果中的元素，依次作为所述空洞卷积结果中的偶数行的偶数列对应的元素。
举例来说，将第一子数据对应的第一卷积结果中的每一行依次作为空洞卷积结果的奇数行，将每一行中的每一个元素依次作为空洞卷积结果中的奇数行的奇数列，将第二子数据对应的第一卷积结果中的每一行依次作为空洞卷积结果的奇数行，将每一行中的每一个元素依次作为空洞卷积结果中的奇数行的偶数列。将第三子数据对应的第一卷积结果中的每一行依次作为空洞卷积结果的偶数行，将每一行中的每一个元素依次作为空洞卷积结果中的偶数行的奇数列，将第四子数据对应的每一卷积结果中的每一行依次作为空洞卷积结果的偶数行，将每一行中的每一个元素依次作为空洞卷积结果中的偶数行的偶数列。
仍以上述示例为例，如图4所示，第一子数据对应的第一卷积结果为2*2，第二子数据对应的第一卷积结果为1*2，第三子数据对应的第一卷积结果为2*1，第四子数据对应的第一卷积结果为1*1。
将第一子数据对应的第一卷积结果中的每一行的依次作为空洞卷积结果的奇数行的奇数列(也即第一子数据对应的第一卷积结果中的第一行的两个元素分别作为空洞卷积结果的第一行的第一列和第三列的元素，第二行的两个元素分别作为空洞卷积结果的第三行的第一列和第三列的元素，在图4中标识为“1”)。
将第二子数据对应的第一卷积结果中的元素，依次作为空洞卷积结果的奇数行的偶数列(也即第二子数据对应的第一卷积结果中的第一行的一个元素作为空洞卷积结果的第一行的第二列的元素，第二行的一个元素作为空洞卷积结果的第三行的第二列的元素，在图4中标识为“2”)。
将第三子数据对应的第一卷积结果中的元素，依次作为空洞卷积结果的偶数行的奇数列(也即第三子数据对应的第一卷积结果中的第一行的一个元素作为空洞卷积结果的第二行的第一列的元素，第二行的一个元素作为空洞卷积结果的第二行的第三列的元素，在图4中标识为“3”)。
将第四子数据对应的第一卷积结果中的元素，依次作为空洞卷积结果的偶数行的偶数列(也即第四子数据对应的第一卷积结果中的第一行的一个元素作为空洞卷积结果的第二行的第二列的元素，在图4中标识为“4”)。
这样，将第一数据按照预置拆分方式进行拆分后，将得到的多个第二数据分别与权值进行winograd卷积操作，并将得到的多个第一卷积结果按照预置合并方式进行合并，由于该预置合并方式为预置拆分方式的逆过程，因此合并后可以得到第一数据与权值的空洞卷积结果。根据本公开提供的数据处理方法，可以提高硬件能效比，减少运算时间，提高运算效率。
为了使本领域技术人员更好的理解本公开的有益效果，以下通过具体示例对本公开的有益效果加以说明。
假设处理器可处理的卷积规模为：5*5的神经元与3*3的权值，若如图3所示的第一数据直接与3*3的权值进行空洞卷积，则处理器每次仅可以处理一个5*5的kernel与3*3的权值的卷积，输出一个卷积结果，处理器需要进行9次运算才可以完成这个空洞卷积。
但将第一数据拆分为四个第二数据后，多个第二数据的规模依次为：4*4、3*4、4*3、3*3，处理器通过一次运算可以得到9个结果，即可完成第一数据与权值的空洞卷积。
可见，本公开提供的数据处理方法提高了硬件能效比，减少了运算时间，提高了运算效率。
在一种可能的实现方式中，上述第一数据可以包括神经元和/或梯度。
在空洞卷积的反向传播过程中，可以通过当前卷积层的第一梯度与权值进行空洞卷积，以确定下一卷积层的第二梯度。在该过程中，可以将当前卷积层的梯度按照预置拆分方式进行拆分，得到四个第一子梯度，并分别将四个第一子梯度与权值进行winograd卷积处理，得到四个卷积结果，将四个卷积结果按照预置合并方式进行合并，可以得到下一卷积层的第二梯度。
在一种可能的实现方式中，上述第一数据可以包括第一神经元和第一梯度，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，可以包括：
将所述第一神经元按照所述预置拆分方式进行拆分，得到多个第二神经元；
将所述第一梯度按照所述预置拆分方式进行拆分，得到多个第二梯度。
举例来说，可以将第一神经元按照预置拆分方式进行拆分，得到多个第二神经元。示例性的，第二神经元可以包括：第一子神经元，第二子神经元、第三子神经元、及第四子神经元，则可以确定第一神经元的奇数行的奇数列对应的元素，组成所述第一子神经元，确定所述第一神经元中的奇数行的偶数列对应的元素，组成所述第二子神经元，确定所述第一神经元中的偶数行的奇数列对应的元素，组成所述第三子神经元，确定所述第一神经元中的偶数行的偶数列对应的元素，组成所述第四子神经元。
对应的，可以对第一梯度按照预置拆分方式进行拆分，得到多个第二梯度。示例性的，第二梯度可以包括：第一子梯度，第二子梯度、第三子梯度、及第四子梯度，则可以确定第一梯度的奇数行的奇数列对应的元素，组成所述第一子梯度，确定所述第一梯度中的奇数行的偶数列对应的元素，组成所述第二子梯度，确定所述第一梯度中的偶数行的奇数列对应的元素，组成所述第三子梯度，确定所述第一梯度中的偶数行的偶数列对应的元素，组成所述第四子梯度。
在一种可能的实现方式中，上述方法还可以包括：
针对任一所述第二神经元，将该第二神经元与对应的第二梯度执行卷积操作，得到第三卷积结果；
确定各个所述第二神经元对应的第三卷积结果的和为所述权值的残差；
其中，所述第二神经元中的元素在所述第一神经元中的位置对应的行与列的奇偶性质，与对应的第二梯度中的元素在所述第一梯度中的位置对应的行与列的奇偶性质相一致。
举例来说，与第二神经元对应的第二梯度中的元素在第一梯度中的位置对应的行与列的奇偶性质，与第二神经元中的元素在第一神经元中的位置对应的行与列的奇偶性质一致，例如：第二神经元中的所有元素在第一神经元中均位于奇数行奇数列，则第二神经元对应的第二梯度中的所有元素在第一梯度中均位于奇数行奇数列；或者，第二神经元中的所有元素在第一神经元中均位于奇数行偶数列，则第二神经元对应的第二梯度中的所有元素在第一梯度中均位于奇数行偶数列，或者，第二神经元中的所有元素在第一神经元中均位于偶数行奇数列，则第二神经元对应的第二梯度中的所有元素在第一梯度中均位于偶数行奇数列；或者，第二神经元中的所有元素在第一神经元中均位于偶数行偶数列，则第二神经元对应的第二梯度中的所有元素在第一梯度中均位于偶数行偶数列。
示例性的，以上述示例为例，第二神经元包括：第一子神经元、第二子神经元、第三子神经元及第四子神经元，第二梯度包括：第一子梯度、第二子梯度、第三子梯度及第四子梯度，则第一子神经元对第一子梯度相对应，第一子神经元与第一子梯度执行卷积处理，得到第一子神经元对应的卷积结果；第二子神经元对第二子梯度相对应，第二子神经元与第二子梯度执行卷积处理，得到第二子神经元对应的卷积结果；第三子神经元对第三子梯度相对应，第三子神经元与第三子梯度执行卷积处理，得到第三子神经元对应的卷积结果；第四子神经元对第四子梯度相对应，第四子神经元与第四子梯度执行卷积处理，得到第四子神经元对应的卷积结果。
在得到各个第二神经元对应的第三卷积结果后，将各个第二神经元对应的第三卷积结果相加，得到的和确定为权值的残差。
这样一来，可以提高硬件能效比，减少运算时间，提高运算效率。
在一种可能的实现方式中，上述方法还可以包括：
根据所述权值的残差调整所述权值。
举例来说，在确定权值的残差后，可以根据该权值的残差调整当前卷积层的权值，例如：确定权值的残差与权值的和为新的权值。
在一种可能的实现方式中，上述针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果，可以包括：
将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；
将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；
执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；
将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果。
在一种可能的实现方式中，上述将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果，可以包括：
将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，
其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
举例来说，假设第二数据表示为：
第二数据为4×4的矩阵，包括16个元素，因此，可以将第二数据拆解为16个第一子张量。
那么，按照本公开的拆解方式，16个第一子张量分别为：
每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0是指：以第一子张量d00为例，在第一行第一列位置的元素与第二数据在第一行第一列的位置的元素相同，其他元素都为0，其他第一子张量也有相同的属性。
需要说明的是，以上拆解方式仅仅是本公开的一些示例，不以任何方式限制本公开，例如，如果第二数据中具有值为0的元素，拆解得到的第一子张量的数量可以少于第二数据的元素的个数，例如，多个第一子张量的个数与所述第二数据的不为0的元素的个数相同。
在一种可能的实现方式中，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，可以包括以下过程：
获取第一子张量对应的第一元子张量的winograd正变换结果；其中，第一子张量对应的第一元子张量为：在第一元子张量中第一位置的元素的值为1，其中，第一位置在第一元子张量中所处的位置与第一子张量中的非0元素所处的位置相同；
将第一子张量中不为0的元素值作为系数乘以对应的第一元子张量的winograd正变换结果，得到第一子张量的winograd正变换结果；
将多个第一子张量的winograd正变换结果相加得到所述第二数据的winograd正变换结果。
仍然以第一子张量d00为例，d00对应的第一元子张量可以为也就是说，第一元子张量是将第一子张量中的非0元素值提取出来，非0元素的值可以作为第一元子张量的系数。
其中，第一子张量对应的第一元子张量的winograd正变换结果可以是通过以下过程预先得到的：对于每一个第一子张量，将该第一子张量对应的第一元子张量左边乘以正变换左乘矩阵、右边乘以正变换右乘矩阵得到第一元子张量的winograd正变换结果。
对于不同尺寸的矩阵，对应的第一元子张量的形式是确定的，对应的正变换左乘矩阵和正变换右乘矩阵也是确定的。
因此，可以预先计算出第一元子张量的winograd正变换结果，具体过程如上所述。举例来说，仍然以d00为例，其对应的第一元子张量的winograd正变换结果为：
再比如，以d01为例，其对应的第一元子张量的winograd正变换结果为：
由于正变换左乘矩阵和正变换右乘矩阵的元素值都是0、±1，第一元子张量的元素值为0或1，第一元子张量的winograd正变换结果中的元素也是0、±1。因此，可以将矩阵乘操作拆解为加法操作。
计算第一元子张量的winograd正变换结果的过程涉及较多的乘法运算，通过本公开的方式，可以将预先计算好的各种规模的第一元子张量的winograd正变换结果保存，这样，在实际的运算过程中，可以直接获取，而不需要重复运算，从而缩短计算时间、节约计算资源。
在获得第一子张量对应的第一元子张量的winograd正变换结果，可以将第一子张量中不为0的元素值乘以对应的第一元子张量的winograd正变换结果，就可以得到第一子张量的winograd正变换结果。举例来说，仍然以d00为例，其对应的winograd正变换结果为：
再比如，以d01为例，d01的winograd正变换结果为
通过以上过程计算得到所有第一子张量的winograd正变换结果，将多个第一子张量的winograd正变换结果相加，即可得到所述第二输入数据的winograd正变换结果。
在一种可能的实现方式中，上述将所述权值的winograd正变换拆解为求和运算，进行计算得到所述权值的winograd正变换结果，可以包括：
将所述权值拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到所述权值的winograd正变换结果，
其中，所述多个第二子张量的个数与所述权值的元素的个数相同，所述多个第二子张量中的每个第二子张量中有一个元素与所述权值中的对应位置的元素相同、其他元素均为0。
将权值核拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到权值的winograd正变换结果。
假设权值可以表示为：
权值为3×3的矩阵，包括9个元素，因此，可以将权值拆解为9个第二子张量。
那么，按照本公开的拆解方式，9个第二子张量分别为：
同样的，每个第二子张量中有一个元素与权值中的对应位置的元素相同、其他元素均为0。
对所述多个第二子张量进行winograd正变换并求和得到权值的winograd正变换结果的过程，可以参照前述对多个第一子张量进行winograd正变换并求和得到第二数据的winograd正变换结果的过程，本公开在此不再赘述。
在得到第二数据的winograd正变换结果与权值的winograd正变换结果后，可以将执行所述第二数据的winograd正变换结果与权值的winograd正变换结果的对位乘操作，得到对位乘结果。
其中，对位乘可以是指对两个张量对应位置的数据相乘得到的数据作为对位乘结果中相应位置的值。
假设第二数据的winograd正变换结果BTd4×4B可以表示为：
权值的winograd正变换结果可以表示为：/>
那么对位乘结果可以为：
第二数据的winograd卷积结果可以表示为S4×4＝AT(G4×4⊙D4×4)A，本公开可以将AT(G4×4⊙D4×4)A拆解为求和运算，并进行计算得到所述第二数据的winograd卷积结果，从而可以进一步节约计算时间、减少能耗。
在一种可能的实现方式中，上述将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果，可以包括：
将所述对位乘结果拆解为多个第三子张量，对所述多个第三子张量进行winograd逆变换并求和，得到所述第二数据与所述权值的第一卷积结果，
其中，所述多个第三子张量的个数与所述对位乘结果的不为0的元素的个数相同，所述多个第三子张量中的每个第三子张量中有一个元素与所述对位乘结果中的对应位置的元素相同、其他元素均为0。
假设对位乘结果为：
将对位乘结果拆解为多个第三子张量，例如可以拆解为16个，16个第三子张量分别为：
在拆解完后，可以对所述多个第三子张量进行winograd逆变换并求和得到所述第二数据的第一卷积结果。
在一种可能的实现方式中，对所述多个第三子张量进行winograd逆变换并求和得到所述第二数据的第一卷积结果，可以包括以下过程：
获取第三子张量对应的第三元子张量的winograd逆变换结果；其中，第三子张量对应的第三元子张量为：在第三元子张量中第二位置的元素的值为1，其中，第二位置在第三元子张量中所处的位置与第三子张量中的非0元素所处的位置相同；
将第三子张量中不为0的元素值作为系数乘以对应的第三元子张量的winograd逆变换结果，得到第三子张量的winograd逆变换结果；
将多个第三子张量的winograd逆变换结果相加得到所述第二数据的第一卷积结果。
第三子张量对应的第三元子张量确定的方式和上文中第一元子张量确定的方式相同，不再赘述。其中，第三元子张量的winograd逆变换结果是通过以下过程预先得到的：对于每一个第三子张量，将该第三子张量对应的第三元子张量左边乘以逆变换左乘矩阵、右边乘以逆变换右乘矩阵得到第三元子张量的winograd逆变换结果。
对于不同尺寸的矩阵，对应的第三元子张量的形式是确定的，对应的逆变换左乘矩阵和逆变换右乘矩阵也是确定的。因此，可以预先计算出第三元子张量的winograd逆变换结果，具体过程如上所述。对于本文上述列举的示例，逆变换左乘矩阵为2×4的矩阵，例如可以为：
逆变换右乘矩阵为4×2的矩阵，例如可以为：
逆变换矩阵的维度可以根据第二数据的维度以及权值的维度和卷积步长确定，上文仅仅是一个示例，不以任何方式限制本公开。
逆变换矩阵由0,±1构成，因此逆变换的矩阵乘操作可以拆解为加法和移位操作实现。将逆变换矩阵乘以第三元子张量即可得到第三元子张量的winograd逆变换结果，第三元子张量的winograd逆变换结果内的元素值由0,/>±1等构成，分数可以通过简单的移位操作计算，相比于乘法操作仍然可以节省计算时间。
对于将第三子张量中不为0的元素值作为系数乘以对应的第三元子张量的winograd逆变换结果，得到第三子张量的winograd逆变换结果、将多个第三子张量的winograd逆变换结果相加得到所述第二数据的第一卷积结果具体过程，可以参照上文的将第一子张量中不为0的元素值作为系数乘以对应的第一元子张量的winograd正变换结果，得到第一子张量的winograd正变换结果、将多个第一子张量的winograd正变换结果相加得到所述输入数据的winograd正变换结果，只不过第三元子张量的winograd逆变换结果不完全由0、±1，但分数可以通过简单的移位操作计算，相比于乘法操作，本公开将普通的逆变换过程拆解后仍然可以实现节约计算时间、减少能耗的效果。
根据本公开上述实施方式可知，通过将对位乘结果进行拆解得到多个第三子张量，根据预先计算得到的第三子张量对应的第三元子张量的winograd逆变换结果以及第三子张量的非0元素值即可进行求和运算得到第二数据的第一卷积结果。根据本公开的上述运算装置，将乘法运算拆解为求和运算可以节约计算时间、减少能耗。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本公开所必须的。
进一步需要说明的是，虽然图1-4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-4中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
图5示出根据本公开实施例的数据处理装置的框图。如图5所示，所述装置可以包括：
拆分模块501，可以用于将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
卷积模块502，可以用于针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
合并模块503，可以用于将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
这样，将第一数据按照预置拆分方式进行拆分后，将得到的多个第二数据分别与权值进行winograd卷积操作，并将得到的多个第一卷积结果按照预置合并方式进行合并，由于该预置合并方式为预置拆分方式的逆过程，因此合并后可以得到第一数据与权值的空洞卷积结果。根据本公开提供的数据处理装置，可以提高硬件能效比，减少运算时间，提高运算效率。
在一种可能的实现方式中，所述多个第二数据包括第一子数据、第二子数据、第三子数据及第四子数据，上述拆分模块还可以用于：
遍历第一数据中的元素，确定所述第一数据中的奇数行的奇数列对应的元素，组成所述第一子数据；
确定所述第一数据中的奇数行的偶数列对应的元素，组成所述第二子数据；
确定所述第一数据中的偶数行的奇数列对应的元素，组成所述第三子数据；
确定所述第一数据中的偶数行的偶数列对应的元素，组成所述第四子数据。
在一种可能的实现方式中，上述合并模块，还可以用于：
将所述第一子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的奇数列对应的元素；
将所述第二子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的偶数列对应的元素；
将所述第三子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的奇数列对应的元素；
将所述第四子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的偶数列对应的元素。
在一种可能的实现方式中，上述第一数据可以包括神经元和/或梯度。
在一种可能的实现方式中，上述卷积模块，还可以用于：
将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；
将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；
执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；
将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果。
在一种可能的实现方式中，上述卷积模块，还可以用于：
将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，
其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
在一种可能的实现方式中，上述卷积模块，还可以用于：
将所述权值拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到所述权值的winograd正变换结果，
其中，所述多个第二子张量的个数与所述权值的元素的个数相同，所述多个第二子张量中的每个第二子张量中有一个元素与所述权值中的对应位置的元素相同、其他元素均为0。
在一种可能的实现方式中，上述卷积模块，还可以用于：
将所述对位乘结果拆解为多个第三子张量，对所述多个第三子张量进行winograd逆变换并求和，得到所述第二数据与所述权值的第一卷积结果，
其中，所述多个第三子张量的个数与所述对位乘结果的不为0的元素的个数相同，所述多个第三子张量中的每个第三子张量中有一个元素与所述对位乘结果中的对应位置的元素相同、其他元素均为0。
在一种可能的实现方式中，所述第一数据包括第一神经元和第一梯度，上述拆分模块，还可以用于：
将所述第一神经元按照所述预置拆分方式进行拆分，得到多个第二神经元；
将所述第一梯度按照所述预置拆分方式进行拆分，得到多个第二梯度。
在一种可能的实现方式中，所述装置还可以包括：
处理模块，用于针对任一所述第二神经元，将该第二神经元与对应的第二梯度执行卷积操作，得到第三卷积结果；
确定模块，用于确定各个所述第二神经元对应的第三卷积结果的和为所述权值的残差；
其中，所述第二神经元中的元素在所述第一神经元中的位置对应的行与列的奇偶性质，与对应的第二梯度中的元素在所述第一梯度中的位置对应的行与列的奇偶性质相一致。
在一种可能的实现方式中，所述装置还可以包括：
调整模块，用于根据所述权值的残差调整所述权值。
应该理解，上述的装置实施例仅是示意性的，本公开的装置还可通过其它的方式实现。例如，上述实施例中所述单元/模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如，多个单元、模块或组件可以结合，或者可以集成到另一个***，或一些特征可以忽略或不执行。
另外，若无特别说明，在本公开各个实施例中的各功能单元/模块可以集成在一个单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一起。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用软件程序模块的形式实现。
所述集成的单元/模块如果以硬件的形式实现时，该硬件可以是数字电路，模拟电路等等。硬件结构的物理实现包括但不局限于晶体管，忆阻器等等。若无特别说明，所述人工智能处理器可以是任何适当的硬件处理器，比如CPU、GPU、FPGA、DSP和ASIC等等。若无特别说明，所述存储单元可以是任何适当的磁存储介质或者磁光存储介质，比如，阻变式存储器RRAM(Resistive Random Access Memory)、动态随机存取存储器DRAM(Dynamic RandomAccess Memory)、静态随机存取存储器SRAM(Static Random-Access Memory)、增强动态随机存取存储器EDRAM(Enhanced Dynamic Random Access Memory)、高带宽内存HBM(High-Bandwidth Memory)、混合存储立方HMC(Hybrid Memory Cube)等等。
所述集成的单元/模块如果以软件程序模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
在一种可能的实现方式中，还公开了一种人工智能芯片，其包括了上述数据处理装置。
在一种可能的实现方式中，还公开了一种板卡，其包括存储器件、接口装置和控制器件以及上述人工智能芯片；其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；所述存储器件，用于存储数据；所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；所述控制器件，用于对所述人工智能芯片的状态进行监控。
图6示出根据本公开实施例的板卡的结构框图，参阅图6，上述板卡除了包括上述芯片389以外，还可以包括其他的配套部件，该配套部件包括但不限于：存储器件390、接口装置391和控制器件392；
所述存储器件390与所述人工智能芯片通过总线连接，用于存储数据。所述存储器件可以包括多组存储单元393。每一组所述存储单元与所述人工智能芯片通过总线连接。可以理解，每一组所述存储单元可以是DDR SDRAM(英文：Double Data Rate SDRAM，双倍速率同步动态随机存储器)。
DDR不需要提高时钟频率就能加倍提高SDRAM的速度。DDR允许在时钟脉冲的上升沿和下降沿读出数据。DDR的速度是标准SDRAM的两倍。在一个实施例中，所述存储装置可以包括4组所述存储单元。每一组所述存储单元可以包括多个DDR4颗粒(芯片)。在一个实施例中，所述人工智能芯片内部可以包括4个72位DDR4控制器，上述72位DDR4控制器中64bit用于传输数据，8bit用于ECC校验。可以理解，当每一组所述存储单元中采用DDR4-3200颗粒时，数据传输的理论带宽可达到25600MB/s。
在一个实施例中，每一组所述存储单元包括多个并联设置的双倍速率同步动态随机存储器。DDR在一个时钟周期内可以传输两次数据。在所述芯片中设置控制DDR的控制器，用于对每个所述存储单元的数据传输与数据存储的控制。
所述接口装置与所述人工智能芯片电连接。所述接口装置用于实现所述人工智能芯片与外部设备(例如服务器或计算机)之间的数据传输。例如在一个实施例中，所述接口装置可以为标准PCIE接口。比如，待处理的数据由服务器通过标准PCIE接口传递至所述芯片，实现数据转移。优选的，当采用PCIE 3.0X 16接口传输时，理论带宽可达到16000MB/s。在另一个实施例中，所述接口装置还可以是其他的接口，本公开并不限制上述其他的接口的具体表现形式，所述接口单元能够实现转接功能即可。另外，所述人工智能芯片的计算结果仍由所述接口装置传送回外部设备(例如服务器)。
所述控制器件与所述人工智能芯片电连接。所述控制器件用于对所述人工智能芯片的状态进行监控。具体的，所述人工智能芯片与所述控制器件可以通过SPI接口电连接。所述控制器件可以包括单片机(Micro Controller Unit，MCU)。如所述人工智能芯片可以包括多个处理芯片、多个处理核或多个处理电路，可以带动多个负载。因此，所述人工智能芯片可以处于多负载和轻负载等不同的工作状态。通过所述控制装置可以实现对所述人工智能芯片中多个处理芯片、多个处理和或多个处理电路的工作状态的调控。
在一种可能的实现方式中，公开了一种电子设备，其包括了上述人工智能芯片。电子设备包括数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、手机、行车记录仪、导航仪、传感器、摄像头、服务器、云端服务器、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图7示出根据本公开实施例的一种电子设备800的框图。例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等终端。
参照图7，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件814，以及通信组件816。
处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。
存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理***，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。
多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜***或具有焦距和光学变焦能力。
音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。
I/O接口812为处理组件802和***接口模块之间提供接口，上述***接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如CMOS或CCD图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。
通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器804，上述计算机程序指令可由电子设备800的处理器820执行以完成上述方法。
图8示出根据本公开实施例的一种电子设备1900的框图。例如，电子设备1900可以被提供为一服务器。参照图8，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作***，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。上述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
依据以下条款可更好地理解前述内容：
条款A1，一种数据处理方法，应用于处理器，所述方法包括：
将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
条款A2，根据条款A1的方法，所述多个第二数据包括第一子数据、第二子数据、第三子数据及第四子数据，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，包括：
遍历第一数据中的元素，确定所述第一数据中的奇数行的奇数列对应的元素，组成所述第一子数据；
确定所述第一数据中的奇数行的偶数列对应的元素，组成所述第二子数据；
确定所述第一数据中的偶数行的奇数列对应的元素，组成所述第三子数据；
确定所述第一数据中的偶数行的偶数列对应的元素，组成所述第四子数据。
条款A3，根据条款A2所述的方法，所述将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，包括：
将所述第一子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的奇数列对应的元素；
将所述第二子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的偶数列对应的元素；
将所述第三子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的奇数列对应的元素；
将所述第四子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的偶数列对应的元素。
条款A4，根据条款A1至A3中任一项所述的方法，所述第一数据包括神经元和/或梯度。
条款A5，根据条款A1至A4中任一项所述的方法，所述针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果，包括：
将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；
将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；
执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；
将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果。
条款A6，根据条款A5所述的方法，所述将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果，包括：
将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，
其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
条款A7，根据条款A5或A6所述的方法，所述将所述权值的winograd正变换拆解为求和运算，进行计算得到所述权值的winograd正变换结果，包括：
将所述权值拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到所述权值的winograd正变换结果，
其中，所述多个第二子张量的个数与所述权值的元素的个数相同，所述多个第二子张量中的每个第二子张量中有一个元素与所述权值中的对应位置的元素相同、其他元素均为0。
条款A8，根据条款A5至A7中任一项所述的方法，所述将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果，包括：
将所述对位乘结果拆解为多个第三子张量，对所述多个第三子张量进行winograd逆变换并求和，得到所述第二数据与所述权值的第一卷积结果，
其中，所述多个第三子张量的个数与所述对位乘结果的不为0的元素的个数相同，所述多个第三子张量中的每个第三子张量中有一个元素与所述对位乘结果中的对应位置的元素相同、其他元素均为0。
条款A9，根据条款A1至A8中任一项所述的方法，所述第一数据包括第一神经元和第一梯度，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，包括：
将所述第一神经元按照所述预置拆分方式进行拆分，得到多个第二神经元；
将所述第一梯度按照所述预置拆分方式进行拆分，得到多个第二梯度。
条款A10，根据条款A9所述的方法，所述方法还包括：
针对任一所述第二神经元，将该第二神经元与对应的第二梯度执行卷积操作，得到第三卷积结果；
确定各个所述第二神经元对应的第三卷积结果的和为所述权值的残差；
其中，所述第二神经元中的元素在所述第一神经元中的位置对应的行与列的奇偶性质，与对应的第二梯度中的元素在所述第一梯度中的位置对应的行与列的奇偶性质相一致。
条款A11，根据条款A10所述的方法，根据所述权值的残差调整所述权值。
条款A12，一种数据处理装置，应用于处理器，所述装置包括：
拆分模块，用于将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
卷积模块，用于针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
合并模块，用于将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程。
条款A13，根据条款A12所述的装置，所述多个第二数据包括第一子数据、第二子数据、第三子数据及第四子数据，所述拆分模块，还用于：
遍历第一数据中的元素，确定所述第一数据中的奇数行的奇数列对应的元素，组成所述第一子数据；
确定所述第一数据中的奇数行的偶数列对应的元素，组成所述第二子数据；
确定所述第一数据中的偶数行的奇数列对应的元素，组成所述第三子数据；
确定所述第一数据中的偶数行的偶数列对应的元素，组成所述第四子数据。
条款A14，根据条款A13所述的装置，所述合并模块，还用于：
将所述第一子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的奇数列对应的元素；
将所述第二子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的偶数列对应的元素；
将所述第三子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的奇数列对应的元素；
将所述第四子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的偶数列对应的元素。
条款A15，根据条款A12至A14所述的装置，所述第一数据包括神经元和/或梯度。
条款A16，根据条款A12至A15所述的装置，所述卷积模块，还用于：
将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；
将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；
执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；
将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果。
条款A17，根据条款A16所述的装置，所述卷积模块，还用于：
将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，
其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
条款A18，根据条款A16或A17所述的装置，所述卷积模块，还用于：
将所述权值拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到所述权值的winograd正变换结果，
其中，所述多个第二子张量的个数与所述权值的元素的个数相同，所述多个第二子张量中的每个第二子张量中有一个元素与所述权值中的对应位置的元素相同、其他元素均为0。
条款A19，根据条款A16至A18中任一项所述的装置，所述卷积模块，还用于：
将所述对位乘结果拆解为多个第三子张量，对所述多个第三子张量进行winograd逆变换并求和，得到所述第二数据与所述权值的第一卷积结果，
其中，所述多个第三子张量的个数与所述对位乘结果的不为0的元素的个数相同，所述多个第三子张量中的每个第三子张量中有一个元素与所述对位乘结果中的对应位置的元素相同、其他元素均为0。
条款A20，根据条款A12至A19中任一项所述的装置，所述第一数据包括第一神经元和第一梯度，所述拆分模块，还用于：
将第一神经元按照所述预置拆分方式进行拆分，得到多个第二神经元；
将第一梯度按照所述预置拆分方式进行拆分，得到多个第二梯度。
条款A21，根据条款A20所述的装置，所述装置还包括：
处理模块，用于针对任一所述第二神经元，将该第二神经元与对应的第二梯度执行卷积操作，得到第三卷积结果；
确定模块，用于确定各个所述第二神经元对应的第三卷积结果的和为所述权值的残差；
其中，所述第二神经元中的元素在所述第一神经元中的位置对应的行与列的奇偶性质，与对应的第二梯度中的元素在所述第一梯度中的位置对应的行与列的奇偶性质相一致。
条款A22，根据条款A21所述的装置，所述装置还包括：
调整模块，用于根据所述权值的残差调整所述权值。
条款A23，一种人工智能芯片，所述芯片包括如条款A12所述的数据处理装置。
条款A24，一种电子设备，所述电子设备包括如条款A23所述的人工智能芯片。
条款A25，一种板卡，所述板卡包括：存储器件、接口装置和控制器件以及如条款A23所述的人工智能芯片；
其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；
所述存储器件，用于存储数据；
所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；
所述控制器件，用于对所述人工智能芯片的状态进行监控。
条款A26，根据条款A25所述的板卡，所述存储器件包括：多组存储单元，每一组所述存储单元与所述人工智能芯片通过总线连接，所述存储单元为：DDR SDRAM；
所述芯片包括：DDR控制器，用于对每个所述存储单元的数据传输与数据存储的控制；
所述接口装置为：标准PCIE接口。
条款A27，一种电子设备，包括：处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行条款A1至A11中任意一项所述的方法。
条款A28，一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现条款A1至A11中任意一项所述的方法。
以上对本公开实施例进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明仅用于帮助理解本公开的方法及其核心思想。同时，本领域技术人员依据本公开的思想，基于本公开的具体实施方式及应用范围上做出的改变或变形之处，都属于本公开保护的范围。综上所述，本说明书内容不应理解为对本公开的限制。

Claims (16)

1.一种数据处理方法，其特征在于，应用于处理器，所述方法包括：
将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程；
其中，所述针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果，包括：将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果；
其中，所述将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果，包括：将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
2.根据权利要求1所述的方法，其特征在于，所述多个第二数据包括第一子数据、第二子数据、第三子数据及第四子数据，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，包括：
遍历第一数据中的元素，确定所述第一数据中的奇数行的奇数列对应的元素，组成所述第一子数据；
确定所述第一数据中的奇数行的偶数列对应的元素，组成所述第二子数据；
确定所述第一数据中的偶数行的奇数列对应的元素，组成所述第三子数据；
确定所述第一数据中的偶数行的偶数列对应的元素，组成所述第四子数据。
3.根据权利要求2所述的方法，其特征在于，所述将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，包括：
将所述第一子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的奇数列对应的元素；
将所述第二子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果的奇数行的偶数列对应的元素；
将所述第三子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的奇数列对应的元素；
将所述第四子数据对应的第一卷积结果中的元素依次作为所述空洞卷积结果中的偶数行的偶数列对应的元素。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述第一数据包括神经元和/或梯度。
5.根据权利要求1所述的方法，其特征在于，所述将所述权值的winograd正变换拆解为求和运算，进行计算得到所述权值的winograd正变换结果，包括：
将所述权值拆解为多个第二子张量，对所述多个第二子张量进行winograd正变换并求和得到所述权值的winograd正变换结果，
其中，所述多个第二子张量的个数与所述权值的元素的个数相同，所述多个第二子张量中的每个第二子张量中有一个元素与所述权值中的对应位置的元素相同、其他元素均为0。
6.根据权利要求1所述的方法，其特征在于，所述将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果，包括：
将所述对位乘结果拆解为多个第三子张量，对所述多个第三子张量进行winograd逆变换并求和，得到所述第二数据与所述权值的第一卷积结果，
其中，所述多个第三子张量的个数与所述对位乘结果的不为0的元素的个数相同，所述多个第三子张量中的每个第三子张量中有一个元素与所述对位乘结果中的对应位置的元素相同、其他元素均为0。
7.根据权利要求1所述的方法，其特征在于，所述第一数据包括第一神经元和第一梯度，所述将第一数据按照预置拆分方式进行拆分，得到多个第二数据，包括：
将所述第一神经元按照所述预置拆分方式进行拆分，得到多个第二神经元；
将所述第一梯度按照所述预置拆分方式进行拆分，得到多个第二梯度。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
针对任一所述第二神经元，将该第二神经元与对应的第二梯度执行卷积操作，得到第三卷积结果；
确定各个所述第二神经元对应的第三卷积结果的和为所述权值的残差；
其中，所述第二神经元中的元素在所述第一神经元中的位置对应的行与列的奇偶性质，与对应的第二梯度中的元素在所述第一梯度中的位置对应的行与列的奇偶性质相一致。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
根据所述权值的残差调整所述权值。
10.一种数据处理装置，其特征在于，应用于处理器，所述装置包括：
拆分模块，用于将第一数据按照预置拆分方式进行拆分，得到多个第二数据；
卷积模块，用于针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果；
合并模块，用于将所述多个第一卷积结果按照预置合并方式进行合并，得到所述第一数据与所述权值的空洞卷积结果，
其中，所述预置合并方式为所述预置拆分方式的逆过程；
其中，针对任一所述第二数据，将该第二数据与权值执行winograd卷积操作，得到多个第一卷积结果，包括：将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果；将所述权值的winograd正变换拆解为求和运算，进行计算得到权值的winograd正变换结果；执行所述第二数据的winograd正变换结果与所述权值的winograd正变换结果的对位乘操作，得到对位乘结果；将对所述对位乘结果的winograd逆变换拆解为求和运算，得到所述第二数据与所述权值的第一卷积结果；
其中，所述将所述第二数据的winograd正变换拆解为求和运算，进行计算得到所述第二数据的winograd正变换结果，包括：将所述第二数据拆解为多个第一子张量，对所述多个第一子张量进行winograd正变换并求和得到所述第二数据的winograd正变换结果，其中，所述多个第一子张量的个数与所述第二数据的不为0元素的个数相同，所述多个第一子张量中的每个第一子张量中有一个元素与所述第二数据中的对应位置的元素相同、其他元素均为0。
11.一种人工智能芯片，其特征在于，所述芯片包括如权利要求10所述的数据处理装置。
12.一种电子设备，其特征在于，所述电子设备包括如权利要求11所述的人工智能芯片。
13.一种板卡，其特征在于，所述板卡包括：存储器件、接口装置和控制器件以及如权利要求11所述的人工智能芯片；
其中，所述人工智能芯片与所述存储器件、所述控制器件以及所述接口装置分别连接；
所述存储器件，用于存储数据；
所述接口装置，用于实现所述人工智能芯片与外部设备之间的数据传输；
所述控制器件，用于对所述人工智能芯片的状态进行监控。
14.根据权利要求13所述的板卡，其特征在于，
所述存储器件包括：多组存储单元，每一组所述存储单元与所述人工智能芯片通过总线连接，所述存储单元为：DDR SDRAM；
所述芯片包括：DDR控制器，用于对每个所述存储单元的数据传输与数据存储的控制；
所述接口装置为：标准PCIE接口。
15.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至9中任意一项所述的方法。
16.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至9中任意一项所述的方法。
CN201911251492.0A 2019-12-09 2019-12-09 数据处理方法、装置、计算机设备和存储介质 Active CN113033813B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911251492.0A CN113033813B (zh) 2019-12-09 2019-12-09 数据处理方法、装置、计算机设备和存储介质
PCT/CN2020/123832 WO2021114903A1 (zh) 2019-12-09 2020-10-27 数据处理方法、装置、计算机设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911251492.0A CN113033813B (zh) 2019-12-09 2019-12-09 数据处理方法、装置、计算机设备和存储介质

Publications (2)

Publication Number Publication Date
CN113033813A CN113033813A (zh) 2021-06-25
CN113033813B true CN113033813B (zh) 2024-04-26

Family

ID=76328836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911251492.0A Active CN113033813B (zh) 2019-12-09 2019-12-09 数据处理方法、装置、计算机设备和存储介质

Country Status (2)

Country Link
CN (1) CN113033813B (zh)
WO (1) WO2021114903A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113610223B (zh) * 2021-08-03 2023-12-26 安谋科技（中国）有限公司 乘法电路、卷积运算方法、介质、片上***和电子设备
CN115019166B (zh) * 2022-05-24 2024-02-09 深圳大学 沼泽湿地信息提取方法、装置、介质及终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229654A (zh) * 2016-12-14 2018-06-29 上海寒武纪信息科技有限公司 神经网络卷积运算装置及方法
CN110097172A (zh) * 2019-03-18 2019-08-06 中国科学院计算技术研究所 一种基于winograd卷积运算的卷积神经网络数据处理方法及装置
CN110222760A (zh) * 2019-06-04 2019-09-10 东南大学 一种基于winograd算法的快速图像处理方法
CN110533164A (zh) * 2019-08-05 2019-12-03 西安交通大学 一种面向卷积神经网络加速器的Winograd卷积拆分方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993186B (zh) * 2017-12-14 2021-05-25 中国人民解放军国防科技大学 一种基于Winograd算法的3D CNN加速方法及***
CN110334803A (zh) * 2019-07-18 2019-10-15 南京风兴科技有限公司 基于稀疏化Winograd算法的卷积计算方法和卷积神经网络加速器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229654A (zh) * 2016-12-14 2018-06-29 上海寒武纪信息科技有限公司 神经网络卷积运算装置及方法
CN110097172A (zh) * 2019-03-18 2019-08-06 中国科学院计算技术研究所 一种基于winograd卷积运算的卷积神经网络数据处理方法及装置
CN110222760A (zh) * 2019-06-04 2019-09-10 东南大学 一种基于winograd算法的快速图像处理方法
CN110533164A (zh) * 2019-08-05 2019-12-03 西安交通大学 一种面向卷积神经网络加速器的Winograd卷积拆分方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EFFICIENT DILATED-WINOGRAD CONVOLUTIONAL NEURAL NETWORKS;KIM, Minsik 等;2019 IEEE International Conference on Image Processing;第2711-2714页 *

Also Published As

Publication number Publication date
WO2021114903A1 (zh) 2021-06-17
CN113033813A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN110889503B (zh) 数据处理方法、装置、计算机设备和存储介质
CN110692038B (zh) 多功能矢量处理器电路
CN113033813B (zh) 数据处理方法、装置、计算机设备和存储介质
WO2021083101A1 (zh) 数据处理方法、装置及相关产品
CN113033761B (zh) 数据处理方法、装置、计算机设备和存储介质
CN111443917A (zh) 神经网络运行优化方法、装置及相关产品
CN112784951B (zh) Winograd卷积运算方法及相关产品
WO2021185262A1 (zh) 计算装置、方法、板卡和计算机可读存储介质
CN113297128B (zh) 数据处理方法、装置、计算机设备和存储介质
CN112765538B (zh) 数据处理方法、装置、计算机设备和存储介质
CN112765541B (zh) 数据处理方法、装置、计算机设备和存储介质
CN116400884A (zh) 乘加器的控制方法、装置、计算机设备和存储介质
CN112766471B (zh) 运算装置及相关产品
CN112766473B (zh) 运算装置及相关产品
CN113762488B (zh) 处理器、数据处理方法、计算机设备和存储介质
WO2021082654A1 (zh) 数据处理方法、装置、计算机设备和存储介质
CN112766472B (zh) 数据处理方法、装置、计算机设备和存储介质
CN113298223B (zh) 数据处理方法、装置、计算机设备和存储介质
CN113762518B (zh) 数据处理方法、装置、计算机设备和存储介质
CN112784207B (zh) 运算方法及相关产品
CN111783969A (zh) 数据处理方法、装置、计算机设备和存储介质
CN106550267B (zh) 多媒体信息解码方法及装置
CN113835990B (zh) 检测方法、装置、计算机设备和存储介质
CN112765539B (zh) 运算装置、方法及相关产品
EP4024288B1 (en) Computing apparatus, method, board card and computer-readable storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant