CN113014247A

CN113014247A - 一种输入缓冲器

Info

Publication number: CN113014247A
Application number: CN202110199233.9A
Authority: CN
Inventors: 唐鹤; 童灿; 刘汉鹏; 庄浩宇
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2021-02-23
Filing date: 2021-02-23
Publication date: 2021-06-22

Abstract

一种输入缓冲器，属于模拟集成电路技术领域。本发明包括主放大器、辅助放大器和跨导放大器，其中辅助放大器采用三极管Q3、Q4以及与三极管基极串联的电阻R1、R2组成的有源电感代替传统输入缓冲器中由二极管连接形式的三极管Q11、Q12，再将辅助放大器的输出电压通过跨导放大器加在主放大器的输出节点上，这样不仅可以起到与传统输入缓冲器中二极管负载相同的电流电压转换作用，还可以改善电路的频率特性，使得本发明更适合应用于超高速电路中。相比传统的输入缓冲电路，本发明的电路不仅减小了非线性失真，也提高了低电源电压下输入缓冲电路的满摆幅输入范围。

Description

一种输入缓冲器

技术领域

本发明属于模拟集成电路技术领域，涉及一种输入缓冲电路，尤其适合InP HBT工艺实现，适用于双极型工艺下超高速采样保持电路中的前端设计。

背景技术

模数转换器广泛应用于现代电子***之中，是雷达、通讯、医疗影像和数字测量等***的重要组成部分。在超高速模数转换器中，输入缓冲电路是必不可少的模块之一。它把输入信号和开关电路隔开，减小采样开关噪声对输入信号的影响。同时，由于CMOS工艺的电路失调较大、截止频率不高的特点，而InP HBT工艺具有超高速、高器件一致性、高击穿电压等优点，因此InP HBT工艺在超高速数模转换器的设计方面具有独特的优势。

基于InP HBT工艺的传统输入缓冲电路如图1所示，一般是由三极管Q9集电极上的负载电阻R10串联线性二极管Q11、三极管Q10集电极上的负载电阻R11串联线性二极管Q12组成的共发射极差分放大器。由于晶体管的非理想特性，引起了差分对输出电压电流转换的非线性特性，而由二极管和电阻组成的负载电路的电流电压转换优化了输入缓冲差分电压传输的线性特性。这种结构存在两个主要缺点，一是由于集电极串联二极管的压降限制了电源电压的下降；另一方面，为了满足线性度的要求，差分放大器需要一个相对高的偏置电流，因此传统输入缓冲器的输入信号摆幅大小也受到了限制。

发明内容

针对上述传统基于InP HBT工艺的输入缓冲器在电源电压降低和输入信号满摆幅不大等方面存在的问题，本发明提出了一种输入缓冲器，尤其适合InP HBT工艺实现，采用本发明的结构不仅提高了输入信号满摆幅的范围，同时可以在较低的电源电压下工作。

本发明的技术方案为：

一种输入缓冲器，包括主放大器，所述主放大器包括第七NPN型三极管、第八NPN型三极管、第五电流源、第六电流源、第三电阻、第四电阻和第七电阻，其中第三电阻与第四电阻的阻值相等，第五电流源和第六电流源的电流值相同，第七NPN型三极管和第八NPN型三极管采用相同的三极管；

第七NPN型三极管的基极作为所述输入缓冲器的第一差分输入端，其发射极连接第七电阻的一端并通过第五电流源后接地，其集电极连接第三电阻的一端并作为所述输入缓冲器的第一差分输出端；

第八NPN型三极管的基极作为所述输入缓冲器的第二差分输入端，其发射极连接第七电阻的另一端并通过第六电流源后接地，其集电极连接第四电阻的一端并作为所述输入缓冲器的第二差分输出端；

第三电阻的另一端和第四电阻的另一端连接电源电压；

所述输入缓冲器还包括辅助放大器和跨导放大器，

所述辅助放大器包括第一NPN型三极管、第二NPN型三极管、第三NPN型三极管、第四NPN型三极管、第一电流源、第二电流源、第一电阻、第二电阻和第五电阻，其中第一电阻与第二电阻的阻值相等，第一电流源和第二电流源的电流值相同，第一NPN型三极管和第二NPN型三极管采用相同的三极管，第三NPN型三极管和第四NPN型三极管采用相同的三极管；

第一NPN型三极管的基极连接所述输入缓冲器的第一差分输入端，其发射极连接第五电阻的一端并通过第一电流源后接地，其集电极连接第三NPN型三极管的发射极；

第二NPN型三极管的基极连接所述输入缓冲器的第二差分输入端，其发射极连接第五电阻的另一端并通过第二电流源后接地，其集电极连接第四NPN型三极管的发射极；

第一电阻一端连接第三NPN型三极管的基极，另一端连接第三NPN型三极管的集电极和电源电压，第一电阻和第三NPN型三极管组成有源电感；

第二电阻一端连接第四NPN型三极管的基极，另一端连接第四NPN型三极管的集电极和电源电压，第二电阻和第四NPN型三极管组成有源电感；

所述跨导放大器包括第五NPN型三极管、第六NPN型三极管、第三电流源、第四电流源和第六电阻，其中第五NPN型三极管和第六NPN型三极管采用相同的三极管，第三电流源和第四电流源的电流值相同；

第五NPN型三极管的基极连接第一NPN型三极管的集电极，其集电极连接所述输入缓冲器的第一差分输出端，其发射极连接第六电阻的一端并通过第三电流源后接地；

第六NPN型三极管的基极连接第二NPN型三极管的集电极，其集电极连接所述输入缓冲器的第二差分输出端，其发射极连接第六电阻的另一端并通过第四电流源后接地。

具体的，第五电阻和第七电阻的阻值相等。

具体的，通过调节第六电阻的阻值，使得跨导放大器的等效跨导

其中R₃为第三电阻的阻值。

具体的，所述输入缓冲器全部基于InP HBT工艺实现。

本发明的有益效果为：本发明通过将传统的输入缓冲电路改由主放大器、跨导放大器和辅助放大器三部分组成，并采用三极管Q3、Q4与三极管基极串联电阻R1、R2组成有源电感，不仅减小了非线性失真，也可以提高低电源电压下输入缓冲器电路的满摆幅输入范围，使整个输入缓冲电路更适合工作在高速采样保持电路中。

附图说明

下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。

图1是传统基于InP HBT工艺的输入缓冲器的结构示意图。

图2为本发明提出的一种输入缓冲器的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明提出的一种输入缓冲器，不仅适合InP HBT工艺实现，也适合其他工艺，如GaAS HBT等三极型工艺。如图2所示，本发明提出的一种输入缓冲器包括主放大器、辅助放大器和跨导放大器，主放大器包括第七NPN型三极管Q7、第八NPN型三极管Q8、第五电流源I5、第六电流源I6、第三电阻R3、第四电阻R4和第七电阻R7，第七NPN型三极管Q7的基极作为输入缓冲器的第一差分输入端，其发射极连接第七电阻R7的一端并通过第五电流源I5后接地，其集电极连接第三电阻R3的一端并作为输入缓冲器的第一差分输出端；第八NPN型三极管Q8的基极作为输入缓冲器的第二差分输入端，其发射极连接第七电阻R7的另一端并通过第六电流源I6后接地，其集电极连接第四电阻R4的一端并作为输入缓冲器的第二差分输出端；第三电阻R3的另一端和第四电阻R4的另一端连接电源电压VDD。

辅助放大器包括第一NPN型三极管Q1、第二NPN型三极管Q2、第三NPN型三极管Q3、第四NPN型三极管Q4、第一电流源I1、第二电流源I2、第一电阻R1、第二电阻R2和第五电阻R5，第一NPN型三极管Q1的基极连接输入缓冲器的第一差分输入端，其发射极连接第五电阻R5的一端并通过第一电流源I1后接地，其集电极连接第三NPN型三极管Q3的发射极；第二NPN型三极管Q2的基极连接输入缓冲器的第二差分输入端，其发射极连接第五电阻R5的另一端并通过第二电流源I2后接地，其集电极连接第四NPN型三极管Q4的发射极；第一电阻R1一端连接第三NPN型三极管Q3的基极，另一端连接第三NPN型三极管Q3的集电极和电源电压VDD，第一电阻R1和第三NPN型三极管Q3组成有源电感；第二电阻R2一端连接第四NPN型三极管Q4的基极，另一端连接第四NPN型三极管Q4的集电极和电源电压VDD，第二电阻R2和第四NPN型三极管Q4组成有源电感。

跨导放大器包括第五NPN型三极管Q5、第六NPN型三极管Q6、第三电流源I3、第四电流源I4和第六电阻R6，第五NPN型三极管Q5的基极连接第一NPN型三极管Q1的集电极，其集电极连接输入缓冲器的第一差分输出端，其发射极连接第六电阻R6的一端并通过第三电流源I3后接地；第六NPN型三极管Q6的基极连接第二NPN型三极管Q2的集电极，其集电极连接输入缓冲器的第二差分输出端，其发射极连接第六电阻R6的另一端并通过第四电流源I4后接地。

根据差分电路的结构特性，设置第一电阻R1与第二电阻R2的阻值相等，第三电阻R3与第四电阻R4的阻值相等，第一电流源I1和第二电流源I2的电流值相同，第三电流源I3和第四电流源I4的电流值相同，第五电流源I5和第六电流源I6的电流值相同，第一NPN型三极管Q1和第二NPN型三极管Q2采用相同的三极管，第三NPN型三极管Q3和第四NPN型三极管Q4采用相同的三极管，第五NPN型三极管Q5和第六NPN型三极管Q6采用相同的三极管，第七NPN型三极管Q7和第八NPN型三极管Q8采用相同的三极管。

本发明提出的输入缓冲器的结构可以全部基于InP HBT工艺实现，其中电流源的实现结构可以采用现有的各种电流源结构，且电流源也可以是基于InP HBT工艺实现的。其他基于InP HBT工艺的与本发明基本结构相同的输入缓冲器，若仅改变电流源结构，也应属于本发明的保护范围。

本发明提出的输入缓冲器包括主放大器、跨导放大器和辅助放大器三部分，其中主放大器采用一个带发射极电阻的差分放大器组成，辅助放大器采用有源电感做负载(即第三NPN型三极管Q3和第一电阻R1、第四NPN型三极管Q4和第二电阻R2，分别组成有源电感作为辅助放大器的负载)，一些实施例中，为了方便与图1结构做对比，可以设置保持主放大器和辅助放大器的输入部分相同，即设置主放大器和辅助放大器采用相等电阻阻值的发射极电阻，即第五电阻R5和第七电阻R7的阻值相等，同时将这两个放大器的输入端分别对应连接在一起；辅助放大器中产生的输出电压连接在包括第五NPN型三极管Q5、第六NPN型三极管Q6和第六电阻R6的跨导放大器上，同样为了方便与图1结构做对比，通过调节第六电阻R6的阻值使得跨导放大器的等效跨导

使得经过跨导放大器后的等效电流刚好与图1结构中二极管直接接入电路中的电流相等，并且跨导放大器的输出与主放大器负载第三电阻R3、第四电阻R4相连，且第三电阻R3与第四电阻R4的阻值相等，最终辅助放大器的输出电压就通过跨导放大器加在了主放大器的输出节点上。

传统输入缓冲器的负载是二极管和电阻，由于电阻与二极管在同一支路上会导致消耗的电压裕度大，且晶体管的非理想特性会引起差分对输出电压电流转换的非线性特性。但本发明不是将两个元件叠加，而是将这两个元件拆成两个支路叠加电流实现，即辅助放大器中将传统结构中二极管连接形式的三极管Q11、Q12替换成了三极管Q3、Q4与三极管基极串联电阻R1、R2组成的有源电感，并将辅助放大器的输出电压通过跨导放大器加在主放大器的输出节点上，因此实现了增大满摆幅输入的范围。

本发明不仅增大了满摆幅输入的范围，且采用有源电感作为负载以实现了减小非线性失真的目的，采用有源电感作为负载这种做法称作并联峰化，在主放大器的输入与输出间交叉相连一个差分对，用于减少放大器的三次谐波分量，这在输出摆幅较大时至关重要。另外，本发明中采用有源电感作为负载，不仅可以起到与二极管负载相同的电流电压转换作用，还可以改善电路的频率特性，使其更适合应用于超高速电路中。

以上实例仅用以说明本发明的技术方案而非限制，尽管参照了较佳实例对本发明进行了详细说明。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述的原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。本发明未详细描述的技术、形状、构造部分均为公知技术。

Claims

1.一种输入缓冲器，包括主放大器，所述主放大器包括第七NPN型三极管、第八NPN型三极管、第五电流源、第六电流源、第三电阻、第四电阻和第七电阻，其中第三电阻与第四电阻的阻值相等，第五电流源和第六电流源的电流值相同，第七NPN型三极管和第八NPN型三极管采用相同的三极管；

其特征在于，第三电阻的另一端和第四电阻的另一端连接电源电压；

所述输入缓冲器还包括辅助放大器和跨导放大器，

2.根据权利要求1所述的输入缓冲器，其特征在于，第五电阻和第七电阻的阻值相等。

3.根据权利要求1或2所述的输入缓冲器，其特征在于，通过调节第六电阻的阻值，使得跨导放大器的等效跨导

其中R₃为第三电阻的阻值。

4.根据权利要求3所述的输入缓冲器，其特征在于，所述输入缓冲器全部基于InP HBT工艺实现。