CN113013261B - 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法 - Google Patents

纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法 Download PDF

Info

Publication number
CN113013261B
CN113013261B CN202110203412.5A CN202110203412A CN113013261B CN 113013261 B CN113013261 B CN 113013261B CN 202110203412 A CN202110203412 A CN 202110203412A CN 113013261 B CN113013261 B CN 113013261B
Authority
CN
China
Prior art keywords
silicon
nano
type
layer
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110203412.5A
Other languages
English (en)
Other versions
CN113013261A (zh
Inventor
韦文生
吴晓华
莫越达
王渊
熊愉可
何明昌
周迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wenzhou University
Original Assignee
Wenzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wenzhou University filed Critical Wenzhou University
Priority to CN202110203412.5A priority Critical patent/CN113013261B/zh
Publication of CN113013261A publication Critical patent/CN113013261A/zh
Application granted granted Critical
Publication of CN113013261B publication Critical patent/CN113013261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法,包括N+型单晶硅衬底、N+型单晶硅衬底上沉积的N型纳米硅调制层、N型纳米硅调制层上沉积的非晶碳化硅势垒层、非晶碳化硅势垒层上沉积的N型纳米硅调制层;根据耐压和容量要求,确定由N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层构成的异质结的生长周期;然后沉积N+型纳米硅接触层;在N+型单晶硅衬底、纳米硅接触层上表面分别蒸镀金铝电极,异质结外面氧化产生保护层,之外涂覆遮光层,制成异质结多势垒变容二极管,加工时无扩散污染。本发明的异质结多势垒变容二极管的电容小、变容比率高、截止频率高、动态负载调制范围宽,适用于倍频、电调谐、参数放大等。

Description

纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法
技术领域
本发明属于电子技术领域,涉及半导体器件,具体地说是一种纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法。
背景技术
电容器是一种存储电场能量的器件,传统的电容器由电介质隔离的两块金属板以特定几何结构组成。早期所用的机械式调谐电容器,元件本身的品质因Q值很高,一般都可达几千;但体积大,安装、使用不便。经过发展,部分机械式调谐电容器被变容二极管取代,后者的Q值通常在几十至几百之间。PN结变容二极管是利用二极管反偏时PN结电容随反向电压变化的原理制成的半导体器件,也称为压控变容器,它的反向击穿电压与衬底材料的电阻率有关。不同于传统金属板电容器或者PN结电容器的电荷积累在极板或者P、N区,本发明的纳米硅/非晶碳化硅异质结多势垒变容二极管中,窄带隙的纳米硅作为势阱储存电荷,宽带隙的非晶碳化硅作为势垒介质;每个掺杂纳米硅/非晶碳化硅/掺杂纳米硅构成的异质结当作一个势垒电容器,多个这样的电容器串联,形成异质结势垒变容二极管,它的等效电容变小、端电压变大,适用于高频、高压领域。
通过检索,现有技术中有以下主要文献反映变容二极管。具体为:
文献1[AEU-International Journal of Electronics and Communications,Vol.110,No.10(2019):152823-1-13.]反映,变容二极管能够取代机械式调谐电容器,体积更小,提高电路的可靠性,广泛用于谐波产生、频率倍增、低噪声放大、微波接收调谐器、有源滤波器、开关、移相、脉冲产生与脉冲整形、光探测等电子信息领域,电容式光探测传感器的功耗小于其它传统光学探测器的对应值。一般采用外延、扩散技术制造硅单晶或砷化镓等化合物半导体变容二极管。它的种类包括电调谐变容二极管(可用于谐振电路等)、参数放大变容二极管(可用于用于倍频、电调谐、信号参数放大等)、功率阶跃变容二极管(可用于固体功率源的中倍频、移相等)。
文献2[Critical design issues for high-power GaN_AlGaN anti-serialSchottky varactor frequency triplers,Microelectronics Journal,Vol.43,No.6(2012):410-415.]公开,目前常见的半导体变容二极管有三种结构:金属-半导体-金属-二维电子气(MSM-2DEG)型变容二极管、反串联肖特基变容二极管(anti-serial Schottkyvaractor,ASV)、异质结势垒变容二极管(heterobarrier varactor,HBV)。前两者展示了更低的漏电流,因为势垒更高;MSM-2DEG器件一般采用横向结构;后二者(ASV、HBV)一般采用垂直结构,可以加厚半导体层从而提高击穿电场强度,具有大功率处理能力,还能够形成对称的电容—电压关系和反对称的电流—电压关系,无需设置电流偏置及其作为三倍频器使用时的偶次谐波空载电路,提高三次谐波的转换效率。利用非线性的半导体变容二极管,可从低频泵浦产生高频谐波,是一种获得太赫兹波源的有效途径。作为变容器的半导体变容二极管的损耗要尽可能小,即扩散电容尽量小,因为扩散电容的充放电电流在电路中引起损耗。那么,就要充分利用半导体变容二极管的势垒电容,工作于0偏压——击穿之间的整个反偏电压范围。在保证最高反向工作电压等可靠性的前提下,选择可行工艺,制造尽量薄的变容器极板、电介质,但要保证材料质量,环保节能。
文献3[Materials,Vol.13,No.1(2020):4956-1-16.]利用电子束蒸发技术在Si/GaN/Al0.26Ga0.74N/GaN结构的盖帽层GaN生长Ga2O3,高温退火降低界面缺陷同时衬底Si也被氧化,再在两侧镀上金属电极,形成了金属-氧化物-半导体-氧化物-金属(MOSOM)型变容二极管。分析对比MOSOM与无氧化层MSM变容二极管的电学特性发现,MOSOM变容二极管的阈值电压延迟、电压——电容关系不对称,可利用合适的退火工艺消除MOSOM变容二极管的电压——电容关系的非对称性,改善极化效应、异质结应力的影响,降低器件的最大电容,提升击穿电压,有利于抵御有害电磁脉冲。
文献4[Journal of Applied Physics,Vol.121,No.1(2017):214504-1-7.]公开,采用原子层沉积(ALD)技术在Si上依次生长SiO2、SrF2、HfO2薄膜制备成金属-绝缘体-半导体(MIS)型光控变容二极管,此器件展示了极低的二次电压—电容系数。其中SrF2层嵌入的Fe或Co纳米颗粒可以诱发电子型极化的双极型陷阱电荷,提高光生少子密度,反型层变薄,增加了半导体侧的能带弯曲。此器件克服了传统MIS型变容二极管中电容对电压不敏感的缺陷,可用于遥感技术中的射频/模拟信号混频,光电子电路等。
文献5[Applied Physics Letters,Vol.77,No.1(2000):103-105.]通过数值求解薛定谔泊松方程和实验研究(n)Si/SiO2/(n)Si异质结变容二极管发现,因为SiO2的势垒高度、电子有效质量很大,所以反向漏电流很小;可以通过调节SiO2的势垒高度改变电容—电压关系曲线的形状;理论预测值与键合工艺制备样品的测量值之间的差异是由于异质结界面的硼补偿磷所致。
文献6[Microelectronics Reliability,Vol.78,No.1(2017):243-248.]利用金属有机物化学气相沉积(MOCVD)技术生长了Al0.25Ga0.75N/GaN异质结,再利用电子束蒸发技术蒸镀NbTiAlNiAu合金欧姆电极,形成MSM型的电极/AlGaN/GaN/电极——异质结势垒变容二极管,另外,研制了金属-绝缘-半导体-金属(MISM)型的电极/Al2O3(20nm)/AlGaN/GaN/电极——异质结势垒变容二极管,对比分析发现,两种器件的电压——电容关系关于0偏压对称;对于无介质层的MSM型变容二极管,过渡电压是MSM结构中反向偏置的二极管的阈值电压与正向偏置二极管的电压的总和,主要由反向偏置二极管的电压决定,正向偏置二极管的电压可以忽略,肖特基势垒越高,整流比越大;对于有介质层的MISM型变容二极管,反向、正向电流更低,正向偏置二极管的电压不能忽略,过渡电压是MSM结构中反向偏置二极管的阈值电压与正向偏置二极管的电压的总和。
文献7[IEEE Transactions on Electron Devices,Vol.54,No.9(2007):2570-2573.]比较了不同器件结构、几何尺寸和工作条件的N沟道MOS变容二极管、P沟道MOS变容二极管、结型变容二极管的Q因子、电容调谐比、电容失配(capacitance mismatch)、低频噪声等参数之间的工程折衷,为射频压控振荡器(VCO)的优化提供了综合参考;相对于结型变容二极管,N沟道MOS变容二极管拥有更高的电容调谐比,可通过沟道长度与Q因子的折衷加以改进,N沟道MOS变容二极管的电容更易匹配,因为它的工艺更少波动;累积模式工作的N沟道MOS变容二极管的低频噪声更明显,由栅极漏电流引起,与栅极电压相关;考虑VCO相位噪声性能时,品质因数(FOM)是优选变容二极管的一个重要因素。
文献8[半导体器件、变容二极管及其形成方法,专利号201110172457.7.]利用半导体单晶硅或硅锗或砷化镓等制备了一种MOS结构的变容二极管,当N型阱区的电压在5.0V~20.0V范围内变化时,变容二极管的电容变化比较缓慢且范围比较大,即在该电压范围内可对电容进行微调,克服现有技术中电容微调缺失的不足。
文献9[1999Symposium on High Performance Electron Devices forMicrowave and Optoelectronic Applications(EDMO),London,UK,Nov.23-23,1999:301-306.]利用4H-SiC、GaAs外延晶片制备了肖特基势垒变容二极管,对比了它们的反向击穿电压、单位面积电容,发现4H-SiC——肖特基势垒变容二极管的反向击穿电压更高,单位面积的电容更低;前者可在更高温度下工作,输出更高的功率。
文献10[半导体学报,Vol.26,No.4(2005):745-750.]利用等离子体化学气相沉积(PECVD)技术在N型晶体硅上梯次生长不同掺杂的P型纳米晶硅薄膜,形成了P型多层纳米晶硅/N型晶体硅单边缓变结变容二极管,测试分析发现,此二极管的电容变化系数远大于晶体硅单边缓变结二极管的对应值,归因于纳米晶粒的量子效应。
文献11[纳米硅变容二极管及其加工方法,申请号2008100242039.]提出了纳米硅变容二极管,以P型或N型低电阻单晶硅为基片,在基片上生长外延层,在外延层上采用半导体平面工艺,生长一层掺杂纳米硅薄膜作为器件的工作层,然后分别在纳米硅层上、单晶硅基片下使用溅射法或蒸发形成电极,然后做上表面钝化膜,最后切片封装形成产品。此纳米硅变容二极管以量子隧穿机制为主要传导机制,反向漏电流为纳安(nA)量级,温度稳定性具有极好。
文献12[变容二极管用硅外延材料制备方法,专利号2008100242039.]提出一种变容二极管用硅外延材料制备方法,控制盐酸(HCl)与氢气(H2)的比例,经过三次HCl原位腐蚀,将晶片制作过程中的杂质通过腐蚀被H2带走,在硅材料外延过程中减轻自掺杂,得到的硅外延材料厚度均匀性<2%、片内电阻率均匀性<5%、边缘及中间的过渡区在0.7-0.9微米范围,使得硅外延层的有效厚度一致性好,片内电阻率均匀性好,满足变容二极管的要求。
文献13[具有异质结构的变容二极管,申请号2015102496364.]在双极型晶体管中的基极-集电极的结中设计一种GaAs/AlGaAs(或InGaP)异质结变容二极管,增加耐压、调谐范围,提高互调性能。
文献14[一种光敏电容器的制备方法,专利号201510465303.5.]提出了一种结构为导电玻璃/导电银浆/光敏介电材料/导电银浆/导电玻璃的平板型光敏电容器,当光线透过导电玻璃和导电银浆镀层照射在光敏介电材料上,介电常数改变,电容器的电容值可以通过光照强度来调节,其原理与本申请发明的不同。
文献15[Microelectronics Reliability,Vol.53,No.12(2013):1886-1890.]数值模拟了纳米硅晶粒的量子体积效应对纳米硅薄膜晶体管的阈值电压的影响,纳米硅的带隙随着晶粒的增大而变窄,介电常数随着晶粒的增大而减小,阈值电压随着晶粒的增大而减小,当纳米硅晶粒的直径小于20纳米时这种量子体积效应十分显著;另外,相比于活性杂质的浓度,晶粒边界的缺陷密度对阈值电压的贡献更加明显。
文献16[Solar Energy Materials and Solar Cells,Vol.182,No.9(2018):220-227.]采用等离子体化学气相沉积(PECVD)技术制备了非晶碳化硅组织中包含纳米硅晶粒的P型氢化晶化非晶碳化硅(p-nc-SiC:H)薄膜,并用于增强柔性、半透明的纳米硅薄膜太阳电池的性能。逐步增加甲烷与硅烷的比例,Si-C键密度增加,p-nc-SiC:H薄膜逐步直至完全无序化。当利用p-nc-SiC:H薄膜取代原有柔性纳米硅薄膜太阳电池的p-nc-Si:H窗口层,因为p-nc-SiC:H薄膜的带隙更宽,电池的开路电压提高,350-550nm波段的量子效率提高,柔性电池的转换效率从6.37%提高到7.89%;当在低掺杂的p-nc-Si:H层与ITO窗口层之间***高掺杂的p-nc-Si:H层后,转换效率进一步提高到9.18%;当利用p-nc-SiC:H薄膜取代原有半透明纳米硅薄膜太阳电池的p-nc-Si:H窗口层,半透明电池的转换效率从3.66%提高到4.33%。
全面分析、***归纳上述文献及纳米硅、非晶碳化硅相关的文献,没有发现与本发明相同、相似,或者对本发明有启发的技术方案。
发明内容
本发明之目的是为了克服现有技术存在的缺点和不足,提供一种区别于现有文献、采用新机理的纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法。此变容二极管包含多个周期的异质结,窄带隙的纳米硅调制层作为势阱储存电荷,宽带隙的非晶碳化硅作为势垒介质层。随着电压逐步增大,不同势阱里的电荷被逐步耗尽,电容变小,不同于传统金属板电容器依赖改变面积、PN结二极管依赖改变P区、N区的电荷来调节电容。本发明的纳米硅/非晶碳化硅异质结多势垒变容二极管,每个异质结当成一个电容器,所有的异质结电容器串联起来,整个变容二极管的等效电容变小,而它的端电压变大。因而,本发明的异质结多势垒变容二极管电容小、耐压高,适用于高频、大功率领域。制作时,发挥硅、碳化硅材料成熟及工艺技术兼容的优势,提供新的微波电子器件,可用作倍频器、调谐器、参数放大器等。
特此说明,本发明选用的氢化纳米硅薄膜(简称我纳米硅)、氢化非晶碳化硅薄膜(简称为非晶碳化硅)这2种材料,是因为二者都可以采用等离子体化学气相沉积(PECVD)技术制备,只是组份不同,工艺具有兼容性,可通过控制工艺参数来改变组份、结构,调节这2种材料的带隙,满足设计要求。而非晶硅因为电阻高、纳米碳化硅因为制备温度高在此弃用;纳米硅中不含碳化硅,非晶碳化硅中不含纳米硅晶粒。
为实现上述目的,本发明的技术方案是一种纳米硅/非晶碳化硅异质结多势垒变容二极管,包括N+型单晶硅衬底、N+型单晶硅衬底上沉积的N型纳米硅调制层、N型纳米硅调制层上沉积的非晶碳化硅势垒层、非晶碳化硅势垒层上沉积的N型纳米硅调制层;
所述的N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层组成的异质结可以周期性生长,形成周期性分布的多个异质结;其中窄带隙的N型纳米硅调制层作为势阱储存电荷,宽带隙的非晶碳化硅作为势垒介质层;
在最后制备的N型纳米硅调制层沉积N+型纳米硅接触层;
所述的N+型单晶硅衬底、N+型纳米硅接触层的上表面均有连接电极;对所述N型纳米硅/非晶碳化硅/N型纳米硅构成的异质结外面进行氧化,产生二氧化硅保护层,之外涂覆遮光层;
制成电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管。
另外,本发明还提供一种纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:包括包括P+型单晶硅衬底、P+型单晶硅衬底上沉积的P型纳米硅调制层、P型纳米硅调制层上沉积的非晶碳化硅势垒层、非晶碳化硅势垒层上沉积的P型纳米硅调制层;
所述P型纳米硅调制层、非晶碳化硅势垒层、P型纳米硅调制层构成的异质结周期性地生长,形成周期性分布的多个异质结;在异质结中,窄带隙的P型纳米硅调制层作为势阱,宽带隙的非晶碳化硅作为势垒;
在最后制备的P型纳米硅调制层上再沉积P+型纳米硅接触层;
所述的P+型单晶硅衬底、P+型纳米硅接触层的上表面均连接电极,对所述异质结的外面进行氧化,产生二氧化硅保护层,之外涂覆遮光层。
制成电极/P+型单晶硅/P型纳米硅/非晶碳化硅/P型纳米硅/P+型纳米硅/电极——异质结多势垒变容二极管。
本发明提供一种纳米硅/非晶碳化硅异质结多势垒变容二极管的制备方法,包括以下步骤:
(1)、选择N+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度约为2.0×10-4米,所述N+型单晶硅衬底的掺杂为磷掺杂;
(2)、在室温下,用刻蚀液腐蚀掉N+型单晶硅衬底的表面氧化层,然后清洗、烘干;
(3)、采用等离子体化学气相沉积(PECVD)方法,以硅烷(SiH4)为反应源气,以磷烷(PH3)为掺杂气,氢气(H2)为稀释运载气,把清洗过的N+型单晶硅衬底放入PECVD***的反应室内,在N+型单晶硅衬底的抛光面上,沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1.0~1.5:100;
磷烷对硅烷掺杂比:0.5~10.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(4)、采用PECVD方法,以硅烷(SiH4)和甲烷(CH4)为混合反应源气,氢气(H2)为稀释运载气,在N型纳米硅调制层上,沉积非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
硅烷与氢气体积比:10.0~15.0:100;
硅烷与甲烷体积比:SiH4/CH4=1:1;
(5)、利用步骤(3)的工艺参数,在步骤(4)获得的非晶碳化硅势垒层上沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;构成一个周期的异质结;
每重复步骤(3)、(4)、(5)一次,可以增加一个周期的异质结,总周期有2—20个;
(6)、采用PECVD方法,以硅烷反应源气,以磷烷为掺杂气,氢气为稀释运载气,在最后沉积的N型纳米硅调制层上,再沉积磷掺杂的N+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1~1.5:100;
磷烷对硅烷掺杂比:9.0~15.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(7)、刻蚀掉N+型单晶硅衬底、N+型纳米硅接触层上表面的氧化层,然后清洗、烘干;选取金铝合金为原料,可以使用电子束蒸发技术,分别在N+型单晶硅衬底、N+型纳米硅接触层上表面沉积金铝合金薄膜,各自形成欧姆电极,其工艺参数是:
电子束蒸发室极限真空度:不低于1.0×10-4Pa;
灯丝直流电流:I=5—10A;
衬底温度:Ts=420—620K;
电极薄膜的厚度:5.0—1.0×10-6米;
(8)、采用热氧化工艺,氧化所述异质结的表面,产生二氧化硅保护层;
(9)、采用不透光、不导电、耐腐蚀的树脂,涂覆在异质结的二氧化硅保护层之外,形成遮光层;
(10)、制成电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管。
实施本发明的有益效果
本发明实施例提供的纳米硅/非晶碳化硅异质结势垒变容二极管及制备方法,公开了纳米硅/非晶碳化硅异质结势垒变容二极管的制备的PECVD方法,与微电子技术兼容,沉积纳米硅、非晶碳化硅、合金电极的温度均控制在350℃以下,避免先、后加工过程中高温引起的杂质扩散污染,保证质量,选用单晶硅衬底,可以实现单片集成。按照该方法制备的异质结势垒变容二极管,具有漏电流小、固有电阻小、电容小、变容比率高、截止频率高、耐压高、动态负载调制范围宽、电容变化指数接近1等优势,可以应用于倍频、电调谐、参数放大等,能够近似进行线性调频。具体参见实施例的数据。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,根据这些附图获得其他的附图仍属于本发明的范畴。
图1是本发明实施例提供的一种纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法的示意图,(a)是N+型单晶硅衬底的,(b)是P+型单晶硅衬底的;
图2为本发明实施例制备的纳米硅/非晶碳化硅异质结多势垒变容二极管的能带结构及等效电容器串联电路示意图,(中)异质结多势垒的能带结构,(上)纳米硅/非晶碳化硅/纳米硅异质结势垒等效电容器串联电路;
图3是本发明实施例一提供的2个、4个周期异质结的纳米硅/非晶碳化硅异质结多势垒变容二极管的电容—电压(C—V)关系实验测量图;
图4为本发明实施例一提供的2个、4个周期异质结的纳米硅/非晶碳化硅异质结多势垒变容二极管的电流—电压(I—V)关系测量图;
图5是本发明实施例一提供的异质结多势垒变容二极管的单晶硅/纳米硅/非晶碳化硅部分横截面的高分辨透射电子显微镜(HRTEM)图像;
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
实施例1
本实施例1提供一种结构如说明书附图1(a)所示的电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管及制备方法,所述方法包括以下步骤:
A1,选择N+型单晶硅衬底,晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度约为2.0×10-4米,所述N+型单晶硅衬底的掺杂为磷掺杂。
A2,在N+型单晶硅衬底的抛光面上,沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;
采用等离子体化学气相沉积(PECVD)方法生长N型纳米硅调制层,包括以下工艺流程:
(1)、选择N+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度约为2.0×10-4米,所述N+型单晶硅衬底的掺杂为磷掺杂;
(2)、在室温下,用刻蚀液腐蚀掉N+型单晶硅衬底的表面氧化层,然后清洗、烘干;
(3)、采用PECVD方法,以硅烷(SiH4)为反应源气,以磷烷(PH3)为掺杂气,氢气为稀释运载气,把清洗后的N+型单晶硅衬底放入PECVD***的反应室内,在N+型单晶硅衬底的抛光面上,沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1.0~1.5:100;
磷烷对硅烷掺杂比:0.5~10.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(4)、采用PECVD方法,以硅烷(SiH4)和甲烷(CH4)为混合反应源气,氢气(H2)为稀释运载气,在N型纳米硅调制层上,沉积非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
硅烷与氢气体积比:10.0~15.0:100;
硅烷与甲烷体积比:SiH4/CH4=1:1;
(5)、利用步骤(3)的工艺参数,在非晶碳化硅势垒层上沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;构成一个周期的异质结;
每重复步骤(3)、(4)、(5)一次,可以增加一个周期的异质结,总周期有2—20个;
(6)、采用PECVD方法,以硅烷(SiH4)反应源气,以磷烷(PH3)为掺杂气,氢气(H2)为稀释运载气,在最后沉积的N型纳米硅调制层上,再沉积磷掺杂的N+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1~1.5:100;
磷烷对硅烷掺杂比:9.0~15.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(7)、刻蚀掉N+型单晶硅衬底、N+型纳米硅接触层上表面的氧化层,然后清洗、烘干;选取金铝(AuAl)合金为原料,可以使用电子束蒸发技术,分别在N+型单晶硅衬底、N+型纳米硅接触层上表面沉积金铝合金薄膜,各自形成欧姆电极,其工艺参数是:
电子束蒸发室极限真空度:不低于1.0×10-4Pa;
灯丝直流电流:I=5—10A;
衬底温度:Ts=420—620K;
电极薄膜的厚度:5.0—1.0×10-6米;
(8)、采用热氧化工艺,氧化所述异质结的表面,产生二氧化硅保护层;
(9)、采用不透光、不导电、耐腐蚀的树脂,涂覆在异质结的二氧化硅保护层之外,形成遮光层;
完成上述九个步骤,制成电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管。
在本发明实施例1中,宽带隙的非晶碳化硅作为势垒介质层,窄带隙的N型纳米硅作为势阱层。按照制备方法和材料结构的可比性,非晶碳化硅、N型纳米硅的带隙宽度Eg分别为Eg3C-SiC=3.50eV、Eg-nc-Si=1.95eV[Solar Energy Materials and Solar Cells,Vol.182,No.9(2018):220-227.]。一个周期的N型纳米硅/非晶碳化硅/N型纳米硅构成一个异质结势垒变容二极管,结构如说明书附图1所示。可以按照平行板电容器的电容公式C=εS/d计算每个异质结的电容。本发明实施例1制备了2个、4个周期的电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管,其中N+型单晶硅衬底载流子浓度2×1025-3,厚度200微米;N型纳米硅层调制层载流子浓度2×1022-3,厚度50纳米;非晶碳化硅层厚度25纳米;末层N+型纳米硅接触层载流子浓度2×1025-3,厚度500纳米;异质结势垒变容二极管的半径4.0×10-4米=400微米。2个、4个周期的异质结多势垒变容二极管,分别当作2个、4个电容器串联的等效电容器,如说明书附图2所示,其中窄带隙的P型纳米硅层当作势阱,宽带隙的非晶碳化硅层当作势垒。异质结多势垒变容二极管加载电压时,电荷被不同势垒分离在不同的势阱中,相当于电容器串联,如图2所示。随着电压逐步增大,不同势阱的电荷被逐步耗尽。因为每个异质结势垒电容器之间是串联的,等效电容器的总电容值小于单个电容器的电容值,所以,含有4个周期异质结的变容二极管的电容值小于含有2个周期异质结的变容二极管的电容值,如说明书附图3所示。即,异质结的周期越多,异质结变容二极管的等效电容器的总电容值越小,变容比率越高,调制信号的摆幅可以越大,动态负载调制的范围越宽。
但是,异质结的周期并不是越多越好。由于作为势垒的非晶碳化硅不掺杂,它的电阻率高于N型纳米硅的电阻率。那么,异质结的周期越多,等效电容器的总电阻值越大,通过的正向电流随正向电压上升越缓慢,如图4所示,4个周期异质结的变容二极管的电流低于2个周期异质结的变容二极管的电流。因为N+型单晶硅衬底、N+型纳米硅接触层之间的差异,所以,本发明实施例一提供的纳米硅/非晶碳化硅异质结多势垒变容二极管的电容—电压(C—V)、电流—电压(I—V)关系曲线略有一些不对称,分别如图3、4所示。
对本发明实施例1提供的变容二极管进行测试得到的电容—电压(C—V)关系的数据进行模拟时发现,该数据与下面的变容二极管的结电容(CJ)—电压(V)关系式吻合很好,
Figure BDA0002948823840000151
式中CJ0是0偏时的结电容,Vbi是结的内建势,γ是电容变化指数。4个周期纳米硅/非晶碳化硅异质结的多势垒变容二极管的电容变化指数γ=1.108,4个周期纳米硅/非晶碳化硅异质结的多势垒变容二极管的γ=1.266。可见,γ的值接近1,在小频偏情况下此变容二极管能够近似实现线性调频。
按照以下的静态截止频率公式计算,
Figure BDA0002948823840000152
0偏压时,本发明实施例1提供的4个周期异质结的多势垒变容二极管的静态截止频率约为0.3THz。
按照以下的动态截止频率公式计算,
Figure BDA0002948823840000153
本发明实施例1提供的变容二极管的动态截止频率约为5.7THz。可见,本发明实施例1提供的变容二极管能够应用于THz领域。
在外加电压比较低时(-1—0V,0—1V),如图4中的(1)区,根据实验测得的电流-电压(I—V)数据模拟推测,此时的电流主要服从多步隧道俘获发射(multi-tunnelingcapture-emission,MTCE)机制,
Figure BDA0002948823840000154
式中ΔEaf、A是与温度、电压无关的常数,kB、T分别是玻尔兹曼常数、热力学温度。纳米硅、非晶碳化硅中的缺陷态为载流子提供了多步隧道通道,形成电流。随着外加电压升高,如图5中的(2)区(-2—-1V,1—2V),电流增大,根据实验测得的电流-电压(I—V)数据模拟推测,此时的电流主要服从符合机制。当外加电压继续升高,如图5中的(3)区(-2.5—-2V,2—2.5V),电流快速增大,根据实验测得的电流-电压(I—V)数据模拟推测,此时的电流主要服从扩散机制。当外加电压进一步升高,如图5中的(3)区(-3—-2.5V,2.5—3V),电流增大比较缓慢,根据实验测得的电流-电压数据模拟推测,此时的电流主要受二极管电阻的影响。
根据实验测得的电流-电压(I—V)数据模拟推测,本发明实施例1提供的质结多势垒变容二极管已经没有整流特征,不是传统的PN结二极管。
本发明实施例1提供的N+型单晶硅衬底/N型纳米硅调制层/非晶碳化硅势垒层结构的高分辨透射电子显微镜图像(HRTEM)如说明书附图5所示。
实施例2
本实施例2提供一种结构如说明书附图1(b)所示的电极/P+型单晶硅/P型纳米硅/非晶碳化硅/P型纳米硅/P+型纳米硅/电极——异质结多势垒变容二极管及制备方法,所述方法包括以下步骤:
B1,选择P+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度约为2.0×10-4米,所述P+型单晶硅衬底的掺杂为硼掺杂。
B2,在P+型单晶硅衬底的抛光面上,沉积硼掺杂的P型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;
采用等离子体化学气相沉积(PECVD)方法生长P型纳米硅调制层,包括以下工艺流程:
(1)、选择P+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度约为2.0×10-4米,所述P+型单晶硅衬底的掺杂为硼掺杂;
(2)、在室温下,用刻蚀液腐蚀掉P+型单晶硅衬底的表面氧化层,然后清洗、烘干;
(3)、采用等离子体化学气相沉积(PECVD)方法,以硅烷(SiH4)为反应源气,以乙硼烷(B2H6)为掺杂气,氢气(H2)为稀释运载气,把清洗过的P+型单晶硅衬底放入PECVD***的反应室内,在P+型单晶硅衬底的抛光面上,沉积硼掺杂的P型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1.0~1.5:100;
乙硼烷对硅烷掺杂比:0.5~10.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(4)、采用PECVD方法,以硅烷(SiH4)和甲烷(CH4)为混合反应源气,氢气(H2)为稀释运载气,在P型纳米硅调制层上,沉积非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
硅烷与氢气体积比:10.0~15.0:100;
硅烷与甲烷体积比:SiH4/CH4=1:1;
(5)、利用步骤(3)的工艺参数,在非晶碳化硅势垒层上沉积硼掺杂的P型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;构成一个周期的异质结;
每重复步骤(3)、(4)、(5)一次,可以增加一个周期的异质结,总周期有2—20个;
(6)、采用PECVD方法,以硅烷(SiH4)为反应源气,以乙硼烷(B2H6)为掺杂气,氢气(H2)为稀释运载气,在最后沉积的P型纳米硅调制层上,再沉积硼掺杂的P+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1~1.5:100;
乙硼烷对硅烷掺杂比:9.0~15.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(7)、刻蚀掉P+型单晶硅衬底、P+型纳米硅接触层上表面的氧化层,然后清洗、烘干;选取金铝合金为原料,可以使用电子束蒸发技术,分别在P+型单晶硅衬底、P+型纳米硅接触层上表面沉积金铝合金薄膜,各自形成欧姆电极,其工艺参数是:
电子束蒸发室极限真空度:不低于1.0×10-4Pa;
灯丝直流电流:I=5—10A;
衬底温度:Ts=420—620K;
电极薄膜的厚度:5.0—1.0×10-6米;
(8)、采用热氧化工艺,氧化所述异质结的表面,产生二氧化硅保护层;
(9)、采用不透光、不导电、耐腐蚀的树脂,涂覆在异质结的二氧化硅保护层之外,形成遮光层;
完成上述九个步骤,制成电极/P+型单晶硅/P型纳米硅/非晶碳化硅/P型纳米硅/P+型纳米硅/电极——异质结多势垒变容二极管。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。

Claims (8)

1.一种纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:包括N+型单晶硅衬底、N+型单晶硅衬底上沉积的N型纳米硅调制层、N型纳米硅调制层上沉积的非晶碳化硅势垒层、非晶碳化硅势垒层上沉积的N型纳米硅调制层;
所述N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层构成的异质结周期性地生长,形成周期性分布的多个异质结;在异质结中,窄带隙的N型纳米硅调制层作为势阱,宽带隙的非晶碳化硅作为势垒;
在最后制备的N型纳米硅调制层上再沉积N+型纳米硅接触层;
所述的N+型单晶硅衬底、N+型纳米硅接触层的上表面均连接电极,在所述N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层构成的异质结的外面氧化产生二氧化硅保护层,之外涂覆遮光层;
所述纳米硅/非晶碳化硅异质结多势垒变容二极管的制备方法,包括以下步骤:
(1)、选择N+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度为2.0×10-4米,所述N+型单晶硅衬底的掺杂为磷掺杂;
(2)、在室温下,用刻蚀液腐蚀掉N+型单晶硅衬底的表面氧化层,然后清洗、烘干;
(3)、采用等离子体化学气相沉积(PECVD)方法,以硅烷为反应源气,以磷烷为掺杂气,氢气为稀释运载气,把清洗过的N+型单晶硅衬底放入PECVD***的反应室内,在N+型单晶硅衬底的抛光面上,沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1.0~1.5:100;
磷烷对硅烷掺杂比:0.5~10.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(4)、采用PECVD方法,以硅烷和甲烷为混合反应源气,氢气为稀释运载气,在N型纳米硅调制层上,沉积非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
硅烷与氢气体积比:10.0~15.0:100;
硅烷与甲烷体积比:SiH4/CH4=1:1;
(5)、利用步骤(3)的工艺参数,在非晶碳化硅势垒层上沉积磷掺杂的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层构成一个周期的异质结;
每重复步骤(3)、(4)、(5)一次,可以增加一个周期的异质结,总周期有2—20个;
(6)、采用PECVD方法,以硅烷反应源气,以磷烷为掺杂气,氢气为稀释运载气,在最后制备的N型纳米硅调制层上,再沉积磷掺杂的N+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1~1.5:100;
磷烷对硅烷掺杂比:9.0~15.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(7)、刻蚀掉N+型单晶硅衬底、N+型纳米硅接触层上表面的氧化层,然后清洗、烘干;选取金铝合金为原料,可以使用电子束蒸发技术,分别在N+型单晶硅衬底、N+型纳米硅接触层上表面沉积金铝合金薄膜,各自形成欧姆电极,其工艺参数是:
电子束蒸发室极限真空度:不低于1.0×10-4Pa;
灯丝直流电流:I=5—10A;
衬底温度:Ts=420—620K;
电极薄膜的厚度:5.0—1.0×10-6米;
(8)、利用热氧化工艺,氧化所述异质结的表面,产生二氧化硅保护层;
(9)、采用不透光、不导电、耐腐蚀的树脂,涂覆在异质结的二氧化硅保护层之外,形成遮光层;
(10)、制成电极/N+型单晶硅/N型纳米硅/非晶碳化硅/N型纳米硅/N+型纳米硅/电极——异质结多势垒变容二极管。
2.根据权利要求1所述的纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述的电极为金铝合金欧姆电极。
3.根据权利要求1所述的纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述N+型单晶硅衬底的晶面是(100)晶面、(110)晶面、(111)晶面之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度为2.0×10-4米,所述N+型单晶硅衬底的掺杂为磷掺杂。
4.根据权利要求1所述的纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述N+型单晶硅衬底上沉积的N型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,所述N型纳米硅调制层的掺杂为磷掺杂。
5.根据权利要求1所述的纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述N型纳米硅调制层上沉积的非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,所述非晶碳化硅势垒层不有意掺杂。
6.根据权利要求1所述的纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述N型纳米硅调制层、非晶碳化硅势垒层、N型纳米硅调制层构成的异质结的周期有2—20个。
7.根据权利要求1所述的一种纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:所述在最后制备的N型纳米硅调制层上再沉积N+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,所述N+型纳米硅接触层的掺杂为磷掺杂。
8.一种纳米硅/非晶碳化硅异质结多势垒变容二极管,其特征在于:包括P+型单晶硅衬底、P+型单晶硅衬底上沉积的P型纳米硅调制层、P型纳米硅调制层上沉积的非晶碳化硅势垒层、非晶碳化硅势垒层上沉积的P型纳米硅调制层;
所述P型纳米硅调制层、非晶碳化硅势垒层、P型纳米硅调制层构成的异质结周期性地生长,形成周期性分布的多个异质结;在异质结中,窄带隙的P型纳米硅调制层作为势阱,宽带隙的非晶碳化硅作为势垒;
在最后制备的P型纳米硅调制层上再沉积P+型纳米硅接触层;
所述的P+型单晶硅衬底、P+型纳米硅接触层的上表面均连接电极,对所述异质结的外面进行氧化,产生二氧化硅保护层,之外涂覆遮光层; 制成电极/P+型单晶硅/P型纳米硅/非晶碳化硅/P型纳米硅/P+型纳米硅/电极——异质结多势垒变容二极管;
所述纳米硅/非晶碳化硅异质结多势垒变容二极管的制备方法,包括以下步骤:
(1)、选择P+型单晶硅衬底晶面是(100)、(110)、(111)之中其一,表面是正轴、偏轴之中其一,载流子浓度范围5.0×1024—9.0×1025-3,厚度为2.0×10-4米,所述P+型单晶硅衬底的掺杂为硼掺杂;
(2)、在室温下,用刻蚀液腐蚀掉P+型单晶硅衬底的表面氧化层,然后清洗、烘干;
(3)、采用等离子体化学气相沉积(PECVD)方法,以硅烷(SiH4)为反应源气,以乙硼烷(B2H6)为掺杂气,氢气(H2)为稀释运载气,把清洗过的P+型单晶硅衬底放入PECVD***的反应室内,在P+型单晶硅衬底的抛光面上,沉积硼掺杂的P型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1.0~1.5:100;
乙硼烷对硅烷掺杂比:0.5~10.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(4)、采用PECVD方法,以硅烷(SiH4)和甲烷(CH4)为混合反应源气,氢气(H2)为稀释运载气,在P型纳米硅调制层上,沉积非晶碳化硅势垒层,厚度范围2.0×10-8—2.0×10-7米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
硅烷与氢气体积比:10.0~15.0:100;
硅烷与甲烷体积比:SiH4/CH4=1:1;
(5)、利用步骤(3)的工艺参数,在非晶碳化硅势垒层上沉积硼掺杂的P型纳米硅调制层,载流子浓度范围1.0×1022—9.0×1023-3,厚度范围5.0×10-8—5.0×10-7米;构成一个周期的异质结;
每重复步骤(3)、(4)、(5)一次,可以增加一个周期的异质结,总周期有2—20个;
(6)、采用PECVD方法,以硅烷(SiH4)为反应源气,以乙硼烷(B2H6)为掺杂气,氢气(H2)为稀释运载气,在最后沉积的P型纳米硅调制层上,再沉积硼掺杂的P+型纳米硅接触层,载流子浓度范围5.0×1024—9.0×1025-3,厚度范围5.0×10-7—2.0×10-4米,其工艺参数是:
PECVD***反应室极限真空度:不高于1.0×10-4Pa;
硅烷与氢气体积比:1~1.5:100;
乙硼烷对硅烷掺杂比:9.0~15.0:100;
生长时所用射频(RF)源频率范围:13.59≤f≤95.13MHz;
生长时射频(RF)功率密度:3.0—8.0×103W.m-2
生长时衬底温度:Ts=420—620K;
生长时负直流偏压:Vb=-50—-250V;
生长时反应气体压力:1.0×102Pa;
(7)、刻蚀掉P+型单晶硅衬底、P+型纳米硅接触层上表面的氧化层,然后清洗、烘干;选取金铝合金为原料,可以使用电子束蒸发技术,分别在P+型单晶硅衬底、P+型纳米硅接触层上表面沉积金铝合金薄膜,各自形成欧姆电极,其工艺参数是:
电子束蒸发室极限真空度:不低于1.0×10-4Pa;
灯丝直流电流:I=5—10A;
衬底温度:Ts=420—620K;
电极薄膜的厚度:5.0—1.0×10-6米;
(8)、采用热氧化工艺,氧化所述异质结的表面,产生二氧化硅保护层;
(9)、采用不透光、不导电、耐腐蚀的树脂,涂覆在异质结的二氧化硅保护层之外,形成遮光层;
(10)、制成电极/P+型单晶硅/P型纳米硅/非晶碳化硅/P型纳米硅/P+型纳米硅/电极——异质结多势垒变容二极管。
CN202110203412.5A 2021-02-23 2021-02-23 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法 Active CN113013261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110203412.5A CN113013261B (zh) 2021-02-23 2021-02-23 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110203412.5A CN113013261B (zh) 2021-02-23 2021-02-23 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法

Publications (2)

Publication Number Publication Date
CN113013261A CN113013261A (zh) 2021-06-22
CN113013261B true CN113013261B (zh) 2022-08-23

Family

ID=76408376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110203412.5A Active CN113013261B (zh) 2021-02-23 2021-02-23 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法

Country Status (1)

Country Link
CN (1) CN113013261B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789801A (en) * 1995-11-09 1998-08-04 Endgate Corporation Varactor with electrostatic barrier
JP2000299386A (ja) * 1999-04-14 2000-10-24 Nec Corp 半導体回路装置及びその製造方法
US8304302B2 (en) * 2009-04-03 2012-11-06 Board Of Trustees Of The University Of Arkansas Photovoltaic device using single wall carbon nanotubes and method of fabricating the same
CN102064210B (zh) * 2010-11-11 2013-01-16 陈哲艮 具有同质结和异质结的硅基双结太阳电池及其制备方法
CN103107315B (zh) * 2011-11-10 2016-03-30 北京有色金属研究总院 一种纳米硅碳复合材料及其制备方法
US10263125B2 (en) * 2014-05-16 2019-04-16 Qorvo Us, Inc. Varactor diode with heterostructure

Also Published As

Publication number Publication date
CN113013261A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
Hao et al. Electrical and photovoltaic characteristics of MoS2/Si pn junctions
Luderer et al. Passivating and low-resistive poly-Si tunneling junction enabling high-efficiency monolithic perovskite/silicon tandem solar cells
Song et al. Structure and characteristics of ZnO: Al/n-Si heterojunctions prepared by magnetron sputtering
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN103390640B (zh) 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法
US8455756B2 (en) High efficiency solar cell using IIIB material transition layers
CN109904239A (zh) 一种pin二极管及其制备方法
CN110600554A (zh) 一种(100)晶向金刚石n-i-p结二极管及其制备方法
CN113013261B (zh) 纳米硅/非晶碳化硅异质结多势垒变容二极管及制备方法
Chang et al. A metal-insulator-semiconductor solar cell with high open-circuit voltage using a stacking structure
Lin et al. Photoluminescence and electroluminescence from Ge/strained GeSn/Ge quantum wells
US20100093148A1 (en) Silicon germanium heterostructure barrier varactor
Mandel et al. Electrical and optical properties of heterostructures made from diamond-like carbon layers on crystalline silicon
Zhang et al. The effect of MoS2 modulated doping with molybdenum-oxide on the photovoltaic performance for MoS2/n-Si heterojunction solar cells
CN111162147A (zh) 一种应用于石墨烯上的柔性GaN基MIS器件及其制备方法
CN114678439B (zh) 一种对称叉指结构的2deg紫外探测器及制备方法
CN111785785B (zh) Sbd器件结构及其制备方法
Chen et al. PbS QDs/Al2O3/In0. 53Ga0. 47As infrared photodetector with fast response and high sensitivity
Ma et al. Effect of Si nanoparticles on electronic transport mechanisms in P-doped silicon-rich silicon nitride/c-Si heterojunction devices
Muramatsu et al. Photocarrier Injection and Current–Voltage Characteristics of La0. 8Sr0. 2MnO3/SrTiO3: Nb Heterojunction at Low Temperature
Moustakas Photovoltaic properties of amorphous silicon produced by reactive sputtering
CN109378361A (zh) 一种实现低电压下AlGaN探测器雪崩倍增的方法
DiLello et al. Impact of post-metallization annealing on Ge-on-Si photodiodes passivated with silicon dioxide
Perný et al. Behaviour of amorphous silicon carbide in Au/a-SiC/Si heterostructures prepared by PECVD technology using two different RF modes
CN112018210B (zh) 极化增强窄带AlGaNp-i-n型紫外探测器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant