CN112992964A - 发光二极管结构及其制造方法 - Google Patents

发光二极管结构及其制造方法 Download PDF

Info

Publication number
CN112992964A
CN112992964A CN202110317555.9A CN202110317555A CN112992964A CN 112992964 A CN112992964 A CN 112992964A CN 202110317555 A CN202110317555 A CN 202110317555A CN 112992964 A CN112992964 A CN 112992964A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
led
doped semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110317555.9A
Other languages
English (en)
Other versions
CN112992964B (zh
Inventor
庄永漳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laiyu Optoelectronic Technology Suzhou Co ltd
Original Assignee
Laiyu Optoelectronic Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/162,515 external-priority patent/US20210320145A1/en
Application filed by Laiyu Optoelectronic Technology Suzhou Co ltd filed Critical Laiyu Optoelectronic Technology Suzhou Co ltd
Publication of CN112992964A publication Critical patent/CN112992964A/zh
Application granted granted Critical
Publication of CN112992964B publication Critical patent/CN112992964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本申请公开了一种发光二极管结构及其制造方法。所述发光二极管结构包括基板和形成在基板上的多个LED单元。每个LED单元包括：键合层，其形成在基板上；第一掺杂型半导体层，其形成在键合层上；第二掺杂型半导体层，其形成在第一掺杂型半导体层上；钝化层，其形成在第二掺杂型半导体层上和第一掺杂型半导体层的一部分上；以及，电极层，其形成在钝化层的一部分上并与第二掺杂型半导体层接触。所述多个LED单元包括第一LED单元和与第一LED单元相邻的第二LED单元。第一LED单元的第一掺杂型半导体层水平地延伸至与第一LED单元相邻的第二LED单元的第一掺杂型半导体层，并且第一LED单元和第二LED单元是可单独工作的LED单元。

Description

发光二极管结构及其制造方法
相关申请的交叉引用
本申请要求2020年4月9日提交的，标题为“半导体阵列和单片集成方法(Semiconductor Array and Method of Monolithic Integration)”的美国临时专利申请第 63/007,829号的优先权，同时要求了2021年1月29日提交的，标题为“发光二极管结构及其制造方法(LIGHT EMITTING DIODE STRUCTURE AND METHOD FOR MANUFACTURING THESAME)”的美国正式专利申请第17/162,515号的优先权，其公开内容在此通过引用以整体并入。
技术领域
本申请涉及一种发光二极管(LED)结构和一种制造该LED结构的方法，更具体地，涉及一种具有多个可单独工作的LED单元且同时共享掺杂层的LED结构及其制造方法。
背景技术
近年来，LED已经在照明应用中变得流行。作为光源，LED具有许多优点，包括更高的光效率、更低的能耗、更长的使用寿命、更小的尺寸以及更快的开关速度。
微型LED显示器具有多个单像素元件的微型LED(micro-LEDs)阵列。像素可以是显示屏上的微小照明区域，可以由许多像素构成图像。换句话说，像素可以是小的离散元素，它们一起构成显示器上的图像。像素通常以二维(2D)矩阵排列，并使用点、正方形、矩形或其他形状表示。像素可以是显示器或数字图像的基本单元，并具有几何坐标。
当制造微型LED时，经常使用诸如干法蚀刻或湿法蚀刻工艺来使各个微型LED电学隔离。为了产生多个完全隔离的功能性微型LED像素，常规过程通常完全蚀刻掉连续的功能性外延层。然而，当将传统的微型LED像素转移到基板(诸如驱动电路基板)上或在转移之后，由于微型LED像素的粘附性弱，所以完全隔离的功能性微型LED像素可能容易从基板上剥离。当微型LED像素变得更小时，这个问题变得更加严重。此外，在隔离微型LED像素的常规蚀刻过程中，微型LED像素的侧壁可能被损坏并影响LED结构的光学和电学性质。
本申请的实施例通过在共享掺杂层或键合层的同时提供具有多个可单独工作的LED 单元的LED结构及其制造方法来解决上述问题。
发明内容
本申请公开了一种LED结构和形成该LED结构的方法的实施例。
在一个实施例中，公开了一种LED结构。该LED结构包括基板和形成在基板上的多个LED单元。每个LED单元包括：键合层，其形成在基板上；第一掺杂型半导体层，其形成在键合层上；第二掺杂型半导体层，其形成在第一掺杂型半导体层上；钝化层，其形成在第二掺杂型半导体层上和第一掺杂型半导体层的一部分上；以及电极层，其形成在钝化层的一部分上并与第二掺杂型半导体层接触。多个LED单元包括第一LED单元和与第一LED单元相邻的第二LED单元。第一LED单元的第一掺杂型半导体层水平地延伸并物理地连接至与第一LED单元相邻的第二LED单元的第一掺杂型半导体层，并且第一 LED单元和第二LED单元是可单独工作的LED单元。
在另一实施例中，公开了一种LED结构。该LED结构包括基板和形成在基板上的多个LED单元。每个LED单元包括：p-n二极管层，其形成在基板上；钝化层，其形成在 p-n二极管层上；以及电极层，其形成在钝化层上并与p-n二极管层接触。多个LED单元包括第一LED单元和与第一LED单元相邻的第二LED单元。第一LED单元和第二LED 单元具有公共阳极，并且第一LED单元和第二LED单元是可单独工作的LED单元。
在进一步的实施例中，公开了一种用于制造LED结构的方法，包括：
在第一基板上形成半导体层，所述半导体层包括第一掺杂型半导体层和第二掺杂型半导体层；
执行第一蚀刻操作以去除第二掺杂型半导体层的一部分并暴露第一掺杂型半导体层的一部分；
执行第二蚀刻操作以去除第一掺杂型半导体层的一部分并使第一基板的具有像素电路触点的一部分暴露；
在第二掺杂型半导体层上和暴露的第一掺杂型半导体层上形成钝化层；
执行第三蚀刻操作以在第二掺杂型半导体层上的钝化层上形成第一开口，并在具有像素电路触点的第一基板上的钝化层上形成第二开口；
在覆盖第一开口并接触第二掺杂型半导体层以及覆盖第二开口并接触第二掺杂型半导体层的钝化层上形成电极层。
附图说明
结合在本说明书中并构成说明书一部分的附图示出了本申请的实施方式，并且与说明书一起进一步用于解释本申请，并使本领域技术人员能够制造和使用本申请。
图1示出了根据本申请的一些实施方式的例证性LED结构的顶视图。
图2示出了根据本申请的一些实施方式的例证性LED结构的横截面图。
图3示出了根据本申请的一些实施方式的例证性LED结构的另一横截面图。
图4示出了根据本申请的一些实施方式的例证性LED结构的另一顶视图。
图5示出了根据本申请的一些实施方式的另一例证性LED结构的顶视图。
图6A至图6H示出了根据本申请的一些实施方式的处于制造过程的不同阶段的例证性LED结构的横截面图。
图7是根据本申请的一些实施方式的用于制造LED结构的例证性方法的流程图。
如下将参考附图描述本申请的实施方式。
具体实施方式
尽管讨论了具体的配置和布置，但是应理解，这样做仅出于说明的目的。因此，在不脱离本申请的范围的情况下，可以使用其他配置和布置。而且，本申请也可以在多种其他应用中采用。在本申请中描述的功能和结构特征可以彼此并以附图中未具体示出的多种方式结合、调整和修改，使得这些组合、调整和修改在本申请的范围内。
通常，可以至少部分地根据上下文的用法来理解术语。例如，本文所使用的术语“一个或多个”至少部分地取决于上下文，可以用于以单数形式描述任何部件、结构或特征，或者可用于以复数形式描述部件、结构或特征的组合。类似地，诸如“一”、“一个”或“该”的术语也可以至少部分地取决于上下文理解为传达单数用法或传达复数用法。另外，术语“基于…”可以理解为不一定旨在传达一组排他的因素，而是至少部分地取决于上下文可以代替地允许存在不一定必须明确描述的附加因素。
应容易理解，本申请中的“在…上”、“在…之上”和“在…上面”的含义应该以最广义的方式解释，使得“在…上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”，并且“在某物之上”或“在某物上面”不仅意味着“在某物之上”或“在某物上面”的含义，而且也包括不存在两者之间的中间部件或层的“在某物之上”或“在某物上面”的含义。
此外，为了便于描述，本文中可能使用诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90。或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。
本文中使用的术语“基板”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。
本文中使用的术语“微型”LED、“微型”p-n二极管或“微型”装置是指根据本申请的实施方式的某些装置或结构的描述性尺寸。本文中使用的术语“微型”装置或结构旨在表示0.1 至100μm的规模。然而，应明白，本申请的实施方式不一定限于此，并且实施方式的某些方面可以适用于更大的以及可能更小的尺寸规模。
本申请的实施方式描述了LED结构或微型LED结构以及一种用于制造该结构的方法。为了制造微型LED显示器，将外延层键合到接收基板。接收基板例如可以是但不限于包括CMOS背板或TFT玻璃基板的显示基板。然后，外延层在接收基板上形成有微型LED 阵列。当在接收基板上形成微型LED时，由于细小功能性像素在接收基板上的粘附力较弱，并且与像素大小成正比，因此多个细小功能性像素可能会从接收基板上剥离，从而在制造过程期间导致显示器故障(失效像素)。为了解决上述问题，本申请引入了一种解决方案，其中功能外延层被部分地图案化/蚀刻，并且允许保留薄的连续功能层和键合层以避免潜在的功能性像素剥离。另外，本申请中所述的制造方法可以进一步减少功能性像素的侧壁物理损伤，减少作为LED的发光区域的量子阱结构的损坏，并改善功能性像素的光学和电学性质。
图1示出了根据本申请的一些实施方式的例证性LED结构100的顶视图，图2示出了根据本申请的一些实施方式的沿线A-A’的例证性LED结构100的横截面图。为了更好地解释本申请，将一起描述图1中的LED结构100的顶视图和图2中的LED结构100的横截面图。LED结构100包括第一基板102和多个LED单元116(例如，如图2中所示的LED单元116-1、116-2、116-3以及116-4)。LED单元116通过键合层104键合在第一基板102上。在一些实施方式中，第一基板102可以包括半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟。在一些实施方式中，第一基板102可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。在一些实施方式中，第一基板102可以具有在其中形成的驱动电路，并且第一基板102可以是CMOS背板或TFT玻璃基板。驱动电路将电信号提供给LED单元116以控制亮度。在一些实施方式中，驱动电路可以包括有源矩阵驱动电路，其中，每个单独的LED单元116都相应于独立的驱动器。在一些实施方式中，驱动电路可以包括无源矩阵驱动电路，其中，多个LED单元116排列成阵列并且连接到由驱动电路驱动的数据线和扫描线。
键合层104是形成在第一基板102上以键合第一基板102和LED单元116的粘合材料层。在一些实施方式中，键合层104可以包括导电材料，诸如金属或金属合金。在一些实施方式中，键合层104可以包括Au、Sn、In、Cu或Ti。在一些实施方式中，键合层104 可以包括非导电材料，诸如聚酰亚胺(PI)、聚二甲基硅氧烷(PDMS)。在一些实施方式中，键合层104可以包括光刻胶，诸如SU-8光刻胶。在一些实施方式中，键合层104 可以是氢倍半硅氧烷(HSQ)或二乙烯基硅氧烷-双-苯并环丁烯(DVS-BCB)。应理解，对键合层104的材料的描述仅是示例性的，而不是限制性的，本领域技术人员可以根据要求进行改变，所有这些改变都在本申请的范围内。
参考图2，每个LED单元116包括部分的键合层104、第一掺杂型半导体层106以及第二掺杂型半导体层108。第一掺杂型半导体层106形成在键合层104上。在一些实施方式中，第一掺杂型半导体层106和第二掺杂型半导体层108可以包括基于II-VI材料(诸如ZnSe或ZnO)或III-V氮化物材料(诸如GaN、AlN、InN、InGaN、GaP、AlInGaP、 AlGaAs及其合金)的一个或多个层。
在一些实施方式中，第一掺杂型半导体层106可以是跨多个LED单元116(例如，如图2中所示的四个LED单元116)延伸并形成这些LED单元116的公共阳极的p型半导体层。例如，LED单元116-2的第一掺杂型半导体层106延伸到其相邻的LED单元116-1 和116-3，类似地，LED单元116-3的第一掺杂型半导体层106延伸到其相邻的LED单元 116-2和116-4。在一些实施方式中，跨LED单元延伸的第一掺杂型半导体层106可以相对的薄。在一些实施方式中，第一掺杂型半导体层106的厚度可以在大约0.05μm至大约 1μm之间。在一些其他实施方式中，第一掺杂型半导体层106的厚度可以在大约0.05μm 至大约0.7μm之间。在一些替选实施方式中，第一掺杂型半导体层106的厚度可以在约 0.05μm与约0.5μm之间。通过在各个LED单元上的具有连续的第一掺杂型半导体的薄层，基板102与多个LED单元116之间的键合区域不仅限于第二掺杂型半导体层108下方的区域，还延伸至各个LED单元之间的区域。换句话说，通过具有连续的第一掺杂型半导体106的薄层，键合层104的面积增大。因此，增强了基板102与多个LED单元116之间的键合强度，并且可以降低LED结构100剥离的风险。
在一些实施方式中，第一掺杂型半导体层106可以是p型GaN。在一些实施方式中，可以通过在GaN中掺杂镁(Mg)来形成第一掺杂型半导体层106。在一些实施方式中，第一掺杂型半导体层106可以是p型InGaN。在一些实施方式中，第一掺杂型半导体层106 可以是p型AlInGaP。每个LED单元116都具有连接到驱动电路的阳极和阴极，例如，驱动电路形成在基板102中(图中未明确示出驱动电路)。例如，每个LED单元116都具有连接到恒压源的阳极并且具有连接到驱动电路的源极/漏极的阴极。换句话说，通过跨各个LED单元116形成连续的第一掺杂型半导体106，多个LED单元116具有由第一掺杂型半导体层106和键合层104形成的公共阳极。
在一些实施方式中，第二掺杂型半导体层108可以是n型半导体层并且形成每个LED 单元116的阴极。在一些实施方式中，第二掺杂型半导体层108可以是n型GaN。在一些实施方式中，第二掺杂型半导体层108可以是n型InGaN。在一些实施方式中，第二掺杂型半导体层108可以是n型AlInGaP。不同LED单元116的第二掺杂型半导体层108被电隔离，因而每个LED单元116都可以具有与其他单元不同的电压电平的阴极。作为所公开的实施方式的结果，形成多个可单独工作的LED单元116，其第一掺杂型半导体层 106跨相邻的LED单元水平地延伸，并且其第二掺杂型半导体层108在相邻的LED单元之间电隔离。
每个LED单元116进一步包括在第一掺杂型半导体层106和第二掺杂型半导体层108 之间形成的多量子阱(MQW)层110。MQW层110是LED单元116的有源区。在一些实施方式中，包括第一掺杂型半导体层106和第二掺杂型半导体层108的厚度可以在大约 0.3μm至大约5μm之间。在一些其他实施方式中，包括第一掺杂型半导体层106、MQW 层110和第二掺杂型半导体层108的厚度可以在大约0.4μm至大约4μm之间。在一些替选实施方式中，包括第一掺杂型半导体层106、MQW层110和第二掺杂型半导体层108 的厚度可以在大约0.5μm与大约3μm之间。
如图2中所示，在第二掺杂型半导体层108和第一掺杂型半导体层106的一部分上形成钝化层112。钝化层112可以用于保护和隔离LED单元116。在一些实施方式中，钝化层112可以包括SiO2、Al2O3、SiN或其他合适的材料。在一些实施方式中，钝化层112 可包含聚酰亚胺、SU-8光刻胶或其他可光图案化的聚合物。电极层114形成在钝化层112 的一部分上，并且电极层114通过钝化层112上的开口电连接第二掺杂型半导体层108。在一些实施方式中，电极层114可以是导电材料，诸如铟锡氧化物(ITO)、Cr、Ti、Pt、 Au、Al、Cu、Ge或Ni。
图3示出了根据本申请的一些实施方式的沿线B-B’的例证性LED结构100的另一横截面图。第一基板102具有形成在其中的用于驱动LED单元116的驱动电路。驱动电路的触点118暴露在两个LED单元116之间，并且触点118通过电极层114与第二掺杂型半导体层108电连接。换句话说，第二掺杂型半导体层108和驱动电路的触点118的电连接由电极层114完成。如上所述，第二掺杂型半导体层108形成每个LED单元116的阴极，因此触点118通过电极层114从驱动电路向第二掺杂型半导体层108提供对每个LED 单元116的阴极的驱动电压。
图4示出了根据本申请的一些实施方式的LED结构100的另一顶视图。在图4中，为了解释的目的，用虚线示出了电极层114和钝化层112下方的层。在图4中，LED结构 100包括16个LED单元116。每个LED单元116包括由第一掺杂型半导体层106和第二掺杂型半导体层108以及多量子阱110形成的p-n二极管层。钝化层112形成在p-n二极管上，并且电极层114形成在钝化层112上。
在暴露第二掺杂型半导体层108的钝化层112上形成开口120，并且在暴露触点118的钝化层112上形成开口122。在钝化层112的覆盖开口120和开口122的部分上形成电极层114，因此，电极层114与第二掺杂型半导体层108和触点118电连接。在图4例证性地示出，开口120位于每个LED单元116的中心处，并且开口122位于相邻LED单元 116的间隙处。应理解，开口120、开口122和电极层114的位置和设计(诸如形状和尺寸)可以基于要求偏离图4中所示的示例，并且不限于此。
在图4中，LED结构100包括16个LED单元116，并且每个LED单元116都可独立地工作。第一掺杂型半导体层106位于第二掺杂型半导体层108和钝化层112之下，并且第一掺杂型半导体层106是这16个LED单元116的公共阳极。根据本申请，当这些LED单元(例如，16个LED单元16)的第一掺杂型半导体层106不仅在形成LED结构 100的制造过程期间而且在制造过程之后电连接，并且每个LED单元都可以被不同的驱动电路独立驱动时，多个LED单元被称为“可独立地工作”。
图5示出了根据本申请的一些实施方式的另一LED结构500的顶视图。在图5中的顶视图中，第二掺杂型半导体层108的形状为圆形的，这与图4中所示的LED结构100 的顶视图中的第二掺杂型半导体层108的形状不同。应理解，在一些实施方式中，顶视图中的第二掺杂型半导体层108的位置和形状可以根据各种设计或应用而改变，并且顶视图中的第二掺杂型半导体层108或LED单元116的形状并不限于此。在一些实施方式中，顶视图中的开口120、开口122、电极层114或触点118的位置和形状也可以根据各种设计和应用而改变，并且不限于此。
图6A至图6H示出了根据本申请的一些实施方式的在制造过程期间的例证性LED结构100的横截面图，图7是根据本申请的一些实施方式的用于制造LED结构100的例证性方法700的流程图。为了更好地解释本申请，将一起描述图6A至图6H以及图7中的流程图。在图6A中，在第一基板102中形成驱动电路，并且该驱动电路包括触点118。例如，该驱动电路可以包括在硅晶片上制造的CMOS装置，并且一些晶片级封装层或扇出结构堆叠在CMOS装置上以形成触点118。对于另一示例，驱动电路可以包括在玻璃基板上制造的TFT，并且一些晶片级封装层或扇出结构堆叠在TFT上以形成触点118。半导体层在第二基板124上形成，并且该半导体层包括第一掺杂型半导体层106、第二掺杂型半导体层108和MQW层110。
在一些实施方式中，第一基板102或第二基板124可以包括半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟。在一些实施方式中，第一基板102或第二基板124 可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片。在一些实施方式中，第一基板102 可以具有在其中形成的驱动电路，并且第一基板102可以包括CMOS背板或TFT玻璃基板。在一些实施方式中，第一掺杂型半导体层106和第二掺杂型半导体层108可以包括基于II-VI材料(诸如ZnSe或ZnO)或III-V氮化物材料(诸如GaN、AlN、InN、InGaN、 GaP、AlInGaP、AlGaAs及其合金)的一个或多个层。在一些实施方式中，第一掺杂型半导体层106可以包括p型半导体层，并且第二掺杂型半导体层108可以包括n型半导体层。
在图6B中，键合层104在第一基板102上形成。在一些实施方式中，键合层104可以包括导电材料，诸如金属或金属合金。在一些实施方式中，键合层104可以包括Au、 Sn、In、Cu或Ti。在一些实施方式中，键合层104可以包括非导电材料，诸如聚酰亚胺 (PI)、聚二甲基硅氧烷(PDMS)。在一些实施方式中，键合层104可以包括光刻胶，诸如SU-8光刻胶。在一些实施方式中，键合层104可以是氢倍半硅氧烷(HSQ)或二乙烯基硅氧烷-双-苯并环丁烯(DVS-BCB)。在一些实施方式中，导电层126可以形成覆盖第一掺杂型半导体层106的公共电极。在一些实施方式中，导电层126可以在第一掺杂型半导体层106上形成欧姆触点。在一些实施方式中，在之后的操作中，导电层126和键合层104可以被统称为一层。
参考图6C以及图7的操作702，将第二基板124以及包括第一掺杂型半导体层106、第二掺杂型半导体层108和MQW层110的半导体层翻转并通过键合层104和导电层126 键合至第一基板102。然后，可以从半导体层移除第二基板124。图6C示出了在第一基板 102和第一掺杂型半导体层106之间的键合层104。然而，在一些实施方式中，键合层104 可以包括一个或多个层以键合第一基板102和第一掺杂型半导体层106。例如，键合层104 可以包括单个导电或非导电层。对于另一示例，键合层104可以包括粘合材料和导电或非导电层。在一些实施方式中，在操作702之后，键合层104和导电层126可以被统称为一层。应理解，对键合层104的材料的描述仅是说明性的而不是限制性的，并且本领域技术人员可以根据要求改变，所有这些改变都在本申请的范围之内。
在图6D中，可以在第二掺杂型半导体层108上执行减薄操作以去除第二掺杂型半导体层108的一部分。在一些实施方式中，减薄操作可以包括干法蚀刻或湿法蚀刻操作。在一些实施方式中，减薄操作可以包括化学机械抛光(CMP)操作。在一些实施方式中，包括第一掺杂型半导体层106、MQW层110和第二掺杂型半导体层108的厚度可以在大约 0.3μm至大约5μm之间。在一些其他实施方式中，包括第一掺杂型半导体层106、MQW 层110和第二掺杂型半导体层108的厚度可以在大约0.4μm至大约4μm之间。在一些替选实施方式中，包括第一掺杂型半导体层106、MQW层110和第二掺杂型半导体层108 的厚度可以在大约0.5μm至大约3μm之间。
参考图6E以及图7的操作704，可以执行第一蚀刻操作以去除第二掺杂型半导体层108的一部分并且暴露第一掺杂型半导体层106的一部分。第一掺杂型半导体层106的一部分被暴露，直到预定义厚度的第一掺杂型半导体层106保留在第一基板102上。在一些实施方式中，剩余的第一掺杂型半导体层106水平地跨LED结构100中的多个LED单元 116(诸如图6E中所示的四个LED单元116)延伸。在一些实施方式中，第一掺杂型半导体层106的预定义厚度可以在大约0.05μm至大约1μm之间。在一些实施方式中，第一掺杂型半导体层106的预定义厚度可以在大约0.05μm至大约0.7μm之间。在一些替选实施方式中，第一掺杂型半导体层106的预定义厚度可以在大约0.05μm至大约0.5μm之间。在操作704之后，每个LED单元116的第二掺杂类型半导体层108和MQW层110可以被电分离，并且相邻LED单元116(诸如LED单元116-1、116-2、116-3和116-4)的第一掺杂类型半导体层106可以被电连接。
在一些实施方式中，在操作704期间，可以执行第一蚀刻操作以去除第二掺杂型半导体层108的一部分并暴露MQW层110的一部分。暴露MQW层110的一部分直到预定义厚度的第一掺杂型半导体层106和MQW层110保留在第一基板102上。在一些实施方式中，剩余的第一掺杂型半导体层106和MQW层110水平地跨LED结构100中的多个LED 单元116(诸如图6E中所示的四个LED单元116)延伸。在一些实施方式中，第一掺杂类型半导体层106和MQW层110的预定义厚度可以在大约0.05μm至大约1μm之间。在一些实施方式中，第一掺杂类型半导体层106和MQW层110的预定义厚度可以在大约 0.05μm至大约0.7μm之间。在一些替选实施方式中，第一掺杂类型半导体层106和MQW 层110的预定义厚度可以在大约0.05μm至大约0.5μm之间。在操作704之后，每个LED 单元116的第二掺杂型半导体层108都可以被电分离，并且相邻LED单元116(诸如LED 单元116-1、116-2、116-3和116-4)的第一掺杂型半导体层106和MQW层110可以电连接。
参考图6F，可以执行第二蚀刻操作以去除第一掺杂型半导体层106的一部分并暴露触点118。第二蚀刻操作可以是干法蚀刻或湿法蚀刻操作。在干法蚀刻操作或湿法蚀刻操作中，可以通过光刻过程在第二掺杂型半导体层108和第一掺杂型半导体层106的一部分上形成硬掩模(例如，光刻胶)。然后，通过干法刻蚀等离子体或湿法刻蚀溶液去除第一掺杂型半导体层106的未被覆盖部分，以暴露触点118。
参考图6G以及图7的操作706，在第二掺杂型半导体层108、暴露的第一掺杂型半导体层106和暴露的触点118上形成钝化层112。在一些实施方式中，钝化层112可以包括SiO2、Al2O3、SiN或其他合适的材料以进行隔离和保护。在一些实施方式中，钝化层112 可包含聚酰亚胺、SU-8光刻胶或其他可光图案化的聚合物。在图7的操作708中，如图 6G中所示，形成开口120和开口122。开口120暴露第二掺杂型半导体层108地一部分，并且开口122暴露触点118。在一些实施方式中，操作708可以通过第三蚀刻操作执行，以去除钝化层112的一部分并形成开口120和开口122。在一些进一步的实施方式中，通过光敏材料(例如，聚酰亚胺、SU-8光刻胶或其他可光图案化的聚合物)形成所提供的钝化层112，操作708可以通过光刻操作执行，以图案化钝化层112并暴露开口120和开口122。
参考图6H以及图7的操作710，电极层114形成在覆盖开口120和开口122的钝化层112上。因此，电极层114将第二掺杂型半导体层108和触点118电连接，并形成电路径以将LED单元与基板102中的驱动电路连接。驱动电路可以通过触点118和电极层114 来控制第二掺杂型半导体层108的电压和电流电平。在一些实施方式中，电极层114可以包括导电材料，诸如铟锡氧化物(ITO)、Cr、Ti、Pt、Au、Al、Cu、Ge或Ni等。
本申请提供了一种LED结构和一种用于制造该LED结构的方法，其中，部分地图案化/蚀刻诸如第一掺杂型半导体层106和第二掺杂型半导体层108的功能外延层，以允许薄连续功能层(诸如第一掺杂型半导体层106)保留以免潜在剥离。此外，本申请提供了另一种选项来将MQW层保留在第一掺杂型半导体层106上。另外，本申请中引入的制造方法可以进一步减少功能性像素(诸如LED单元116)的侧壁的物理损坏，减少作为LED 发光区域的量子阱结构的损坏，并改善了功能性像素的光学和电学特性。
根据本申请的一方面，公开了一种LED结构。LED结构包括基板和形成在基板上的多个LED单元。每个LED单元包括形成在基板上的键合层、形成在键合层上的第一掺杂型半导体层、形成在第一掺杂型半导体层上的第二掺杂型半导体层、形成在第二掺杂型半导体层以及第一掺杂型半导体层的一部分上的钝化层；和形成在钝化层的一部分上并与第二掺杂型半导体层接触的电极层。多个LED单元包括第一LED单元和与第一LED单元相邻的第二LED单元。第一LED单元的第一掺杂型半导体层水平地延伸至与第一LED 单元相邻的第二LED单元的第一掺杂型半导体层，并且第一LED单元和第二LED单元是可单独工作的LED单元。
在一些实施方式中，第一LED单元的第二掺杂型半导体层与第二LED单元的第二掺杂型半导体层电隔离。在一些实施方式中，每个LED单元都进一步包括在第一掺杂型半导体层和第二掺杂型半导体层之间形成的多量子阱(MQW)层。
在一些实施方式中，第一掺杂型半导体层是p型半导体层，并且是第一LED单元和第二LED单元的公共阳极。在一些实施方式中，第二掺杂型半导体层是n型半导体层，并且是第一LED单元和第二LED单元的阴极。
在一些实施方式中，基板包括驱动电路以驱动多个LED单元。在一些实施方式中，每个LED单元的电极层都通过第一掺杂型半导体层上的开口连接到驱动电路。
根据本申请的另一方面，公开了一种LED结构。LED结构包括基板和形成在基板上的多个LED单元。每个LED单元包括形成在基板上的p-n二极管层、形成在p-n二极管层上的钝化层，以及形成在钝化层上并与p-n二极管层接触的电极层。多个LED单元包括第一LED单元和与第一LED单元相邻的第二LED单元。第一LED单元和第二LED 单元具有公共阳极，并且第一LED单元和第二LED单元是可单独工作的LED单元。
在一些实施方式中，p-n二极管层包括p-掺杂层、n-掺杂层以及在p-掺杂层和n-掺杂层之间形成的多量子阱(MQW)层。在一些实施方式中，p掺杂层是第一LED单元和第二LED单元的公共阳极。在一些实施方式中，第一LED单元和第二LED单元的n掺杂层被电隔离。
在一些实施方式中，每个LED单元都进一步包括形成在基板和p-n二极管层之间的键合层。在一些实施方式中，基板包括驱动电路以驱动多个LED单元。在一些实施方式中，每个LED单元的电极层都通过p-n二极管层上的开口连接到驱动电路。
根据本申请的进一步方面，公开了一种用于制造LED结构的方法。在第一基板上形成半导体层。半导体层包括第一掺杂型半导体层和第二掺杂型半导体层。执行第一蚀刻操作以去除第二掺杂型半导体层的一部分并暴露第一掺杂型半导体层的一部分。在第二掺杂型半导体层和暴露的第一掺杂型半导体层上形成钝化层。在钝化层上形成第一开口。在覆盖第一开口并接触第二掺杂型半导体层的钝化层上形成电极层。
在一些实施方式中，执行第一蚀刻操作进一步包括去除第二掺杂型半导体层的一部分，以及暴露第一掺杂型半导体层的一部分，直到预定义厚度的第一掺杂型半导体层保留在第一基板上。剩余的第一掺杂型半导体层水平地跨LED结构的多个LED单元延伸。
在一些实施方式中，在第一基板上形成半导体层进一步包括通过键合层将半导体层键合到第一基板上。在一些实施方式中，在第一基板上形成半导体层进一步包括：在第一基板中形成驱动电路；在第二基板上形成半导体层；通过键合层将半导体层接合到第一基板上；以及去除第二基板。
在一些实施方式中，在钝化层上形成第一开口进一步包括在钝化层上形成第二开口以暴露驱动电路的触点。在一些实施方式中，在覆盖第一开口并接触第二掺杂型半导体层的钝化层上形成电极层进一步包括在覆盖第一开口和第二开口的钝化层上形成电极层，以电连接第二掺杂型半导体层和驱动电路的触点。
具体实施方式的上述描述可以容易地针对各种应用修改和/或改编。因此，基于本文提出的教导和指导，这样的改编和修改有意在所公开的实施方式的等效物的含义和范围内。
本申请的广度和范围不应由任何上述例证性实施方式限制，而是应仅根据所附权利要求及其等效物来限定。

Claims (20)

1.一种发光二极管结构，其特征在于，包括：
基板；和
多个LED单元，所述多个LED单元形成在所述基板上，每个LED单元包括：
键合层，所述键合层形成在所述基板上；
第一掺杂型半导体层，所述第一掺杂型半导体层形成在所述键合层上；
第二掺杂型半导体层，所述第二掺杂型半导体层形成在所述第一掺杂型半导体层上；
钝化层，所述钝化层形成在所述第二掺杂型半导体层上和所述第一掺杂型半导体层的一部分上；以及
电极层，所述电极层形成在所述钝化层的一部分上并与所述第二掺杂型半导体层接触，
其中，所述多个LED单元包括第一LED单元和与所述第一LED单元相邻的第二LED单元，其中，所述第一LED单元的所述第一掺杂型半导体层水平地延伸至与所述第一LED单元相邻的所述第二LED单元的所述第一掺杂型半导体层，并且所述第一LED单元和所述第二LED单元是可单独工作的LED单元。
2.根据权利要求1所述的LED结构，其特征在于，所述第一LED单元的所述第二掺杂型半导体层与所述第二LED单元的所述第二掺杂型半导体层电隔离。
3.根据权利要求1所述的LED结构，其特征在于，每个LED单元都进一步包括在所述第一掺杂型半导体层和所述第二掺杂型半导体层之间形成的多量子阱层。
4.根据权利要求1所述的LED结构，其特征在于，所述第一掺杂型半导体层是p型半导体层，并且是所述第一LED单元和所述第二LED单元的公共阳极。
5.根据权利要求1所述的LED结构，其特征在于，所述第二掺杂型半导体层是n型半导体层，并且是所述第一LED单元和所述第二LED单元的阴极。
6.根据权利要求1所述的LED结构，其特征在于，所述基板包括驱动电路，以驱动所述多个LED单元。
7.根据权利要求6所述的LED结构，其特征在于，每个LED单元的所述电极层都通过所述第一掺杂型半导体层上的开口连接到所述驱动电路。
8.一种发光二极管结构，其特征在于，包括：
基板；和
多个LED单元，所述多个LED单元形成在所述基板上，每个LED单元包括：
p-n二极管层，所述p-n二极管层形成在所述基板上；
钝化层，所述钝化层形成在所述p-n二极管层上；以及
电极层，所述电极层形成在所述钝化层上并与所述p-n二极管层接触，
其中，所述多个LED单元包括第一LED单元和与所述第一LED单元相邻的第二LED单元，其中，所述第一LED单元和所述第二LED单元具有公共阳极，并且所述第一LED单元和所述第二LED单元是可单独工作的LED单元。
9.根据权利要求8所述的LED结构，其特征在于，所述p-n二极管层包括p掺杂层、n掺杂层，以及在所述p掺杂层和所述n掺杂层之间形成的多量子阱层。
10.根据权利要求9所述的LED结构，其特征在于，所述p掺杂层是所述第一LED单元和所述第二LED单元的公共阳极。
11.根据权利要求9所述的LED结构，其特征在于，所述第一LED单元和所述第二LED单元的所述n掺杂层电隔离。
12.根据权利要求8所述的LED结构，其特征在于，每个LED单元都进一步包括：
在所述基板与所述p-n二极管层之间形成的键合层。
13.根据权利要求8所述的LED结构，其特征在于，所述基板包括驱动电路，以驱动所述多个LED单元。
14.根据权利要求13所述的LED结构，其特征在于，每个LED单元的所述电极层都通过所述p-n二极管层上的开口连接到所述驱动电路。
15.一种用于制造发光二极管结构的方法，其特征在于，包括：
在第一基板上形成半导体层，所述半导体层包括第一掺杂型半导体层和第二掺杂型半导体层；
执行第一蚀刻操作以去除所述第二掺杂型半导体层的一部分并暴露所述第一掺杂型半导体层的一部分；
在所述第二掺杂型半导体层上和所述暴露的第一掺杂型半导体层上形成钝化层；
在所述钝化层上形成第一开口；以及
在覆盖所述第一开口并接触所述第二掺杂型半导体层的所述钝化层上形成电极层。
16.根据权利要求15所述的方法，其特征在于，执行所述第一蚀刻操作进一步包括：
去除所述第二掺杂型半导体层的一部分；和
暴露所述第一掺杂型半导体层的一部分，直到预定义厚度的所述第一掺杂型半导体层保留在所述第一基板上，
其中，所述保留的第一掺杂型半导体层水平地跨所述LED结构的多个LED单元延伸。
17.根据权利要求15所述的方法，其特征在于，在所述第一基板上形成所述半导体层进一步包括：
通过键合层将所述半导体层键合到所述第一基板上。
18.根据权利要求17所述的方法，其特征在于，在所述第一基板上形成所述半导体层进一步包括：
在所述第一基板上形成驱动电路；
在第二基板上形成所述半导体层；
通过所述键合层将所述半导体层键合到所述第一基板上；以及
去除所述第二基板。
19.根据权利要求18所述的方法，其特征在于，在所述钝化层上形成所述第一开口进一步包括：
在所述钝化层上形成第二开口，以暴露所述驱动电路的触点。
20.根据权利要求19所述的方法，其特征在于，在覆盖所述第一开口并接触所述第二掺杂型半导体层的所述钝化层上形成所述电极层进一步包括：
在覆盖所述第一开口和所述第二开口的所述钝化层上形成所述电极层，从而将所述第二掺杂型半导体层与所述驱动电路的触点电连接。
CN202110317555.9A 2020-04-09 2021-03-25 发光二极管结构及其制造方法 Active CN112992964B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063007829P 2020-04-09 2020-04-09
US63/007,829 2020-04-09
US17/162,515 2021-01-29
US17/162,515 US20210320145A1 (en) 2020-04-09 2021-01-29 Light Emitting Diode Structure and Method for Manufacturing the Same

Publications (2)

Publication Number Publication Date
CN112992964A true CN112992964A (zh) 2021-06-18
CN112992964B CN112992964B (zh) 2023-07-07

Family

ID=76333624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110317555.9A Active CN112992964B (zh) 2020-04-09 2021-03-25 发光二极管结构及其制造方法

Country Status (4)

Country Link
EP (1) EP4133536A4 (zh)
JP (2) JP2023525439A (zh)
KR (1) KR20220139993A (zh)
CN (1) CN112992964B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023861A (zh) * 2021-11-01 2022-02-08 镭昱光电科技(苏州)有限公司 Micro-LED芯片结构及其制作方法
CN114497333A (zh) * 2021-12-21 2022-05-13 镭昱光电科技(苏州)有限公司 Micro-LED微显示芯片及其制作方法
CN114628563A (zh) * 2022-05-12 2022-06-14 镭昱光电科技(苏州)有限公司 Micro LED显示芯片及其制备方法
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法
WO2024103962A1 (zh) * 2022-11-16 2024-05-23 镭昱光电科技(苏州)有限公司 微显示器件及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024130132A1 (en) * 2022-12-16 2024-06-20 Lumileds Llc Modular device for addressable light emitting diode arrays

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039041A (ja) * 2003-07-14 2005-02-10 Sanyo Electric Co Ltd 発光素子アレイ及び光プリントヘッド
US20080113462A1 (en) * 2006-11-14 2008-05-15 Samsung Electronics Co., Ltd Method of manufacturing vertical light emitting device
CN202332853U (zh) * 2011-10-19 2012-07-11 贵州大学 大功率倒装阵列led芯片
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
WO2014017427A1 (ja) * 2012-07-27 2014-01-30 株式会社ブイ・テクノロジー 半導体発光装置
US20150076528A1 (en) * 2013-09-16 2015-03-19 LuxVue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US20170373228A1 (en) * 2015-01-30 2017-12-28 Apple Inc. Micro-light emitting diode with metal side mirror
US20180190712A1 (en) * 2016-12-30 2018-07-05 Fang Xu Semiconductor LED Display Devices
CN108598104A (zh) * 2018-06-25 2018-09-28 广东省半导体产业技术研究院 一种并联微led阵列及其制作方法
US20180308420A1 (en) * 2017-04-21 2018-10-25 Lumens Co., Ltd. Micro led display device and method of fabricating the same
US20180358340A1 (en) * 2017-06-09 2018-12-13 Syndiant Inc. Micro LED Display Module Having Light Transmissive Substrate and Manufacturing Method Thereof
CN109216397A (zh) * 2017-07-05 2019-01-15 格芯公司 用于微显示器的cmos驱动器晶圆与led晶圆的组件
CN109417082A (zh) * 2016-03-18 2019-03-01 Lg伊诺特有限公司 半导体器件以及包括半导体器件的显示装置
CN109713089A (zh) * 2018-12-28 2019-05-03 映瑞光电科技(上海)有限公司 GaN基LED白光垂直结构芯片及其制备方法
CN109920814A (zh) * 2019-03-12 2019-06-21 京东方科技集团股份有限公司 显示基板及制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6815129B2 (ja) * 2016-08-26 2021-01-20 株式会社沖データ 半導体装置、光プリントヘッド、及び画像形成装置
CN110709989B (zh) * 2017-03-30 2023-12-01 维耶尔公司 垂直固态装置
JP7268972B2 (ja) * 2017-09-07 2023-05-08 キヤノン株式会社 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置
KR102456882B1 (ko) * 2017-11-24 2022-10-21 주식회사 루멘스 고효율 마이크로 엘이디 모듈의 제조방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039041A (ja) * 2003-07-14 2005-02-10 Sanyo Electric Co Ltd 発光素子アレイ及び光プリントヘッド
US20080113462A1 (en) * 2006-11-14 2008-05-15 Samsung Electronics Co., Ltd Method of manufacturing vertical light emitting device
US20120223875A1 (en) * 2009-12-09 2012-09-06 Nano And Advanced Materials Institute Limited Monolithic full-color led micro-display on an active matrix panel manufactured using flip-chip technology
CN202332853U (zh) * 2011-10-19 2012-07-11 贵州大学 大功率倒装阵列led芯片
WO2014017427A1 (ja) * 2012-07-27 2014-01-30 株式会社ブイ・テクノロジー 半導体発光装置
US20150076528A1 (en) * 2013-09-16 2015-03-19 LuxVue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US20170373228A1 (en) * 2015-01-30 2017-12-28 Apple Inc. Micro-light emitting diode with metal side mirror
CN109417082A (zh) * 2016-03-18 2019-03-01 Lg伊诺特有限公司 半导体器件以及包括半导体器件的显示装置
US20180190712A1 (en) * 2016-12-30 2018-07-05 Fang Xu Semiconductor LED Display Devices
US20180308420A1 (en) * 2017-04-21 2018-10-25 Lumens Co., Ltd. Micro led display device and method of fabricating the same
US20180358340A1 (en) * 2017-06-09 2018-12-13 Syndiant Inc. Micro LED Display Module Having Light Transmissive Substrate and Manufacturing Method Thereof
CN109216397A (zh) * 2017-07-05 2019-01-15 格芯公司 用于微显示器的cmos驱动器晶圆与led晶圆的组件
CN108598104A (zh) * 2018-06-25 2018-09-28 广东省半导体产业技术研究院 一种并联微led阵列及其制作方法
CN109713089A (zh) * 2018-12-28 2019-05-03 映瑞光电科技(上海)有限公司 GaN基LED白光垂直结构芯片及其制备方法
CN109920814A (zh) * 2019-03-12 2019-06-21 京东方科技集团股份有限公司 显示基板及制造方法、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023861A (zh) * 2021-11-01 2022-02-08 镭昱光电科技(苏州)有限公司 Micro-LED芯片结构及其制作方法
WO2023071910A1 (zh) * 2021-11-01 2023-05-04 镭昱光电科技(苏州)有限公司 Micro-LED芯片结构及其制作方法
CN114497333A (zh) * 2021-12-21 2022-05-13 镭昱光电科技(苏州)有限公司 Micro-LED微显示芯片及其制作方法
CN114628563A (zh) * 2022-05-12 2022-06-14 镭昱光电科技(苏州)有限公司 Micro LED显示芯片及其制备方法
CN114628563B (zh) * 2022-05-12 2022-09-09 镭昱光电科技(苏州)有限公司 Micro LED显示芯片及其制备方法
CN114759130A (zh) * 2022-06-15 2022-07-15 镭昱光电科技(苏州)有限公司 一种Micro-LED显示芯片及其制备方法
WO2024103962A1 (zh) * 2022-11-16 2024-05-23 镭昱光电科技(苏州)有限公司 微显示器件及制备方法

Also Published As

Publication number Publication date
EP4133536A1 (en) 2023-02-15
CN112992964B (zh) 2023-07-07
JP2023525439A (ja) 2023-06-16
EP4133536A4 (en) 2024-05-08
KR20220139993A (ko) 2022-10-17
JP2024059811A (ja) 2024-05-01

Similar Documents

Publication Publication Date Title
CN112992964B (zh) 发光二极管结构及其制造方法
CN112864290B (zh) 微型led显示器及其制造方法
US11410978B2 (en) Process for fabrication of an optoelectronic device comprising a plurality of diodes
US8557616B2 (en) Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display
US10734439B2 (en) Method for producing an optoelectronic device comprising a plurality of gallium nitride diodes
CN114628563B (zh) Micro LED显示芯片及其制备方法
CN114284419B (zh) 微型发光二极管显示装置及其制作方法
WO2023103606A1 (zh) 微显示led芯片结构及其制作方法
CN114188459B (zh) 微型发光二极管显示装置及其制作方法
CN115498089B (zh) 微显示器件及制备方法
CN114497333A (zh) Micro-LED微显示芯片及其制作方法
JP7442671B2 (ja) フルカラー発光ダイオード構造及びその製造方法
CN114566515A (zh) 微型发光二极管显示芯片及其制备方法
WO2022217648A1 (en) Light emitting diode structure and method for manufacturing thereof
US20210320145A1 (en) Light Emitting Diode Structure and Method for Manufacturing the Same
US20210320234A1 (en) Light emitting diode structure and method for manufacturing the same
US11817535B2 (en) Light emitting diode structure and method for manufacturing the same
CN116565103B (zh) MicroLED微显示芯片及其制造方法
US20220140217A1 (en) Light emitting diode structure and method for manufacturing the same
US20230369552A1 (en) Light emitting diode structure and method for manufacturing the same
KR102545077B1 (ko) 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
CN114784034A (zh) Micro-LED微显示芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant