CN112992950A - 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 - Google Patents
基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 Download PDFInfo
- Publication number
- CN112992950A CN112992950A CN202110160065.2A CN202110160065A CN112992950A CN 112992950 A CN112992950 A CN 112992950A CN 202110160065 A CN202110160065 A CN 202110160065A CN 112992950 A CN112992950 A CN 112992950A
- Authority
- CN
- China
- Prior art keywords
- layer
- ion implantation
- barrier layer
- dielectric layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 179
- 238000005468 ion implantation Methods 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims description 38
- 239000012861 aquazol Substances 0.000 claims description 9
- 229920006187 aquazol Polymers 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003667 anti-reflective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 3
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，包括：在晶圆中形成STI隔离结构；在所述晶圆上自下而上形成层间介电层、刻蚀阻挡层、离子注入阻挡层、抗反射介电层；在所述抗反射介电层上形成光刻胶层；曝光显影，形成光刻胶图案；利用所述光刻胶图案刻蚀所述抗反射介电层和所述离子注入阻挡层并停在所述刻蚀阻挡层的表面，形成高深宽比的沟槽；去除所述光刻胶层和所述抗反射介电层；在所述离子注入阻挡层的表面及所述沟槽的侧壁和底部形成线形氧化层；进行离子注入；去除线形氧化层、离子注入阻挡层、刻蚀阻挡层、层间介电层。本发明可以实现高深宽比结构底部关键尺寸的缩小，以此来实现CIS产品更小线宽的开发需求。
Description
技术领域
本发明与半导体集成电路制造技术有关，具体涉及基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法。
背景技术
随着CIS(CMOS Image Sensor，CMOS图像传感器)产品中像素(Pixel)区域的间距(Pitch)不断减小，相应地，对高深宽比的高能量离子注入工艺开发也带来了极大的挑战。随着像素的减小，隔离结构的关键尺寸(CD)也随之减小，但是离子注入(Implant)的能量不变，因此深宽比会越做越大，对工艺能力造成挑战。
对于CIS产品中像素之间的隔离结构，当关键尺寸较小而光刻胶(PR)较厚时，光刻工艺受自身工艺能力的限制以及机台解析力的影响，孤岛状的光刻胶与晶圆表面张力作用会导致倒胶的产生，从而造成光刻胶形貌做不直的问题，如图1A、图1B所示。
但对于更小的关键尺寸的需求，光刻会因光刻胶的厚度、掩模板的关键尺寸(MaskCD)、机台解析能力等因素而导致工艺窗口较小，无法实现图形的准确曝光，出现光刻胶残留的问题，如图2所示。
因此，对于一些离子注入能量较高且关键尺寸要求更小的情况，需要在满足高深宽比形貌较好的前提下缩小关键尺寸，以此满足CIS产品的开发需求。
发明内容
本发明要解决的技术问题是提供一种基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，可以解决CIS产品中高深宽比结构无法实现更小关键尺寸的问题。
为解决上述技术问题，本发明提供的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，包括如下步骤：
步骤S1，在晶圆中形成STI隔离结构；
步骤S2，在所述晶圆上自下而上形成层间介电层、刻蚀阻挡层、离子注入阻挡层、抗反射介电层；
步骤S3，在所述抗反射介电层上形成光刻胶层；
步骤S4，曝光显影，形成光刻胶图案；
步骤S5，利用所述光刻胶图案刻蚀所述抗反射介电层和所述离子注入阻挡层并停在所述刻蚀阻挡层的表面，形成高深宽比的沟槽；
步骤S6，去除所述光刻胶层和所述抗反射介电层；
步骤S7，在所述离子注入阻挡层的表面及所述沟槽的侧壁和底部形成线形氧化层；
步骤S8，进行离子注入；
步骤S9，去除所述线形氧化层、所述离子注入阻挡层、所述刻蚀阻挡层、所述层间介电层。
可选地，所述层间介电层为采用高密度等离子体工艺形成的氧化物层。
可选地，所述层间介电层为高深宽比工艺层。
可选地，所述刻蚀阻挡层为采用LPCVD工艺形成的氮化硅层。
可选地，所述离子注入阻挡层为PETEOS层或PEOX层。
可选地，所述线形氧化层采用CVD工艺或者炉管工艺形成。
可选地，所述层间介电层的厚度为2000埃～5000埃。
可选地，所述线形氧化层的厚度为100埃～500埃。
可选地，所述离子注入阻挡层的厚度为30000埃～40000埃。
可选地，在步骤S8中，离子注入的能量为2500KeV～3000KeV。
与现有技术相比，本发明在STI隔离结构形成后生长包含有刻蚀阻挡层和离子注入阻挡层的膜叠层，通过光刻工艺形成高深宽比结构，并且在刻蚀完成去除光刻胶之后淀积形成线形氧化层，从而实现高深宽比结构底部关键尺寸的缩小，以此来实现CIS产品更小线宽的开发需求。
附图说明
图1A、图1B为光刻胶较厚且pitch较小的情况下因倒胶导致光刻胶形貌做不直的示意图；
图2为关键尺寸更小时工艺窗口较小图形无法准确曝光的示意图；
图3为本发明的方法流程图；
图4A至图4H为本发明各步骤的器件剖面示意图；
图5A为采用现有技术获得的器件底部关键尺寸的示意图；
图5B为采用本发明的方法获得的器件底部关键尺寸的示意图。
具体实施方式
下面结合附图通过特定的具体实施例说明本发明的实施方式，本领域技术人员可以由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。在以下描述中阐述了具体细节以便于充分理解本发明，但是本发明亦可通过其它不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，本领域技术人员在不背离本发明的精神下可以进行各种类似推广和替换。
本发明充分考虑光刻胶的厚度、光刻机台的解析能力、器件关键尺寸等因素，为了满足高深宽比结构的形貌要求以及更小关键尺寸的开发需求，在STI隔离结构形成之后利用介质坚膜PETEOS或PEOX作为离子注入的阻挡层，并通过光刻工艺(PHOTO&Etch Process)来实现高深宽比结构，并在刻蚀去除光刻胶之后再生长一层线形氧化层(Liner Oxide)来实现刻蚀后关键尺寸在一定程度上缩小(shrink)，从而来满足CIS产品更小线宽的开发需求。
参考图3，其示出了本发明较佳示例性实施例提供的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法的流程图，包括如下步骤：
步骤S1，在晶圆100中形成STI隔离结构106；
步骤S2，在所述晶圆上自下而上形成层间介电层108、刻蚀阻挡层110、离子注入阻挡层112、抗反射介电层(dielectric anti-reflective coating film，DARC)114；
步骤S3，在所述抗反射介电层114上形成光刻胶层116；
步骤S4，曝光显影，形成光刻胶图案；
步骤S5，利用所述光刻胶图案刻蚀所述抗反射介电层114和所述离子注入阻挡层112并停在所述刻蚀阻挡层110的表面，形成高深宽比的沟槽118；
步骤S6，去除所述光刻胶层116和所述抗反射介电层114；
步骤S7，在所述离子注入阻挡层112的表面及所述沟槽118的侧壁和底部形成线形氧化层120；
步骤S8，进行离子注入；
步骤S9，去除所述线形氧化层120、所述离子注入阻挡层112、所述刻蚀阻挡层110、所述层间介电层108。
具体地，参考图4A，其示出了在晶圆100形成STI隔离结构106的剖面示意图。如图4A所示，晶圆100上形成有缓冲层102，缓冲层102上形成有硬掩模层104，缓冲层102的作用是对后续工艺中作用在晶圆100上的力进行缓冲，避免应力较大的硬掩模层104在后续的工艺中脱落。
所述STI隔离结构106采用如下步骤形成：
步骤S11，在晶圆100上形成缓冲层102。
可选的，缓冲层102可以为氧化层，例如二氧化硅层，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在晶圆100上沉积二氧化硅形成缓冲层102。
步骤S12，在所述缓冲层102上形成硬掩模层104。
可选的，硬掩模层104可以为氮化物层，例如氮化硅层，其可通过CVD工艺在缓冲层102上沉积氮化硅形成硬掩模层104。
步骤S13，在所述硬掩模层104上旋涂光刻胶。
步骤S14，对目标区域进行曝光显影，形成光刻胶图案。
步骤S15，利用光刻胶图案进行刻蚀，形成高深宽比的沟槽。沟槽与沟槽之间的区域为器件的有源区。
步骤S16，形成氧化层，所述氧化层填充所述沟槽。
可选的，该氧化层可以为二氧化硅层，可通过HDP(高密度等离子体)工艺、HARP(高深宽比)工艺等在晶圆上沉积二氧化硅，从而形成氧化层。
步骤S17，对所述氧化层进行化学机械研磨(CMP)。
在一示例性实施例中，在步骤S17中，通过化学机械研磨工艺去除沟槽外的全部氧化层，仅保留沟槽内的氧化层，剩余的沟槽内的氧化层形成STI隔离结构106，然后在晶圆上重新淀积生长层间介电层108。在一较佳实施例中，该层间介电层108的厚度为2000埃～5000埃。层间介电层108可以为氧化物层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，也可以是高深宽比工艺(HARP)层。
在另一示例性实施例中，通过化学机械研磨工艺对氧化层进行部分去除，使得硬掩模层104上的氧化层的厚度保留2000埃～5000埃，残留的所述氧化层可以用作层间介电层108。
在所述层间介电层108上形成的刻蚀阻挡层(stop layer)110用于作为刻蚀终点，其材质可以为氧化硅(SiO2)、氮化硅(SiN)、碳化硅(SiC)、碳氧化硅(SiOC)、氮氧化硅(SiON)、掺碳的氮氧化硅(SiOCN)和碳氮化硅(SiCN)中的至少一种。在本实施例中，刻蚀阻挡层为氮化硅层，其利用低压化学气相沉积(LPCVD)工艺形成。
在所述刻蚀阻挡层110上形成的离子注入阻挡层112可以为PETEOS(等离子体增强正硅酸乙脂)层，也可以为PEOX(增强型氧化物)层，其可以通过化学气相沉积(CVD)工艺形成。在一较佳实施例中，离子注入阻挡层112的厚度为30000埃～40000埃，其用于高能离子注入的阻挡层。
在步骤S3中，光刻胶层116的厚度约为21000埃。显影后检测关键尺寸(ADI CD)可以做到0.2μm左右，刻蚀后沟槽形貌可以做到89°，刻蚀后检测关键尺寸(AEI CD)可以做到018μm左右。
在步骤S7中，光刻胶层116去除以后，采用CVD工艺或者炉管工艺在离子注入阻挡层112上形成线形氧化层(liner oxide)，该线形氧化层可以为HARP层，也可以是HTO层，该线形氧化层的厚度根据关键尺寸的缩小需求选择，较佳的，厚度为100埃～500埃。
在步骤S8中，离子注入的能量为2500KeV～3000KeV，例如硼Boron注入。
最后，利用49％HF去除离子注入阻挡层112，利用热磷酸去除刻蚀阻挡层110，并对所述层间介电层108进行化学机械研磨直至STI隔离结构外的层间介电层108全部被去除。
参考图4A至图4H，通过一示例性实施例的具体步骤对本发明加以说明。具体如下：
步骤1，对形成STI隔离结构106的HARP层进行部分的化学机械研磨，保留膜厚2000埃～5000埃，或者如图4A所示，对作为氧化层的HARP层进行化学机械研磨，完全去除，再淀积一厚度为2000埃～5000埃的HARP层108，如图4B所示；
步骤2，用LPCVD工艺淀积氮化硅作为刻蚀阻挡层110，如图4B所示，用于刻蚀停止层及后续湿法去除离子注入阻挡层112(PETEOS或PEOX)的阻挡层；
步骤3，用CVD工艺淀积厚度为30000埃～40000埃的PETEOS或PEOX作为离子注入阻挡层112，用于高能Implant阻挡层，并在其上方生长一层DARC层114,如图4B所示；
步骤4，进行光刻工艺，旋涂厚度为21000埃的光刻胶层116，利用KrF机台进行曝光显影，ADI CD可做到0.20μm，之后进行刻蚀工艺完成图形转移，形成高深宽比的沟槽118，深宽比可达15:1，如图4C所示，沟槽118的形貌要求No Bowling；
步骤5，进行光刻胶层116及DARC层的去除；
步骤6，根据关键尺寸的缩小需求利用CVD工艺淀积一层厚度约100埃～500埃的线形氧化层120，如图4D所示；
步骤7，进行高能离子注入，例如Boron注入2500KeV～3000KeV，如图4E所示；
步骤8，利用49％HF去除PETEOS或PEOX；
步骤9，用热磷酸将作为刻蚀阻挡层110的氮化硅层去除，如图4F所示；
步骤10，用化学机械研磨去除层间介电层108，抓取硬掩模层104的位置信号，再次回到STI隔离结构完成化学机械研磨工艺后的状态，如图4G所示；
步骤11，去除硬掩模层108，如图4H所示。
图5A和图5B分别为采用现有技术及本发明实施例的方法获得的器件底部关键尺寸的示意图。如图5A所示，在光刻胶去除后未淀积形成线形氧化层的情况下，沟槽底部的关键尺寸为180nm左右，而采用本发明实施例的方法，如图5B所示，底部关键尺寸可以做到65nm。
为综上所述，本发明实施例中，在STI隔离结构形成后生长包含有刻蚀阻挡层和离子注入阻挡层的膜叠层，通过光刻工艺形成高深宽比结构，并且在刻蚀完成去除光刻胶之后淀积形成线形氧化层，从而实现高深宽比结构底部关键尺寸的缩小，以此来实现CIS产品更小线宽的开发需求。
以上通过具体实施例对本发明进行了详细的说明，该实施例仅仅是本发明的较佳实施例，本发明并不局限于上述实施方式。在不脱离本发明原理的情况下，本领域的技术人员做出的等效置换和改进，均应视为在本发明所保护的技术范畴内。
Claims (10)
1.一种基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，包括如下步骤：
步骤S1，在晶圆中形成STI隔离结构；
步骤S2，在所述晶圆上自下而上形成层间介电层、刻蚀阻挡层、离子注入阻挡层、抗反射介电层；
步骤S3，在所述抗反射介电层上形成光刻胶层；
步骤S4，曝光显影，形成光刻胶图案；
步骤S5，利用所述光刻胶图案刻蚀所述抗反射介电层和所述离子注入阻挡层并停在所述刻蚀阻挡层的表面，形成高深宽比的沟槽；
步骤S6，去除所述光刻胶层和所述抗反射介电层；
步骤S7，在所述离子注入阻挡层的表面及所述沟槽的侧壁和底部形成线形氧化层；
步骤S8，进行离子注入；
步骤S9，去除所述线形氧化层、所述离子注入阻挡层、所述刻蚀阻挡层、所述层间介电层。
2.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述层间介电层为采用高密度等离子体工艺形成的氧化物层。
3.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述层间介电层为高深宽比工艺层。
4.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述刻蚀阻挡层为采用LPCVD工艺形成的氮化硅层。
5.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述离子注入阻挡层为PETEOS层或PEOX层。
6.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述线形氧化层采用CVD工艺或者炉管工艺形成。
7.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述层间介电层的厚度为2000埃～5000埃。
8.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述线形氧化层的厚度为100埃～500埃。
9.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，所述离子注入阻挡层的厚度为30000埃～40000埃。
10.根据权利要求1所述的基于CIS产品的高深宽比坚膜结构控制关键尺寸的方法，其特征在于，在步骤S8中，离子注入的能量为2500KeV～3000KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110160065.2A CN112992950A (zh) | 2021-02-05 | 2021-02-05 | 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110160065.2A CN112992950A (zh) | 2021-02-05 | 2021-02-05 | 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112992950A true CN112992950A (zh) | 2021-06-18 |
Family
ID=76347905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110160065.2A Pending CN112992950A (zh) | 2021-02-05 | 2021-02-05 | 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992950A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809089A (zh) * | 2021-09-14 | 2021-12-17 | 长江存储科技有限责任公司 | 半导体结构、制作方法及三维存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101378019A (zh) * | 2007-08-29 | 2009-03-04 | 索尼株式会社 | 半导体装置制造方法、固态成像设备、电器及其制造方法 |
| CN108091662A (zh) * | 2017-11-23 | 2018-05-29 | 上海华力微电子有限公司 | 提高离子注入区的深宽比的制造方法 |
| CN109326518A (zh) * | 2018-08-17 | 2019-02-12 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
-
2021
- 2021-02-05 CN CN202110160065.2A patent/CN112992950A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101378019A (zh) * | 2007-08-29 | 2009-03-04 | 索尼株式会社 | 半导体装置制造方法、固态成像设备、电器及其制造方法 |
| CN108091662A (zh) * | 2017-11-23 | 2018-05-29 | 上海华力微电子有限公司 | 提高离子注入区的深宽比的制造方法 |
| CN109326518A (zh) * | 2018-08-17 | 2019-02-12 | 上海华力微电子有限公司 | 一种形成具有高深宽比图形的结构的方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113809089A (zh) * | 2021-09-14 | 2021-12-17 | 长江存储科技有限责任公司 | 半导体结构、制作方法及三维存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685838B1 (en) | Semiconductor structure providing for an increased pattern density on a substrate and method for forming same | |
| EP1487011B1 (en) | Integrated circuits having adjacent regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
| US5886391A (en) | Antireflective structure | |
| US6869846B2 (en) | Forming electronic structures having dual dielectric thicknesses and the structure so formed | |
| US7169682B2 (en) | Method for manufacturing semiconductor device | |
| US6583025B2 (en) | Method of forming a trench isolation structure comprising annealing the oxidation barrier layer thereof in a furnace | |
| US20020151143A1 (en) | Method of manufacturing semiconductor device | |
| JP2003273206A (ja) | 半導体装置とその製造方法 | |
| SG175634A1 (en) | Method of forming shallow trench isolation structures for integrated circuits | |
| US10181420B2 (en) | Devices with chamfer-less vias multi-patterning and methods for forming chamfer-less vias | |
| US6372575B1 (en) | Method for fabricating capacitor of dram using self-aligned contact etching technology | |
| US20220139711A1 (en) | Manufacturing method for integrating gate dielectric layers of different thicknesses | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| CN112992950A (zh) | 基于cis产品的高深宽比坚膜结构控制关键尺寸的方法 | |
| CN111199880A (zh) | 一种半导体器件的制造方法和半导体器件 | |
| US8017496B2 (en) | Methods of manufacturing a semiconductor device | |
| CN114334619A (zh) | 半导体结构的形成方法 | |
| KR100244847B1 (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| CN111640659B (zh) | 半导体器件及其形成方法 | |
| CN114725147B (zh) | 一种图像传感器及其制造方法 | |
| CN103311173A (zh) | 一种双深度浅沟道隔离槽的制备方法 | |
| CN110911342A (zh) | 浅沟槽隔离结构及其制备方法 | |
| CN112017948B (zh) | 半导体结构及其形成方法 | |
| US20060003571A1 (en) | Method for forming contact hole in semiconductor device | |
| JP2008124399A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210618 |
|
| RJ01 | Rejection of invention patent application after publication |