CN112992883A - 嵌有电子组件的基板 - Google Patents

嵌有电子组件的基板 Download PDF

Info

Publication number
CN112992883A
CN112992883A CN202010395863.9A CN202010395863A CN112992883A CN 112992883 A CN112992883 A CN 112992883A CN 202010395863 A CN202010395863 A CN 202010395863A CN 112992883 A CN112992883 A CN 112992883A
Authority
CN
China
Prior art keywords
electronic component
wiring layer
insulating material
recited
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010395863.9A
Other languages
English (en)
Inventor
李承恩
金容勳
高京焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112992883A publication Critical patent/CN112992883A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供一种嵌有电子组件的基板，所述嵌有电子组件的基板包括：第一电子组件；第一绝缘材料，覆盖所述第一电子组件的至少一部分；第一布线层，设置在所述第一绝缘材料的一个表面上；第二电子组件，设置在所述第一布线层上，并且通过所述第一布线层连接到所述第一电子组件；以及第二绝缘材料，覆盖所述第二电子组件的至少一部分，其中，所述第一电子组件的至少一部分从所述第一绝缘材料的与所述第一绝缘材料的所述一个表面相对的另一表面暴露。

Description

嵌有电子组件的基板
本申请要求于2019年12月16日在韩国知识产权局提交的第10-2019-0167951号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板。
背景技术
近来，要求电子装置在纤薄和小型化的同时具有相对高的性能和相对高的功能性。因此，将要安装在印刷电路板上的电子组件的数量正在增大，但能够安装在印刷电路板的表面上的电子组件的数量受到限制。这是因为根据电子装置的小型化和纤薄化，还要求减小印刷电路板的尺寸。因此，已经开发了一种用于将电子组件(诸如无源组件和有源组件)嵌在印刷电路板中的嵌有电子组件的基板的技术。
发明内容
本公开的一方面在于提供一种具有缩短的电连接路径的嵌有电子组件的基板。
本公开的另一方面在于提供一种由于电子组件的电容的增大和/或电子组件的等效串联电感(ESL)的减小而具有改善的电源完整性(PI)特性的嵌有电子组件的基板。
本公开的另一方面在于提供一种具有改善的翘曲特性的嵌有电子组件的基板。
根据本公开的一方面，一种嵌有电子组件的基板包括：第一电子组件；第一绝缘材料，覆盖所述第一电子组件的至少一部分；第一布线层，设置在所述第一绝缘材料的一个表面上；第二电子组件，设置在所述第一布线层上，并且通过所述第一布线层连接到所述第一电子组件；以及第二绝缘材料，覆盖所述第二电子组件的至少一部分，其中，所述第一电子组件的至少一部分从所述第一绝缘材料的与所述第一绝缘材料的所述一个表面相对的另一表面暴露。
根据本公开的另一方面，一种嵌有电子组件的基板包括：基体基板，包括绝缘主体；第一电子组件和第二电子组件，均嵌在所述绝缘主体中；第一布线层，设置在所述第一电子组件与所述第二电子组件之间，并且连接到所述第一电子组件的电极；以及连接导体，包含与所述第一布线层的材料不同的材料，并且与所述第二电子组件的电极和所述第一布线层接触。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出根据示例的电子装置***的框图的示例。
图2是示意性示出根据示例的电子装置的透视图。
图3是示意性示出根据示例的嵌有电子组件的基板100A的截面图。
图4A至图8示意性示出了根据示例的嵌有电子组件的基板100A的制造工艺。
图9是示意性示出根据另一示例的嵌有电子组件的基板100B的截面图。
图10A至图14示意性示出了根据另一示例的嵌有电子组件的基板100B的制造工艺。
图15是示意性示出其中半导体封装件安装在根据示例的嵌有电子组件的基板100A上的示例的截面图。
图16示意性示出了根据示例的嵌有电子组件的基板100A中包括的电子组件之间的电路图。
具体实施方式
在下文中，将参照附图描述本公开。为了更清楚的描述，附图中的元件的形状和尺寸可被放大或缩小。
电子装置
图1是示意性示出根据示例的电子装置***的框图的示例。
参照附图，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可以是包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括根据诸如以下协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信***(GSM)、全球定位***(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080等。然而，这些其他组件不限于此，而是还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。这些其他组件还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络***、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示意性示出根据示例的电子装置的透视图。
参照附图，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接和/或电连接到主板1110或者可不物理连接和/或电连接到主板1110的其他电子组件(诸如相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120的一部分可以是上述芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是半导体芯片或无源组件以封装基板的形式安装在封装基板上的表面安装型封装件，但不限于此。电子装置不必然局限于智能电话1100，而可以是如上所述的其他电子装置。
嵌有电子组件的基板
图3是示意性示出根据示例的嵌有电子组件的基板100A的截面图。
参照图3，根据示例的嵌有电子组件的基板100A可包括：基体基板110；电子组件120，嵌在基体基板110中；第一积聚结构130和第二积聚结构140，分别设置在基体基板110的两侧上；第一钝化层150，设置在第一积聚结构130上；以及第二钝化层160，设置在第二积聚结构140上。根据需要，可进一步包括设置在第一钝化层150和第二钝化层160的开口中的每个中的电连接金属件(未示出)。此外，根据需要，还可省略第一积聚结构130和第二积聚结构140以及第一钝化层150和第二钝化层160。
在本说明书中，“设置在”组件“上”可指设置在组件的上侧上或上表面上，但不限于其方向。在一些情况下，它可指设置在组件的下侧上或下表面上。
基体基板110可包括其中嵌有电子组件120的区域，并且可包括绝缘材料111、布线层112、过孔113和贯通过孔114，具体地，可包括：第一绝缘材料111A；第一布线层112A，设置在第一绝缘材料111A上；第一过孔113A，贯穿第一绝缘材料111A并且使第一布线层112A和第一电子组件120A连接；第一贯通过孔114A，贯穿第一绝缘材料111A并且使第一布线层112A和包括在第二积聚结构140中的第一布线层142A连接；第二绝缘材料111B，设置在第一绝缘材料111A上并且覆盖第一布线层112A；第二布线层112B，设置在第二绝缘材料111B上；第二过孔113B，贯穿第二绝缘材料111B并且使第二布线层112B和第二电子组件120B连接；以及第二贯通过孔114B，贯穿第二绝缘材料111B并且使第一布线层112A和第二布线层112B连接。
第一电子组件120A的至少一部分可被第一绝缘材料111A覆盖，并且第一电子组件120A的至少一部分可从第一绝缘材料111A的与其上设置有第二绝缘材料111B的一个表面相对的另一表面暴露。在这种情况下，第一电子组件120A的暴露部可以是电极120Ap。因此，第一电子组件120A的电极120Ap从第一绝缘材料111A的另一表面所暴露的表面可与第一绝缘材料111A的另一表面基本共面。第一电子组件的主体120Ab可嵌在第一绝缘材料111A中。因此，第一电子组件120A可通过第二积聚结构140的第一过孔143A连接到第一布线层142A。此外，第一过孔143A以及第一过孔113A和第二过孔113B可均具有锥形形状，并且第一过孔143A的锥形形状可在与第一过孔113A和第二过孔113B中的每个的锥形形状的渐缩方向相反的方向上渐缩。
第二电子组件120B可通过表面安装技术(SMT)安装在第一布线层112A上并且第二电子组件120B的至少一部分可被第二绝缘材料111B覆盖。在这种情况下，第二电子组件120B可通过连接导体121安装在第一布线层112A上，并且第一电子组件120A可与连接导体121间隔开。
第一电子组件120A和第二电子组件120B可通过第一过孔113A和第一布线层112A彼此连接。在这种情况下，如下所述，第一电子组件120A和第二电子组件120B可并联连接。第一过孔113A和第一布线层112A可布置在第一电子组件120A与第二电子组件120B之间的高度处，使得第一电子组件120A和第二电子组件120B可直接彼此连接而没有任何其他的布线层。
第一电子组件120A和第二电子组件120B可沿着第一电子组件120A和第二电子组件120B中的每个的厚度方向布置。在平面上，第一电子组件120A和第二电子组件120B可布置为在第一电子组件120A和第二电子组件120B中的每个的厚度方向上彼此叠置。
如附图中所示，第一电子组件120A和第二电子组件120B中的每个可设置为多个电子组件。在这种情况下，相邻的第一电子组件120A可彼此间隔开预定距离。另外，相邻的第一电子组件120A之间的空间可利用第一绝缘材料111A填充，相邻的第一电子组件120A可通过第一绝缘材料111A彼此间隔开。另外，多个第二电子组件120B也可以以与上述多个第一电子组件120A相同或相似的方式设置。
第一电子组件120A和第二电子组件120B可通过包括在第一积聚结构130中的布线层132A和132B连接到安装在嵌有电子组件的基板上的半导体封装件(未示出)等。因此，可缩短第一电子组件120A和/或第二电子组件120B与半导体封装件(未示出)之间的电连接路径。另外，可使电信号损失等最小化。
通常，为了缩短与安装在嵌有电子组件的基板上的半导体封装件(未示出)的信号路径，嵌在基板中的电子组件可被埋设为与其上安装有半导体封装件(未示出)的一侧相邻以面对半导体封装件(未示出)。在这种情况下，由于基板可由于其中设置电子组件的区域和其中没有设置电子组件的区域而具有不对称的结构，因此可能发生弯曲或翘曲。在根据示例的嵌有电子组件的基板100A的情况下，第一电子组件120A和第二电子组件120B可不被埋设为与其上安装有半导体封装件(未示出)的一侧相邻，并且可在厚度方向上对称地埋设在基体基板110中。因此，可改善基板的弯曲或翘曲。
如下所述，第一电子组件120A和第二电子组件120B可分别是具有电极120Ap和120Bp的电容器。在这种情况下，第一电子组件120A的电极120Ap和第二电子组件120B的电极120Bp可通过基体基板110的第一过孔113A和第一布线层112A彼此连接。另外，第一电子组件120A和第二电子组件120B可并联连接。在一个示例中，第一电子组件120A的主体120Ab和第二电子组件120B的主体120Bb可分别嵌在第一绝缘材料111A和第二绝缘材料111B中。因此，能够具有增大电子组件的电容和/或减小电子组件的等效串联电感(ESL)的效果，并且能够改善电源完整性(PI)特性。
图16示意性示出了电子组件120中包括的第一电子组件120A和第二电子组件120B的电路图。在这种情况下，第一电子组件120A和第二电子组件120B的电容值可分别由C1和C2表示。如附图中所示，由于第一电子组件120A和第二电子组件120B彼此并联连接，因此总电容值可增大到C1+C2。在这种情况下，如附图中所示，示出了第一电子组件120A和第二电子组件120B中的每个被设置为多个电子组件。
第一积聚结构130可设置在第二绝缘材料111B上并且包括绝缘层131、布线层132和过孔133，具体地，可包括：第一绝缘层131A；第一布线层132A，设置在第一绝缘层131A上；第一过孔133A，贯穿第一绝缘层131A并且使第一布线层132A和基体基板110的第二布线层112B连接；第二绝缘层131B，设置在第一绝缘层131A上；第二布线层132B，设置在第二绝缘层131B上；以及第二过孔133B，贯穿第二绝缘层131B并且使第二布线层132B和第一布线层132A连接。
第二积聚结构140可设置在第一绝缘材料111A上并且包括绝缘层141、布线层142和过孔143，具体地，可包括：第一绝缘层141A；第一布线层142A，设置在第一绝缘层141A上；第一过孔143A，贯穿第一绝缘层141A并且使第一布线层142A和第一电子组件120A连接；第二绝缘层141B，设置在第一绝缘层141A上；第二布线层142B，设置在第二绝缘层141B上；以及第二过孔143B，贯穿第二绝缘层141B并且使第二布线层142B和第一布线层142A连接。
在下文中，将更详细地描述根据示例的嵌有电子组件的基板100A的每个构造。
如上所述，基体基板110可包括：第一绝缘材料111A；第一布线层112A，设置在第一绝缘材料111A上；第一过孔113A，贯穿第一绝缘材料111A并且使第一布线层112A和第一电子组件120A连接；第一贯通过孔114A，贯穿第一绝缘材料111A并且使第一布线层112A和包括在第二积聚结构140中的第一布线层142A连接；第二绝缘材料111B，设置在第一绝缘材料111A上并且覆盖第一布线层112A；第二布线层112B，设置在第二绝缘材料111B上；第二过孔113B，贯穿第二绝缘材料111B并且使第二布线层112B和第二电子组件120B连接；以及第二贯通过孔114B，贯穿第二绝缘材料111B并且使第一布线层112A和第二布线层112B连接。
基体基板110的结构不限于此，本领域技术人员可在能够设计的范围内进行改变。例如，包括在基体基板110中的绝缘层、布线层和/或过孔的数量可大于或小于附图中所示的绝缘层、布线层和/或过孔的数量。
用于形成第一绝缘材料111A和第二绝缘材料111B中的每个的材料没有特别限制，可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者与热固性树脂或热塑性树脂一起包括诸如无机填料和/或玻璃布、玻璃织物等的增强材料的材料，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等。根据需要，可使用感光介电(PID)树脂。
用于形成第一绝缘材料111A和第二绝缘材料111B中的每个的材料可包括相同种类的材料，并且可具有彼此基本相同的厚度。然而，本公开不限于此，第一绝缘材料111A和第二绝缘材料111B可包括不同种类的材料，并且可具有彼此不同的厚度。
根据第一绝缘材料111A和第二绝缘材料111B的材料和工艺，第一绝缘材料111A与第二绝缘材料111B之间的边界可能无法识别。例如，在堆叠工艺期间，第一绝缘材料111A和第二绝缘材料111B可彼此一体化，或者它们之间的边界可能不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的边界。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一布线层112A和第二布线层112B中的每个的材料。第一布线层112A和第二布线层112B中的每个可根据它们的设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可包括过孔垫等。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一过孔113A和第二过孔113B中的每个的材料。第一过孔113A和第二过孔113B中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。当过孔为其中导电材料沿着通路孔的壁形成的过孔时，绝缘材料可填充通路孔的其余部分。此外，第一过孔113A和第二过孔113B中的每个的形状可以是本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。
第一过孔113A可具有与连接到第一过孔113A的第一布线层112A一体化的结构。第二过孔113B可具有与连接到第二过孔113B的第二布线层112B一体化的结构。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一贯通过孔114A和第二贯通过孔114B中的每个的材料。第一贯通过孔114A和第二贯通过孔114B中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。当第一贯通过孔114A和第二贯通过孔114B中的每个为其中导电材料沿着通路孔的壁形成的贯通过孔时，绝缘材料可填充通路孔的其余部分。另外，第一贯通过孔114A和第二贯通过孔114B中的每个的形状可应用本领域中已知的所有形状，诸如锥形形状、圆柱形形状等。
第一贯通过孔114A可具有与连接到第一贯通过孔114A的第一布线层112A一体化的结构。第二贯通过孔114B可具有与连接到第二贯通过孔114B的第二布线层112B一体化的结构。
第一贯通过孔114A可连接到第二积聚结构140的第一过孔143A并且与之接触。在这种情况下，第一贯通过孔114A和第一过孔143A可在第一绝缘材料111A和第一绝缘层141A彼此接触的边界处彼此接触。在第一贯通过孔114A和第一过孔143A彼此接触的边界处，第一贯通过孔114A和第一过孔143A中的每个的宽度和/或截面面积可彼此不同。例如，虽然图3中不明显，但在第一贯通过孔114A和第一过孔143A彼此接触的边界处，第一贯通过孔114A的宽度可比第一过孔143A的宽度宽。可选地，在第一贯通过孔114A和第一过孔143A彼此接触的边界处，第一过孔143A的宽度可比第一贯通过孔114A的宽度宽。由于第一贯通过孔114A或第一过孔143A的宽度可加宽，因此第一贯通过孔114A和第一过孔143A可有效地对准。
第一电子组件120A和第二电子组件120B中的每个可以是具有电极的片式电容器。例如，第一电子组件120A和第二电子组件120B可以是多层陶瓷电容器(MLCC)，但不限于此。另外，如上所述，第一电子组件120A和第二电子组件120B可并联连接。例如，第一电子组件120A和第二电子组件120B中的每个可包括第一电极和第二电极。第一电子组件120A和第二电子组件120B的第一电极可彼此连接，第一电子组件120A和第二电子组件120B的第二电极可彼此连接。
然而，本公开不限于此，第一电子组件120A和第二电子组件120B中的每个可以是诸如电感器的无源组件，可以是诸如集成电路(IC)、半导体芯片等的有源组件。
连接导体121可包括焊料或导电膏。连接导体121可包含与第一布线层112A的材料不同的材料(例如，可利用与第一布线层112A的材料不同的材料制成)，连接导体121的材料可以是满足以上条件的导电材料。
如上所述，第一积聚结构130可包括：第一绝缘层131A；第一布线层132A，设置在第一绝缘层131A上；第一过孔133A，贯穿第一绝缘层131A并且使第一布线层132A和基体基板110的第二布线层112B连接；第二绝缘层131B，设置在第一绝缘层131A上；第二布线层132B，设置在第二绝缘层131B上；以及第二过孔133B，贯穿第二绝缘层131B并且使第二布线层132B和第一布线层132A连接。
第一积聚结构130的结构不限于此，本领域技术人员可在能够设计的范围内进行改变。例如，包括在第一积聚结构130中的绝缘层、布线层和/或过孔的数量可大于或小于附图中所示的绝缘层、布线层和/或过孔的数量。
用于形成第一绝缘层131A和第二绝缘层131B中的每个的材料没有特别限制，可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者与热固性树脂或热塑性树脂一起包括诸如无机填料和/或玻璃布、玻璃织物等的增强材料的材料，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等。根据需要，可使用感光介电(PID)树脂。
根据第一绝缘层131A和第二绝缘层131B的材料和工艺，第一绝缘层131A与第二绝缘层131B之间的边界可能无法识别。例如，在堆叠工艺期间，第一绝缘层131A和第二绝缘层131B可彼此一体化，或者它们之间的边界可能不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的边界。
此外，根据第一绝缘层131A和第二绝缘材料111B的材料和工艺，第一绝缘层131A与接触其的第二绝缘材料111B之间的边界可能无法识别。例如，在堆叠工艺期间，第一绝缘层131A和第二绝缘材料111B可彼此一体化，或者它们之间的边界可能不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的边界。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一布线层132A和第二布线层132B中的每个的材料。第一布线层132A和第二布线层132B中的每个可根据它们的设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可包括过孔垫等。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一过孔133A和第二过孔133B中的每个的材料。第一过孔133A和第二过孔133B中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。当过孔为其中导电材料沿着通路孔的壁形成的过孔时，绝缘材料可填充通路孔的其余部分。此外，第一过孔133A和第二过孔133B中的每个的形状可以是本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。
第一过孔133A可具有与连接到第一过孔133A的第一布线层132A一体化的结构。第二过孔133B可具有与连接到第二过孔133B的第二布线层132B一体化的结构。
如上所述，第二积聚结构140可包括：第一绝缘层141A；第一布线层142A，设置在第一绝缘层141A上；第一过孔143A，贯穿第一绝缘层141A并且使第一布线层142A和第一电子组件120A连接；第二绝缘层141B，设置在第一绝缘层141A上；第二布线层142B，设置在第二绝缘层141B上；以及第二过孔143B，贯穿第二绝缘层141B并且使第二布线层142B和第一布线层142A连接。
第二积聚结构140的结构不限于此，本领域技术人员可在能够设计的范围内进行改变。例如，包括在第二积聚结构140中的绝缘层、布线层和/或过孔的数量可大于或小于附图中所示的绝缘层、布线层和/或过孔的数量。
用于形成第一绝缘层141A和第二绝缘层141B中的每个的材料没有特别限制，可使用任意材料，只要其具有绝缘性能即可。例如，可使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂或者与热固性树脂或热塑性树脂一起包括诸如无机填料和/或玻璃布、玻璃织物等的增强材料的材料，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等。根据需要，可使用感光介电(PID)树脂。
根据第一绝缘层141A和第二绝缘层141B的材料和工艺，第一绝缘层141A与第二绝缘层141B之间的边界可能无法识别。例如，在堆叠工艺期间，第一绝缘层141A和第二绝缘层141B可彼此一体化，或者它们之间的边界可能不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的边界。
此外，根据第一绝缘层141A和第一绝缘材料111A的材料和工艺，第一绝缘层141A与接触其的第一绝缘材料111A之间的边界可能无法识别。例如，在堆叠工艺期间，第一绝缘层141A和第一绝缘材料111A可彼此一体化，或者它们之间的边界可能不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的边界。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一布线层142A和第二布线层142B中的每个的材料。第一布线层142A和第二布线层142B中的每个可根据它们的设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可包括过孔垫等。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成第一过孔143A和第二过孔143B中的每个的材料。第一过孔143A和第二过孔143B中的每个可利用导电材料完全填充，或者导电材料可沿着通路孔的壁形成。当过孔为其中导电材料沿着通路孔的壁形成的过孔时，绝缘材料可填充通路孔的其余部分。此外，第一过孔143A和第二过孔143B中的每个的形状可以是本领域中已知的任意形状，诸如锥形形状、圆柱形形状等。
第一过孔143A可具有与连接到第一过孔143A的第一布线层142A一体化的结构。第二过孔143B可具有与连接到第二过孔143B的第二布线层142B一体化的结构。
第一钝化层150和第二钝化层160可保护根据示例的嵌有电子组件的基板100A的内部结构免受外部的物理损坏或化学损坏等。第一钝化层150和第二钝化层160中的每个可包括热固性树脂和无机填料。例如，第一钝化层150和第二钝化层160中的每个可以是ABF。本公开不限于此，第一钝化层150和第二钝化层160可以是已知的感光绝缘层，例如，阻焊剂(SR)层。第一钝化层150和第二钝化层160可包括相同种类的材料，并且可具有彼此基本相同的厚度。然而，本公开不限于此，第一钝化层150和第二钝化层160可包括不同种类的材料，并且可具有彼此不同的厚度。
第一钝化层150可具有使第一积聚结构130的第二布线层132B的至少一部分暴露的一个或更多个开口(未示出)。此外，第二钝化层160可具有使第二积聚结构140的第二布线层142B的至少一部分暴露的一个或更多个开口(未示出)。在这些情况下，可在暴露的布线层132B和142B中的每个上形成表面处理层。表面处理层可通过例如镀金工艺、镀锡工艺、镀银工艺、镀镍工艺等形成。根据需要，第一钝化层150和第二钝化层160中的每个的开口可利用多个通路孔形成。
图4A至图8示意性示出了根据示例的嵌有电子组件的基板100A的制造工艺。
参照图4A至图4C，可将粘合构件230附着在载体膜210附着到其的金属层220(诸如铜箔等)上，可在粘合构件230上设置第一电子组件120A，并且可利用第一绝缘材料111A密封第一电子组件120A。
粘合构件230不受具体限制，只要其可固定第一电子组件120A即可。例如，可使用公知的带等。
可通过已知的方法形成第一绝缘材料111A。例如，第一绝缘材料111A可通过包括通过已知的层压工艺层压其前体然后固化所层压的前体的工艺形成，可通过包括涂敷其前体然后固化所涂敷的前体的工艺形成，或者可通过其他工艺形成。
参照图5A至图5C，可形成第一过孔113A、第一贯通过孔114A和第一布线层112A。另外，可通过连接导体121(诸如焊料)将第二电子组件120B设置在第一布线层112A上，并且可利用第二绝缘材料111B密封第二电子组件120B。
可通过已知的方法形成第一过孔113A、第一贯通过孔114A和第一布线层112A。例如，可使用光刻法、机械钻孔、激光钻孔等形成贯通过孔通孔或过孔通孔，可使用干膜等形成图案化的空间，并且可通过镀覆工艺等填充贯通过孔通孔或过孔通孔以及图案化的空间，以形成第一过孔113A、第一贯通过孔114A和第一布线层112A。
可通过已知的方法形成连接导体121。例如，连接导体121可通过由丝网印刷工艺、分配器工艺等涂敷焊料等形成，或者可通过其他工艺形成。
参照图6A至图6C，可形成第二过孔113B、第二贯通过孔114B和第二布线层112B。另外，可剥离载体膜210、金属层220和粘合构件230。
参照图7A至图7B，可分别形成第一积聚结构130的第一绝缘层131A、第一过孔133A和第一布线层132A以及第二积聚结构140的第一绝缘层141A、第一过孔143A和第一布线层142A。另外，可形成第一积聚结构130的第二绝缘层131B、第二过孔133B和第二布线层132B以及第二积聚结构140的第二绝缘层141B、第二过孔143B和第二布线层142B。也可按照上述方法来形成积聚结构。
参照图8，可形成第一钝化层150和第二钝化层160。
第一钝化层150和第二钝化层160中的每个也可通过已知的方法形成，例如，可通过包括层压第一钝化层150和第二钝化层160中的每个的前体然后固化所层压的前体的工艺形成，可通过包括涂敷用于形成第一钝化层150和第二钝化层160中的每个的材料然后固化所涂敷的前体的工艺形成，或者可通过其他工艺形成。
图9是示意性示出根据另一示例的嵌有电子组件的基板100B的截面图。
与根据示例的嵌有电子组件的基板100A相比，根据另一示例的嵌有电子组件的基板100B可进一步包括粘合构件171和布线层172。
因此，第一贯通过孔114A可贯穿第一绝缘材料111A，可进一步贯穿粘合构件171，并且可使布线层172和第一布线层112A连接。另外，第二积聚结构140的第一过孔143A中的一些可贯穿第一绝缘层141A，并且可进一步贯穿粘合构件171。第二积聚结构140的第一过孔143A中的另一些可贯穿第一绝缘层141A，并且可连接到布线层172。
粘合构件171可设置在基体基板110与第二积聚结构140之间，并且布线层172可嵌在粘合构件171中。在这种情况下，布线层172的一个表面可与粘合构件171的其上设置有第二积聚结构140的表面共面。因此，布线层172的所述一个表面可从粘合构件171暴露。
可使用用于形成粘合构件171的材料而没有限制，只要该材料具有绝缘性能和粘合性能即可。例如，粘合构件171可包括热固性树脂和/或热塑性树脂。
可使用导电材料(诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等)作为用于形成布线层172的材料。布线层172可根据其设计而执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除接地(GND)图案、电力(PWR)图案等之外的各种信号图案，例如，数据信号图案等。此外，可包括过孔垫等。
由于其他结构可与在根据示例的嵌有电子组件的基板100A中所描述的结构基本相同，因此将省略对其的详细描述。
图10A至图14示意性示出了根据另一示例的嵌有电子组件的基板100B的制造工艺。
参照图10A至图10D，可对载体膜210附着到其的金属层172c图案化以形成布线层172。在这种情况下，在不需要布线层172的部分中可仅保留种子层172s。另外，可在布线层172上形成粘合构件171。
可通过公知的方法形成布线层172。例如，可使用溅射工艺、减成工艺、加成工艺、半加成工艺(SAP)、改进的半加成工艺(MSAP)等。
参照图12A至图12C，可通过剥离载体膜210经由蚀刻工艺等来仅剥离种子层172s。因此，可不去除粘合构件171和布线层172。
由于图13A至图14中所示的其他方法可与在根据示例的嵌有电子组件的基板100A中所描述的方法基本相同，因此将省略对其的详细描述。
图15是示意性示出其中半导体封装件安装在根据示例的嵌有电子组件的基板100A上的示例的截面图。
参照附图，当使用根据本公开的示例的上述嵌有电子组件的基板100A时，半导体封装件300可通过电连接金属件310安装在嵌有电子组件的基板上。在这种情况下，嵌入式电子组件120可通过相对短的电路径电连接到包括在半导体封装件300中的半导体芯片(未示出)。
另外，半导体封装件300可以是其中半导体芯片(未示出)安装在单独的中介基板上的封装件，但不限于此。
半导体芯片(未示出)可以是专用集成电路(ASIC)和/或高带宽存储器(HBM)，但不限于此。
电连接金属件310可包括低熔点金属，例如，锡(Sn)或者包含锡(Sn)的合金。更具体地，电连接金属件310可利用焊料等形成，但仅是说明性的，其材料不特别限于此。
另外，根据需要，电连接金属件310可利用底部填充树脂固定。
嵌有电子组件的基板可通过单独的电连接金属件410安装在基板400(诸如主板)上。
本说明书中的“使……连接”或“连接”的术语可以不仅是“直接连接”，而且是包括通过粘合层等的间接连接的概念。此外，本说明书中的术语“使……电连接”或“电连接”是包括物理连接和物理不连接两者的概念。此外，本说明书中的“第一”、“第二”等的表述用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本公开的精神的情况下，“第一”组件可被称为“第二”组件，类似地，“第二”组件可被称为“第一”组件。
本说明书中使用的表述“示例”不指彼此相同的示例，而可被提供以强调和说明不同的独特特征。然而，上述示例不排除上述示例以与其他示例的特征组合来实现。例如，虽然在另一示例中没有描述特定示例中的描述，但除非另外描述或与另一示例矛盾，否则可理解为与另一示例有关的说明。
本公开中使用的术语仅用于示出各种示例，并非意图限制本发明构思。除非上下文另外明确指出，否则单数表述包括复数表述。
作为本公开的几个效果之一，可提供一种具有缩短的电连接路径的嵌有电子组件的基板。
作为本公开的各种效果之中的另一效果，可提供一种由于电子组件的电容的增大和/或电子组件的等效串联电感(ESL)的减小而具有改善的电源完整性(PI)特性的嵌有电子组件的基板。
作为本公开的各种效果之中的另一效果，可提供一种具有改善的翘曲特性的嵌有电子组件的基板。
虽然以上已经示出并且描述了示例，但对本领域技术人员来说将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (20)

1.一种嵌有电子组件的基板，包括：
第一电子组件；
第一绝缘材料，覆盖所述第一电子组件的至少一部分；
第一布线层，设置在所述第一绝缘材料的一个表面上；
第二电子组件，设置在所述第一布线层上，并且通过所述第一布线层连接到所述第一电子组件；以及
第二绝缘材料，覆盖所述第二电子组件的至少一部分，
其中，所述第一电子组件的至少一部分从所述第一绝缘材料的与所述第一绝缘材料的所述一个表面相对的另一表面暴露。
2.根据权利要求1所述的嵌有电子组件的基板，其中，所述第二电子组件通过连接导体安装在所述第一布线层上。
3.根据权利要求2所述的嵌有电子组件的基板，其中，所述连接导体包括焊料。
4.根据权利要求1所述的嵌有电子组件的基板，其中，在平面上，所述第二电子组件设置为与所述第一电子组件叠置。
5.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一布线层设置在所述第一电子组件与所述第二电子组件之间的高度处。
6.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第一过孔，所述第一过孔贯穿所述第一绝缘材料并且使所述第一电子组件和所述第一布线层连接。
7.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件中的每个为具有电极的电容器，
其中，所述第一电子组件与所述第二电子组件并联连接。
8.根据权利要求7所述的嵌有电子组件的基板，其中，所述第一电子组件和所述第二电子组件中的每个的电极分别包括第一电极和第二电极，
其中，所述第一电子组件的第一电极连接到所述第二电子组件的第一电极，并且
所述第一电子组件的第二电极连接到所述第二电子组件的第二电极。
9.根据权利要求7所述的嵌有电子组件的基板，其中，所述第一电子组件的电极从所述第一绝缘材料的所述另一表面所暴露的表面与所述第一绝缘材料的所述另一表面共面。
10.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第二布线层，所述第二布线层设置在所述第二绝缘材料上并且连接到所述第二电子组件。
11.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第一积聚结构，设置在所述第一绝缘材料上并且包括第一绝缘层和连接到所述第一电子组件的第二布线层；以及
第二积聚结构，设置在所述第二绝缘材料上并且包括第二绝缘层和连接到所述第二电子组件的第三布线层。
12.根据权利要求11所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第一贯通过孔，所述第一贯通过孔贯穿所述第一绝缘材料并且连接到所述第一布线层，
其中，所述第一积聚结构还包括过孔，所述过孔贯穿所述第一绝缘层并且连接到所述第二布线层，
其中，所述第一贯通过孔和所述过孔在所述第一绝缘材料与所述第一绝缘层之间的边界处彼此接触，并且
在所述第一贯通过孔和所述过孔接触的所述边界处，所述第一贯通过孔的宽度与所述过孔的宽度不同。
13.根据权利要求11所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：粘合构件，设置在所述第一绝缘材料与所述第一绝缘层之间；以及
第四布线层，嵌在所述粘合构件中。
14.根据权利要求13所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括第一贯通过孔，所述第一贯通过孔贯穿所述第一绝缘材料和所述粘合构件并且使所述第一布线层和所述第四布线层连接。
15.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一电子组件设置为彼此间隔开的多个第一电子组件，并且
所述第二电子组件设置为彼此间隔开的多个第二电子组件。
16.一种嵌有电子组件的基板，包括：
基体基板，包括绝缘主体；
第一电子组件和第二电子组件，均嵌在所述绝缘主体中；
第一布线层，设置在所述第一电子组件与所述第二电子组件之间，并且连接到所述第一电子组件的电极；以及
连接导体，包含与所述第一布线层的材料不同的材料，并且与所述第二电子组件的电极和所述第一布线层接触。
17.根据权利要求16所述的嵌有电子组件的基板，其中，所述第一电子组件与所述连接导体间隔开。
18.根据权利要求17所述的嵌有电子组件的基板，其中，所述连接导体包括焊料或导电膏。
19.根据权利要求16所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括设置在所述基体基板的相对侧上的第一积聚结构和第二积聚结构，
其中，所述第一电子组件的电极通过嵌在所述绝缘主体中的第一过孔连接到所述第一布线层，
所述第一电子组件的电极从所述绝缘主体暴露并且通过第二过孔连接到嵌在所述第一积聚结构中的第二布线层，并且
所述第二电子组件的电极通过第三过孔连接到嵌在所述第二积聚结构中的第三布线层。
20.根据权利要求19所述的嵌有电子组件的基板，其中，所述第二过孔具有锥形形状，所述锥形形状在与所述第一过孔和所述第三过孔中的每个的锥形形状的渐缩方向相反的方向上渐缩。
CN202010395863.9A 2019-12-16 2020-05-12 嵌有电子组件的基板 Pending CN112992883A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0167951 2019-12-16
KR1020190167951A KR20210076582A (ko) 2019-12-16 2019-12-16 전자부품 내장기판

Publications (1)

Publication Number Publication Date
CN112992883A true CN112992883A (zh) 2021-06-18

Family

ID=74039801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010395863.9A Pending CN112992883A (zh) 2019-12-16 2020-05-12 嵌有电子组件的基板

Country Status (3)

Country Link
US (1) US10881004B1 (zh)
KR (1) KR20210076582A (zh)
CN (1) CN112992883A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220005236A (ko) 2020-07-06 2022-01-13 삼성전기주식회사 전자부품 내장기판
KR20220133576A (ko) * 2021-03-25 2022-10-05 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
US20240006290A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Lth and svlc hybrid core architecture for lower cost component embedding in package substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232778B (zh) 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
TWI263313B (en) * 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
WO2011071111A1 (ja) 2009-12-09 2011-06-16 株式会社村田製作所 電子部品内蔵樹脂基板および電子回路モジュール
KR101155624B1 (ko) 2010-09-24 2012-06-13 주식회사 심텍 임베디드 인쇄회로기판 및 제조방법
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US11178772B2 (en) * 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection

Also Published As

Publication number Publication date
US10881004B1 (en) 2020-12-29
KR20210076582A (ko) 2021-06-24

Similar Documents

Publication Publication Date Title
US10998247B2 (en) Board with embedded passive component
CN112992883A (zh) 嵌有电子组件的基板
US11284515B2 (en) Electronic component embedded substrate
CN113038705B (zh) 嵌有电子组件的基板
US11658124B2 (en) Connection structure embedded substrate
CN113905516A (zh) 电子组件嵌入式基板
US20230245989A1 (en) Printed circuit board and electronic component package including the same
CN112996242A (zh) 嵌有电子组件的基板
CN112420626A (zh) 嵌有电子组件的基板
US11758655B2 (en) Printed circuit board
US11039537B1 (en) Electronic component embedded substrate
CN112996222A (zh) 嵌有电子组件的基板
US11715680B2 (en) Printed circuit board
US11903129B2 (en) Printed circuit board
CN112996223B (zh) 印刷电路板
US11963301B2 (en) Printed circuit board
US20220181245A1 (en) Printed circuit board
US11856701B2 (en) Printed circuit board
US20220210913A1 (en) Printed circuit board
CN116072635A (zh) 嵌有电子组件的基板
CN117255471A (zh) 印刷电路板
CN116419483A (zh) 印刷电路板和用于制造该印刷电路板的方法
CN112996240A (zh) 嵌有电子组件的基板及电子封装件
CN114258195A (zh) 印刷电路板及制造印刷电路板的方法
CN116437565A (zh) 印刷电路板和电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination