CN112953569B - 译码方法及装置、存储介质、电子设备、译码器 - Google Patents
译码方法及装置、存储介质、电子设备、译码器 Download PDFInfo
- Publication number
- CN112953569B CN112953569B CN202110152508.3A CN202110152508A CN112953569B CN 112953569 B CN112953569 B CN 112953569B CN 202110152508 A CN202110152508 A CN 202110152508A CN 112953569 B CN112953569 B CN 112953569B
- Authority
- CN
- China
- Prior art keywords
- decoding
- bit sequence
- iteration
- turnover
- proportion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000007306 turnover Effects 0.000 claims abstract description 29
- 238000001514 detection method Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 21
- 125000004122 cyclic group Chemical group 0.000 claims description 20
- 238000012795 verification Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000012937 correction Methods 0.000 description 6
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 208000011580 syndromic disease Diseases 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本申请涉及一种译码方法及装置、存储介质、电子设备、译码器，方法，包括：在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例；在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。由此，能够有效降低误检概率。
Description
技术领域
本申请涉及译码技术领域，特别是涉及一种译码方法及装置、存储介质、电子设备、译码器。
背景技术
低密度奇偶校验(Low Density Parity Check，LDPC)码作为一种性能趋近于香农极限的线性分组码，被广泛应用于现代数字通信***中。置信传播(Belief Propagation，BP)译码算法由于其具有可大规模并行处理的特性，被广泛应用于低密度奇偶校验码的译码中。置信传播译码的基本思想是在变量节点与校验节点之间互相交换消息，具体实现是变量节点(校验节点)接收到所有与之相连的校验节点(变量节点)的消息后，更新传递给校验节点(变量节点)的消息，将更新后的消息传递给与之相连的校验节点(变量节点)，如此迭代地进行消息传递。
相关技术中，采用低密度奇偶校验码和循环冗余校验码相结合进行迭代终止判断，其中，若循环冗余校验码校验正确，则终止译码，且认为译码正确，但是这样会导致不可忽略的误检概率。
发明内容
基于此，有必要针对上述技术问题，提供一种能够有效降低误检概率的译码方法及装置、存储介质、电子设备、译码器。
一种译码方法，包括：
在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例；
在对当前译码比特序列校验成功且所述翻转比例小于预设的门限值时，终止迭代。
一种计算机可读存储介质，其上存储有译码程序，该译码程序被处理器执行时实现如前述的译码方法。
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，所述处理器执行所述译码程序时，实现前述的译码方法。
一种译码器，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，所述处理器执行所述译码程序时，实现前述的译码方法。
一种译码装置，包括：
校验模块，用于在迭代译码过程中，对每次迭代的译码比特序列进行校验；
计算模块，用于在迭代译码过程中，计算前后两次迭代时译码比特序列的翻转比例；
终止模块，用于在对当前译码比特序列校验成功且所述翻转比例小于预设的门限值时，终止迭代。
一种译码器，包括前述的译码装置。
上述译码方法及装置、存储介质、电子设备、译码器，通过在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例，以及在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。由此，能够有效降低误检概率。
附图说明
图1为现代数字通信***的基本结构示意图；
图2为相关技术中低密度奇偶校验码的Tanner示意图；
图3为相关技术中译码迭代的流程图；
图4为根据本发明一个实施例的译码方法的流程图；
图5为根据本发明一个实施例的电子设备的结构框图；
图6为根据本发明一个实施例的译码器的结构框图；
图7为根据本发明一个实施例的译码装置的结构框图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，参考图1所示，现代数字通信***可包括信源、信道编码器、调制器、信道、解调器、信道译码器和信宿。
信源是信息的发布者，用于产生待传输信息的二进制比特流。
信道编码器用于对二进制比特流进行编码，以提高接收端识别差错的能力，从而降低误码率以改善恢复信息的质量。具体来说，数字信号在信道的传输过程中，由于实际信道的数字传输特性不理想以及存在加性噪声，在接收端可能产生误码，为了控制差错，通常将自动请求重发(Automatic Request，ARQ)检错技术和前向纠错(Forward ErrorCorrection，FEC)编码技术应用于信道编码器，以提高信息传输的可靠性，进而降低误码率以改善恢复信息的质量。目前最常用的前向纠错编码技术有：卷积码、TURBO码、低密度奇偶校验码、极化码等。
调制器用于将编码后的二进制比特流映射到(承载于)载波上，以提高频谱效率。通常调制器采用IQ调制(具体是指将数据分为两路，分别进行载波调制，且两路载波相互正交)技术，相应的常用调制方式包括二进制相移键控(Binary Phase Shift Keying，BPSK)、正交相移键控(Quadrature Phase Shift Keying，QPSK)、正交幅度调制(QuadratureAmplitude Modulation，QAM)等。
信道是信息传递的通道，即电磁波传播的媒介，在无线通信***中，信道即自由空间。在通过信道进行信息传递时，噪声源会对传输的信息产生损伤，噪声源按其来源一般可以分为外部噪声和内部噪声两大类，其中外部噪声包括自然界存在的各种电磁波干扰，内部噪声指电子器件本身产生的各种噪声。
解调器用于根据发送端调制器的调制方式，利用一定的准则，检测出发送端所发送的二进制比特。目前主要采用软解调，从而得到发送比特对应的软比特，即发送比特的对数似然比(Log Likelihood Ratio，LLR)，其定义如下：
其中，LLR(vn)表示发送比特vn对应的软比特，pr(yn|vn＝a)表示发送比特vn＝a时接收到符号yn的条件概率，a∈{0，1}；ln(·)表示取对数运算。
信道译码器用于根据发送端信道编码器所采用的前向纠错编码技术，采用一定的译码准则，利用解调得到的软比特信息进行译码，得到发送端发送的二进制比特信息。常见的译码算法包括最大似然(Maximum Likelihood，ML)译码、最大后验概率(Maximum APriori Probability，MAP)译码、置信传播(Belief Propagation，BP)译码等。
信宿是信息的接收者，用于接收译码获得的二进制比特信息，并对二进制比特信息进行转换获得信源发送的消息。
低密度奇偶校验码作为一种性能趋近于香农极限的线性分组码，被广泛应用于现代数字通信***中。分组码是将输入的信息序列以每k个码元分组，信道编码器将每个信息组按照一定的规律产生r个多余的码元(称为校验元)，从而形成一个长为n＝k+r的码字，分组码通常用(n,k)来表示。当分组码的信息码元与检验元之间的关系为线性时，该分组码称为线性分组码。线性分组码有两个重要的矩阵：生成矩阵G和校验矩阵H，对于任何一个输入信息序列u＝(u0,u1,...uk-1),其对应的长度为N的码字为v＝u·G且H·vT＝0，其中vT表示对向量v取转置。
低密度奇偶校验码定义为满足如下特性的校验矩阵H的零空间：1)每行有ρ个非0元素；2)每列有λ个非0元素；3)与码长N和校验矩阵H的行数相比，ρ和λ均小得多，即校验矩阵H具有稀疏特性。
低密度奇偶校验码可以用Tanner图来表示，以下述校验矩阵H为例，其Tanner图如图2所示。
在图2中，{x0,x1,...,x7}为变量节点，即码字v＝(v0,v1,...,v7)对应的发送符号，根据第三代合作伙伴计划(the 3rd Generation Partner Project，3GPP)标准中定义的映射规则xn＝1-2vn，即：比特0映射成符号1；比特1映射成符号-1；{s0,s1,s2,s3}为校验节点，其分别对应四个校验方程H·vT＝0，即：
其中，
表示模2加法运算。当H(m,n)＝1时，则表示校验节点sm与变量节点xn相连，即sm所对应的校验方程式中一定包含xn对应的比特vn。
置信传播译码算法由于其具有可大规模并行处理的特性，被广泛应用于低密度奇偶校验码的译码中。置信传播译码的基本思想是：在变量节点与校验节点之间互相交换软信息(或称为置信度)，交换的软信息称为消息。具体实现是：变量节点(校验节点)接收到所有与之相连的校验节点(变量节点)的消息后，更新传递给校验节点(变量节点)的消息，将更新后的消息传递给与之相连的校验节点(变量节点)，如此迭代地进行消息传递，具体如3所示。
下面详细介绍下图3中每个流程的具体计算过程：
步骤1：初始化。
置信传播译码的输入是每个发送比特vn的信道软信息，即发送比特vn的对数似然比，记为Lr(vn)，其定义如下：
其中，yn表示发送符号xn对应的接收符号，pr(·)表示概率值，ln(·)表示取对数运算。
图3中VN2CN-msg表示变量节点xn传递给校验节点sm的消息，将变量节点xn传递给与之相连的校验节点sm的消息记为
其定义与计算公式如下：
其中，Sn表示表示与变量节点xn相连的校验节点集合，Sn\sm表示集合Sn去除元素sm后的剩余元素集合，
表示接收符号向量(y0,y1,...,yN-1)，N表示变量节点总数，
表示第i次迭代校验节点sm'传递给变量节点xn的消息，其定义与计算公式见校验节点更新流程。初始化过程中，对/>
进行初始化：
步骤2)：校验节点更新。
校验节点sm接收到来自与之相连的变量节点xn的消息后，按照下式更新传递给每一个与之相连的变量节点消息：
其中，
Xm表示与校验节点sm相连的变量节点集合，Xm\xn表示集合Xm去除元素xn后的剩余元素集合。
步骤3)：变量节点更新。
变量节点xn接收到来自与之相连的校验节点的消息后，按照
更新公式更新传递给每一个与之相连的校验节点消息：
同时，变量节点计算其发送比特vn的后验概率
其定义与计算公式如下：
步骤4)：迭代终止条件判断。
相关技术中，采用低密度奇偶校验码与检错码结合进行迭代终止判断，例如第五代(Fifth Generation，5G)移动通信***新空口(New Radio，NR)的物理下行共享信道(Physical Downlink Shared Channel，PDSCH)采用了低密度奇偶校验码这一前向纠错信道编码技术和循环冗余校验(Cyclic Redundancy Check，CRC)码这一常用检错码技术，以进行迭代终止判断，具体如下：
利用变量节点更新过程中计算得到的每个发送比特的后验概率
进行硬判决，得到发送比特序列的译码结果即译码比特序列/>
硬判决按如下公式进行：
而后，对译码比特序列
进行循环冗余校验，校验过程即：将译码比特序列/>
作为输入，按照3GPP Release 16中的循环冗余校验码生成过程产生循环冗余校验码，若产生的循环冗余校验码均为零(即余数为零)，则循环冗余校验成功，则终止译码，认为译码正确；否则，认为循环冗余校验失败，并当迭代次数达到所设定的最大迭代次数时，终止译码，认为译码失败，若未达到最大迭代次数，则继续下一轮迭代译码。
从3GPP Release 16可知，循环冗余校验码的长度包括16比特和24比特两种，对于16比特的循环冗余校验码来说，其误检概率是不可忽略的，特别是针对5G中三大场景之一的超高可靠低时延通信(Ultra-Reliable and Low Latency Communications，URLLC)场景。但是在上述迭代过程中，只要循环冗余校验码校验成功，就终止迭代，且认为译码结果正确，从而导致不可忽略的误检概率。
为了解决上述技术问题，本申请的发明构思是：在对当前译码比特序列校验成功且前后两次迭代时译码比特序列的翻转比例小于预设的门限值时，终止迭代。
在一个实施例中，提供了一种译码方法，该方法可以应用于图1所示的信道译码器中，参考图4所示，该译码方法包括以下步骤：
步骤402，在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例。
举例来说，参考图3所示，在迭代译码过程中，一次迭代是指：校验节点和变量节点均完成一次更新，具体是指：校验节点接收到来自与之相连的变量节点的消息后，按照上述公式(7)更新传递给每一个与之相连的变量节点的消息，并发送给与之相连的变量节点，变量节点接收到来自与之相连的校验节点的消息后，按照上述公式(8)更新传递给每一个与之相连的校验节点的消息。
在每完成一次迭代后，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例。
译码比特序列即发送比特序列的译码结果。可选的，译码比特序列根据以下步骤获得：在变量节点更新过程中，计算每个发送比特的后验概率，并对后验概率进行硬判决，获得译码比特序列。
具体来说，在每完成一次迭代后，获取本次迭代时每个发送比特的后验概率
以及前次迭代时每个发送比特的后验概率/>
具体如上述公式(9)所示，并对后验概率/>
和/>
进行硬判决，获得译码比特序列，其中硬判决按照如下述公式进行：
在获得本次迭代时的译码比特序列
和前次迭代时的译码比特序列/>
后，可计算前后两次迭代时译码比特序列的翻转比例。可选的，计算前后两次迭代时译码比特序列的翻转比例，包括：对前后两次迭代的译码比特序列进行模2加法运算，并根据模2加法运算结果计算翻转比例。即，对前后两次迭代的译码比特序列/>
和/>
进行模2加法运算，并根据模2加法运算结果计算翻转比例，具体如下述公式所示：
同时，对本次迭代时的译码比特序列
进行校验。可选的，对每次迭代的译码比特序列进行校验，包括：将译码比特序列作为输入，生成循环冗余检测CRC码，并在CRC码全为0时，确定对译码比特序列校验成功。
也就是说，将本次迭代时的译码比特序列
作为输入，按照预设循环冗余校验码生成算法生成循环冗余检测CRC码(即循环冗余校验码)，并对CRC码进行判断。若CRC码全为零，则确定译码比特序列/>
校验成功。
步骤404，在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。
在每完成一次迭代，并通过前述方式确定本次迭代时的译码比特序列
校验成功，并且计算获得的前后两次迭代时译码比特序列的翻转比例η小于预设的门限值α(可通过仿真获得)，即，译码比特序列/>
校验成功且η＜α，则认定译码正确，终止迭代；否则，继续下一轮迭代。也就是说，当本次迭代时的译码比特序列校验成功且翻转比例小于预设的门限值时，才认为译码正确，并终止迭代，否则，继续进行迭代。
由此，相较于仅通过循环冗余校验码进行迭代终止判断的方式，由于其增加了对翻转比例即比特翻转的次数的判定，从而能够有效降低误检概率。并且，在迭代终止判断时，将翻转比例与预设的门限值进行比较，并在翻转比例大于预设门限阈值时才认为发生误检，相较于只要存在比特翻转就认定为发生误检的方式，能够有效降低某些解码正确的比特被误认为是误检的可能性，并且可以通过调整预设的门限值来提升译码的性能，避免将某些解码正确的比特当作误检，从而可降低误检率。也就是说，本申请相较于仅通过循环冗余校验码进行迭代终止判断的方式，以及只要存在比特翻转就认定为发生误检的方式来说，具有较低的误检概率，大大提高了译码性能。而且，本申请相较于基于校正子的终止迭代判断方式(校正子是指校正矩阵和解码比特向量之积，正确译码时，校正子应当为零)，无需进行矩阵乘法计算，计算简单、复杂度低。
可选的，上述的译码方法还包括：获取迭代次数；在对当前译码比特序列校验失败或者翻转比例大于等于预设的门限值时，如果迭代次数达到预设的最大迭代次数，则终止迭代。
也就是说，当译码比特序列
校验失败，或者η≥α时，如果迭代次数达到预设的最大迭代次数Imax，则终止迭代，以避免迭代无法终止。
下面参考表1来说明本申请提供的译码方法所具有的效果。
表1为相关技术中译码迭代终止方法与采用本申请的译码方法的误检概率以及平均迭代次数的对比表格。其中，仿真参数设置如下：码块大小k＝8448，码率为1/2，α＝0.02，Imax＝16，仿真次数设置为20000。
表1
从表1可以看出，采用本申请的译码方法相较于采用相关技术中的译码迭代终止方法，误检率降低了一个数量级，并且平均迭代次数几乎无增加，而且本申请的译码方法计算更简单。
综上所述，根据本发明实施例的译码方法，通过在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例，以及在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。由此，能够有效降低误检概率，且计算简单。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有译码程序，该译码程序被处理器执行时实现前述的译码方法。
根据本发明实施例的计算机可读存储介质，通过前述的译码方法，能够有效降低误检概率。
在一个实施例中，如图5所示，提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，处理器执行译码程序时，实现前述的译码方法。
具体地，存储器可包括非易失性存储介质和内存储器，该非易失性存储介质可存储有操作***、计算机程序和数据库等，内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。处理器用于提供计算和控制能力，其执行计算机程序时以实现前述的译码方法。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
根据本发明实施例的电子设备，通过前述的译码方法，能够有效降低误检概率。
在一个实施例中，如图6所示，提供了一种译码器，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，处理器执行译码程序时，实现前述的译码方法。
具体地，存储器可包括非易失性存储介质和内存储器，该非易失性存储介质可存储有计算机程序和数据库等，内存储器为非易失性存储介质中的计算机程序的运行提供环境。处理器用于提供计算和控制能力，其执行计算机程序时以实现前述的译码方法。本领域技术人员可以理解，图6中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的译码器的限定，具体的译码器可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
根据本发明实施例的译码器，通过前述的译码方法，能够有效降低误检概率。
在一个实施例中，提供了一种译码装置，参考图7所示，该译码装置包括：校验模块10、计算模块20和终止模块30。
其中，校验模块10用于在迭代译码过程中，对每次迭代的译码比特序列进行校验；计算模块20用于在迭代译码过程中，计算前后两次迭代时译码比特序列的翻转比例；终止模块30用于在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。
在一个实施例中，计算模块20还用于，对前后两次迭代的译码比特序列进行模2加法运算，并根据模2加法运算结果计算翻转比例。
在一个实施例中，校验模块10还用于，将译码比特序列作为输入，生成循环冗余检测CRC码，并在CRC码全为0时，确定对译码比特序列校验成功。
在一个实施例中，计算模块20还用于，在变量节点更新过程中，计算每个发送比特的后验概率，并对后验概率进行硬判决，获得译码比特序列。
在一个实施例中，上述的译码装置，还包括获取模块(图中未示出)，用于获取迭代次数；终止模块30还用于，在对当前译码比特序列校验失败或者翻转比例大于等于预设的门限值时，如果迭代次数达到预设的最大迭代次数，则终止迭代。
关于译码装置的具体限定可以参见上文中对于译码方法的限定，在此不再赘述。上述译码装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
根据本发明实施例的译码装置，通过在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例，以及在对当前译码比特序列校验成功且翻转比例小于预设的门限值时，终止迭代。由此，能够有效降低误检概率。
在一个实施例中，提供了一种译码器，包括前述的译码装置。
根据本发明实施例的译码器，通过前述的译码装置，能够有效降低误检概率。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种译码方法，其特征在于，包括：
在迭代译码过程中，对每次迭代的译码比特序列进行校验，并计算前后两次迭代时译码比特序列的翻转比例，所述译码比特序列为发送比特序列的译码结果；
在对当前译码比特序列校验成功且所述翻转比例小于预设的门限值时，终止迭代。
2.如权利要求1所述的译码方法，其特征在于，计算前后两次迭代时译码比特序列的翻转比例，包括：
对前后两次迭代的译码比特序列进行模2加法运算，并根据模2加法运算结果计算所述翻转比例。
3.如权利要求1所述的译码方法，其特征在于，对每次迭代的译码比特序列进行校验，包括：
将所述译码比特序列作为输入，生成循环冗余检测CRC码，并在所述CRC码全为0时，确定对所述译码比特序列校验成功。
4.如权利要求1-3中任一项所述的译码方法，其特征在于，所述译码比特序列根据以下步骤获得：
在变量节点更新过程中，计算每个发送比特的后验概率，并对所述后验概率进行硬判决，获得所述译码比特序列。
5.如权利要求1所述的译码方法，其特征在于，还包括：
获取迭代次数；
在对当前译码比特序列校验失败或者所述翻转比例大于等于预设的门限值时，如果所述迭代次数达到预设的最大迭代次数，则终止迭代。
6.一种计算机可读存储介质，其特征在于，其上存储有译码程序，该译码程序被处理器执行时实现如权利要求1-5中任一项所述的译码方法。
7.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，所述处理器执行所述译码程序时，实现如权利要求1-5中任一项所述的译码方法。
8.一种译码器，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的译码程序，所述处理器执行所述译码程序时，实现如权利要求1-5中任一项所述的译码方法。
9.一种译码装置，其特征在于，包括：
校验模块，用于在迭代译码过程中，对每次迭代的译码比特序列进行校验，所述译码比特序列为发送比特序列的译码结果；
计算模块，用于在迭代译码过程中，计算前后两次迭代时译码比特序列的翻转比例；
终止模块，用于在对当前译码比特序列校验成功且所述翻转比例小于预设的门限值时，终止迭代。
10.如权利要求9所述的译码装置，其特征在于，还包括获取模块，用于获取迭代次数；
所述终止模块还用于，在对当前译码比特序列校验失败或者所述翻转比例大于等于预设的门限值时，如果所述迭代次数达到预设的最大迭代次数，则终止迭代。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110152508.3A CN112953569B (zh) | 2021-02-03 | 2021-02-03 | 译码方法及装置、存储介质、电子设备、译码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110152508.3A CN112953569B (zh) | 2021-02-03 | 2021-02-03 | 译码方法及装置、存储介质、电子设备、译码器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112953569A CN112953569A (zh) | 2021-06-11 |
| CN112953569B true CN112953569B (zh) | 2023-06-30 |
Family
ID=76243601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110152508.3A Active CN112953569B (zh) | 2021-02-03 | 2021-02-03 | 译码方法及装置、存储介质、电子设备、译码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112953569B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114499548B (zh) * | 2022-04-02 | 2022-07-05 | 哲库科技(北京)有限公司 | 一种译码方法、装置及存储介质 |
| CN116192166B (zh) * | 2023-04-28 | 2023-08-01 | 南京创芯慧联技术有限公司 | 迭代译码方法、装置、存储介质和电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110995278A (zh) * | 2019-12-16 | 2020-04-10 | 重庆邮电大学 | 一种改进极性码串行消除列表比特翻转译码方法及*** |
| CN111327332A (zh) * | 2020-03-31 | 2020-06-23 | 东南大学 | Ldpc码的噪声梯度下降多比特翻转译码早停方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103905063B (zh) * | 2014-04-23 | 2017-02-15 | 湖南国科微电子股份有限公司 | 一种ldpc译码器终止译码的方法 |
| US10447301B2 (en) * | 2017-09-13 | 2019-10-15 | Toshiba Memory Corporation | Optimal LDPC bit flip decision |
| CN109361403A (zh) * | 2018-08-06 | 2019-02-19 | 建荣半导体（深圳）有限公司 | Ldpc译码方法、ldpc译码器及其存储设备 |
| CN112290954B (zh) * | 2020-09-15 | 2023-09-08 | 华南理工大学 | 一种基于深度学习后处理的ldpc码的译码算法 |
-
2021
- 2021-02-03 CN CN202110152508.3A patent/CN112953569B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110995278A (zh) * | 2019-12-16 | 2020-04-10 | 重庆邮电大学 | 一种改进极性码串行消除列表比特翻转译码方法及*** |
| CN111327332A (zh) * | 2020-03-31 | 2020-06-23 | 东南大学 | Ldpc码的噪声梯度下降多比特翻转译码早停方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112953569A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108282264B (zh) | 基于比特翻转串行消除列表算法的极化码译码方法 | |
| US7716561B2 (en) | Multi-threshold reliability decoding of low-density parity check codes | |
| US6518892B2 (en) | Stopping criteria for iterative decoding | |
| CN102412847B (zh) | 用联合节点处理来解码低密度奇偶校验码的方法和设备 | |
| US9323611B2 (en) | Systems and methods for multi-stage soft input decoding | |
| US8209579B2 (en) | Generalized multi-threshold decoder for low-density parity check codes | |
| US9369152B2 (en) | Systems and methods for decoding with late reliability information | |
| Yardi et al. | Blind reconstruction of binary cyclic codes from unsynchronized bitstream | |
| WO2016070573A1 (zh) | 数据校验方法及装置 | |
| CN112953569B (zh) | 译码方法及装置、存储介质、电子设备、译码器 | |
| CN109428670A (zh) | 一种数据差错校验方法及装置、计算机存储介质 | |
| US20150372695A1 (en) | Method and apparatus of ldpc decoder with lower error floor | |
| US9614548B1 (en) | Systems and methods for hybrid message passing and bit flipping decoding of LDPC codes | |
| US9432054B2 (en) | Method for decoding a correcting code with message passing, in particular for decoding LDPC codes or turbo codes | |
| Jang et al. | Analysis and design of QC-LDPC coded BICM ensembles based on RCA density evolution | |
| CN112039537A (zh) | 一种基于右向信息处理的极化码译码方法及实现装置 | |
| WO2020088256A1 (zh) | 译码方法及装置 | |
| CN114430279B (zh) | 一种列表维特比译码方法、装置、译码器和存储介质 | |
| Wang et al. | Algorithm and architecture for path metric aided bit-flipping decoding of polar codes | |
| US11863202B2 (en) | Polar coding and decoding for correcting deletion and/or insertion errors | |
| CN112994704B (zh) | 译码提前终止方法、存储介质、电子设备 | |
| US10903855B2 (en) | Convolutional LDPC decoding method and apparatus, decoder, and system | |
| Chen et al. | Semi-LDPC convolutional codes with low-latency decoding algorithm | |
| CN114785451B (zh) | 上行图像分割多址接入传输的接收方法、装置及存储介质 | |
| CN114499548B (zh) | 一种译码方法、装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |