CN112927637A - 电子装置的制造方法以及电子装置 - Google Patents
电子装置的制造方法以及电子装置 Download PDFInfo
- Publication number
- CN112927637A CN112927637A CN202010811286.7A CN202010811286A CN112927637A CN 112927637 A CN112927637 A CN 112927637A CN 202010811286 A CN202010811286 A CN 202010811286A CN 112927637 A CN112927637 A CN 112927637A
- Authority
- CN
- China
- Prior art keywords
- test
- test circuit
- signal lines
- switches
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/46—Monitoring; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2843—In-circuit-testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本揭露提供一种电子装置的制造方法以及电子装置。所述制造方法包括以下步骤:提供基板;形成多条信号线以及测试电路在所述基板上,其中测试电路包括电性连接所述多条信号线的至少一部分的多个输出通道;进行测试操作;以及选择性地隔离所述测试电路与所述多条信号线的所述至少一部分。所述测试操作包括:提供信号;通过所述测试电路处理所述信号以形成多个测试信号;以及经由所述多个输出通道传输所述多个测试信号至所述多条信号线的所述至少一部分。所述多个输出通道的数量少于所述多条信号线的数量。因此,本揭露电子装置的制造方法以及电子装置可提供良好的测试效果。
Description
技术领域
本揭露涉及一种制造方法以及装置,尤其涉及一种电子装置的制造方法以及电子装置。
背景技术
对于具有高像素分辨率(Pixels Per Inch,PPI)的显示面板而言,由于像素单元的数量较多,因此可能导致显示面板的***区域并没有足够的电路放置空间来设置阵列测试电路(array test circuit),或者显示面板的***区域必须花费较多的布局面积(layout area)来设置阵列测试电路,因此导致具有高像素分辨率的显示面板不易实现窄边框的效果。
发明内容
有鉴于此,本揭露提出一种电子装置的制造方法以及电子装置,可形成测试电路在电子装置的基板。
根据本揭露的实施例,本揭露的电子装置的制造方法包括以下步骤:提供基板;形成多条信号线以及测试电路在所述基板上,其中测试电路包括电性连接所述多条信号线的至少一部分的多个输出通道;进行测试操作;以及选择性地隔离所述测试电路与所述多条信号线的所述至少一部分。所述测试操作包括:提供信号;通过所述测试电路处理所述信号以形成多个测试信号;以及经由所述多个输出通道传输所述多个测试信号至所述多条信号线的所述至少一部分。所述多个输出通道的数量少于所述多条信号线的数量。
根据本揭露的实施例,本揭露的电子装置包括多条信号线以及测试电路。所述测试电路包括多个传输信道。所述多个输出通道的数量少于所述多条信号线的数量。
基于上述,本揭露的电子装置的制造方法以及电子装置可通过数量少于信号线的输出信道来传输测试信号至多条信号线,以达到节省测试电路在基板上所需的布局面积(layout area)的效果,并可有效地进行测试。
为让本揭露的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本揭露,且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例,并与描述一起用于解释本揭露的原理。
图1A是本揭露的第一实施例的电子装置的示意图;
图1B是本揭露的第一实施例的测试电路的电路图;
图2是本揭露的一实施例的测试电路的多个控制信号的时序图;
图3是本揭露的第二实施例的子测试电路的电路图;
图4是本揭露的第三实施例的子测试电路的电路图;
图5是本揭露的第四实施例的子测试电路的电路图;
图6是本揭露的一实施例的电路截断位置的剖面图;
图7A是本揭露的一实施例的制造方法的流程图;
图7B是本揭露的一实施例的测试方法的流程图。
附图标记说明
10:电子装置;
11:基板;
12:测试电路;
13:像素阵列;
D1~DN:信号线;
P1、P2、P3:方向;
100:测试电路;
101、102、302、402、502:电路节点;
110:信号源;
111:信号;
120_1~120_4:第一控制信号输入端;
130_1~130_4:第一开关;
140_1~140_4、340_1、440_1、540_1:子测试电路;
141_1~141_6、341_1~341_6、441_1~441_6、541_1~541_6:第二控制信
号输入端;
142_1~142_6、342_1~342_6、442_1~442_6、542_1~542_6:第二开关;
143、343、443、543:第三控制信号输入端;
144_1~144_6、344_1~344_6、444_1~444_6、544_1~544_6:第三开关;
600:布局结构;
601、602:导通孔;
610:基板;
620:缓冲层;
631、632:金属层;
640:绝缘层;
650:导电材料;
660:平面化层;
A、A'、B、B'、C、C':位置;
ACKA[1]~[4]、ACKB[1]~[6]、ASB:控制信号;
C11~C16、C31~C36、C41~C46、C51~C56:输出通道;
CL1、CL2、CL3:截断线;
S710~S740、S731~S733:步骤;
t0、t1、t2、t3、t4:时间。
具体实施方式
本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定组件。本领域技术人员应理解,电子装置制造商可能会以不同的名称来指称相同的组件。本文并不意在区分那些功能相同但名称不同的组件。在下文说明书与权利要求中,“含有”与“包含”等词为开放式词语,因此其应被解释为“含有但不限定为…”之意。
本文中所提到的方向用语,例如:“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向。因此,使用的方向用语是用来说明,而并非用来限制本揭露。在附图中,各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而,这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说,为了清楚起见,各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
在本揭露一些实施例中,关于接合、连接的用语例如“连接”、“互连”等,除非特别定义,否则可指两个结构系直接接触,或者亦可指两个结构并非直接接触,其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包含两个结构都可移动,或者两个结构都固定的情况。此外,用语“电性连接”包含任何直接及间接的电性连接手段。
说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰组件,其本身并不意含及代表该,或该些,组件有任何的前的序数,也不代表某一组件与另一组件的顺序、或是制造方法上的顺序,该些序数的使用仅用来使具有某命名的组件得以和另一具有相同命名的组件能作出清楚区分。权利要求与说明书中可不使用相同用词,据此,说明书中的第一构件在权利要求中可能为第二构件。需知悉的是,以下所举实施例可以在不脱离本揭露的精神下,将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
在本揭露的各实施例中,电子装置包括显示设备、天线装置、感测装置或拼接装置,但不以此为限。电子装置可为可弯折或可挠式电子装置。显示设备的显示面板可例如包括液晶、发光二极管、量子点(quantum dot,QD)、荧光(fluorescence),磷光(phosphor),其他适合的材料,或上述材料的组合,但不限于此。发光二极管例如可包括有机发光二极管(organic light emitting diode,OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(QLED or QDLED),荧光(fluorescence)、磷光(phosphor)或其他适合的材料且其材料可任意排列组合,但不以此为限。天线装置可例如是液晶天线装置,但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置,但不以此为限。需注意的是,电子装置可为前述的任意排列组合,但不以此为限。
在本揭露的各实施例中,基板可为硬质基板或为可挠性基板。基板的材料可以例如包括金属、塑料、玻璃、石英、蓝宝石、陶瓷、碳纤维、其它合适的作为基板材料、或前述的组合,但本揭露不以此为限。
图1A是本揭露的第一实施例的电子装置的示意图。参考图1A,电子装置10包括测试电路12、多个信号线D1~DN以及像素阵列(pixel array)13,其中N为正整数。测试电路12、多个信号线D1~DN以及像素阵列13形成在基板11上。测试电路12可为一种阵列测试电路(array test circuit),测试电路包含多个输出信道,至少一部分的多个输出通道电性连接多条信号线。基板11例如平行于由方向P1与方向P2延伸所形成的平面,其中方向P1~P3彼此垂直。在本实施例中,测试电路12经由信号线D1~DN电性连接像素阵列13的多个像素单元,其中信号线D1~DN可例如电性连接像素阵列13当中的多个数据线(Data line)。测试电路12可输出多个测试信号至像素阵列13的所述多个像素单元,以测试像素阵列13的所述多个像素单元是否存在失效或损坏的像素单元。在本实施例中,基板11可为显示面板。像素阵列13为对应于显示面板的主动区(Active Area,AA),并且可朝方向P3提供显示画面。测试电路12可形成在显示面板的上边框区或下边框区,而不限于图1A所示。值得注意的是,在一实施例中,测试电路12可适用于在电子装置10出厂前进行测试,并且当测试电路12测试完成后,测试电路12可被禁能,并且保留在电子装置10的基板11上。或者,在另一实施例中,当测试电路12测试完成后,形成测试电路12的基板11的一部份亦可被截断(cut-off)以移除测试电路12。换言之,当测试电路12测试完成后,测试电路12可被选择性地隔离信号线D1~DN的至少一部分。
图1B是本揭露的第一实施例的测试电路的电路图。图1A的测试电路12的至少一部份可例如包括如图1B所示的测试电路100。参考图1B,测试电路100可包括信号源110、多个第一控制信号输入端120_1~120_4、多个第一开关130_1~130_4以及多个子测试电路140_1~140_4。子测试电路140_1包括多个第二控制信号输入端141_1~141_6、多个第二开关142_1~142_6、第三控制信号输入端143、多个第三开关144_1~144_6以及多个输出通道C11~C16。输出通道C11~C16经由第三开关144_1~144_6电性连接信号线D1~D6。并且,子测试电路140_2~140_4可具有相同于子测试电路140_1的电路架构。需说明的是,本揭露所述的第一开关、第二开关以及第三开关可为N型晶体管,但本发明并不限于此。在一实施例中,第一开关、第二开关以及第三开关亦可为P型晶体管,或其他类型的开关电路。
在本实施例中,第一控制信号输入端120_1~120_4分别一对一地电性连接第一开关130_1~130_4的控制端。第一开关130_1~130_4的多个第一端经由电路节点101来共同电性连接信号源110。信号源110可提供信号111至电路节点101,并且测试电路100可处理信号111以形成多个测试信号,其中测试电路100可通过控制第一开关130_1~130_4、第二开关142_1~142_6以及第三开关144_1~144_6的开关状态,来依据信号111来产生并且输出多个测试信号。在本实施例中,第一开关130_1~130_4的多个第二端分别一对一地电性连接符测试电路140_1~140_4。在本实施例中,第一控制信号输入端120_1~120_4可自控制电路(未示出)接收多个控制信号ACKA[1]~[4],并且分别提供控制信号ACKA[1]~[4]至第一开关130_1~130_4的多个控制端,以控制第一开关130_1~130_4为开启(导通)或关闭(截止)。
在本实施例中,子测试电路140_1的第二控制信号输入端141_1~141_6分别一对一地电性连接第二开关142_1~142_6的控制端。第二开关142_1~142_6的多个第一端经由电路节点102来共同电性连接第一开关130_1~130_6的第二端。第二开关142_1~142_6的多个第二端分别经由输出通道C11~C16一对一地电性连接第三开关144_1~144_6的第一端。子测试电路140_1的第三控制信号输入端143电性连接第三开关144_1~144_6的控制端。第三开关144_1~144_6的第二端电性连接信号线D1~D6。在本实施例中,第二控制信号输入端141_1~141_6可自控制电路接收多个控制信号ACKB[1]~[6],并且分别提供控制信号ACKB[1]~[6]至第二开关142_1~142_6的多个控制端,以控制第二开关142_1~142_6为开启或关闭。并且,第三控制信号输入端143可自控制电路接收控制信号ASB,并且提供控制信号ASB至第三开关144_1~144_6的多个控制端,以控制第三开关144_1~144_6为开启或关闭。
图2是本揭露的一实施例的测试电路的多个控制信号的时序图。参考图1B与图2,测试电路100可依据图2的控制信号ACKA[1]~[4]、ACKB[1]~[6]来进行测试操作。在本实施例中,首先,第三开关144_1~144_6的控制端可接收控制信号ASB,以使在测试操作中皆被开启。接着,第一控制信号输入端120_1~120_4接收控制信号ACKA[1]~[4]。第一开关130_1可在时间t0~t1的期间为开启,而其余时间为关闭。第一开关130_2可在时间t1~t2的期间被开启,而其余时间为关闭。第一开关130_3可在时间t2~t3的期间被开启,而其余时间为关闭。第一开关130_4可在时间t3~t4的期间被开启,而其余时间为关闭。并且,第二控制信号输入端141_1~141_6接收控制信号ACKB[1]~[6]。第二开关142_1~142_6可在上述各期间被依序地开启。举例而言,控制信号ACKB[1]~[6]在时间t0~t1的期间可依序提供具有高电平的多个信号波形的信号,并且具有高电平的所述多个信号波形在时序上彼此未重叠。
因此,在时间t0~t1的期间,第一开关130_1可依据电路节点101所提供的信号111来提供测试信号至子测试电路140_1,并且子测试电路140_1的第二开关142_1~142_6可依序被开启,而将电路节点102所提供的测试信号来依序输出至输出通道C11~C16。并且,由于第三开关144_1~144_6在测试操作中为开启,因此子测试电路140_1可经由输出通道C11~C16依序且分时地传输多个测试信号至信号线D1~D6。以此类推,在时间t1~t4的期间,子测试电路140_2~140_4可进行相同如上述子测试电路140_1的操作。换言之,本实施例的测试电路100可经由多个输出通道来传输多个测试信号至全部的信号线,以有效地测试像素阵列当中的所述多个像素单元是否有失效或损坏的情况。
值得注意的是,当测试操作结束后(例如时间t4之后),第三开关144_1~144_6的控制端可接收控制信号ASB而被切换为关闭,以使测试电路100可(电性)隔离信号线D1~D6。换言之,第三开关144_1~144_6可作为隔离电路,并且可被致能以隔离测试电路100与信号线D1~D6。
图3是本揭露的第二实施例的子测试电路的电路图。参考图1B与图3,图1B的子测试电路140_1亦可实现如图3的子测试电路340_1。在本实施例中,子测试电路340_1包括多个第二控制信号输入端341_1~341_6、多个第二开关342_1~342_6、第三控制信号输入端343、多个第三开关344_1~344_6以及多个输出通道C31~C36。值得注意的是,本实施例的输出通道C31~C36依序经由第三开关344_1~344_6电性连接信号线排序第一条的信号线D1、排序第三条的信号线D3、排序第五条的信号线D5、排序第七条的信号线D7、排序第九条的信号线D9、排序第十一条的信号线D11。并且,子测试电路340_2~340_4可具有相同于子测试电路340_1的电路架构。
在本实施例中,子测试电路340_1的第二控制信号输入端341_1~341_6分别一对一地电性连接第二开关342_1~342_6的控制端。第二开关342_1~342_6的多个第一端经由电路节点302来共同电性连接第一开关130_1的第二端。第二开关342_1~342_6的多个第二端分别经由输出通道C31~C36一对一地电性连接第三开关344_1~344_6的第一端。子测试电路340_1的第三控制信号输入端343电性连接第三开关344_1~344_6的控制端。第三开关344_1~344_6的第二端电性连接信号线排序第一条的信号线D1、排序第三条的信号线D3、排序第五条的信号线D5、排序第七条的信号线D7、排序第九条的信号线D9、排序第十一条的信号线D11。在本实施例中,第二控制信号输入端341_1~341_6可自控制电路接收多个控制信号ACKB[1]~[6],并且分别提供控制信号ACKB[1]~[6]至第二开关342_1~342_6的多个控制端,以控制第二开关342_1~342_6为开启或关闭。并且,第三控制信号输入端343可自控制电路接收控制信号ASB,并且提供控制信号ASB至第三开关344_1~344_6的多个控制端,以控制第三开关344_1~344_6为开启或关闭。
在本实施例中,子测试电路340_1亦可适用于图2的多个控制信号时序,以进行类似于上述图1B及图2实施例所述的测试操作,因此在此不多加赘述其为相同或类似的测试操作的实施内容。子测试电路340_1的开关作动细节。在本实施例中,由于子测试电路340_1仅电性连接排序为奇数的信号线,因此测试电路100的整体输出信道的数量少于整体信号线的数量。换言之,测试电路100的可经由多个输出通道来传输多个测试信号至部分的信号线。从另一角度而言,由于测试电路100电性连接奇数的信号线,因此可减少测试电路100的整体开关数量。对此,测试电路100的整体布局面积可有效地降低,并且仍可提供有效地提供多个测试信号至像素阵列当中的多个像素单元。另外,本揭露的子测试电路并不限于电性连接奇数的信号线。在一实施例中,本揭露的子测试电路亦可电性连接偶数的信号线。
图4是本揭露的第三实施例的子测试电路的电路图。参考图1B与图4,图1B的子测试电路140_1亦可实现如图4的子测试电路440_1。在本实施例中,子测试电路440_1包括多个第二控制信号输入端441_1~441_6、多个第二开关442_1~442_6、第三控制信号输入端443、多个第三开关444_1~444_6以及多个输出通道C41~C46。值得注意的是,本实施例的输出通道C41~C46各别经由三个第三开关电性连接三条信号线。并且,子测试电路440_2~440_4可具有相同于子测试电路440_1的电路架构。
在本实施例中,子测试电路440_1的第二控制信号输入端441_1~441_6分别一对一地电性连接第二开关442_1~442_6的控制端。第二开关442_1~442_6的多个第一端经由电路节点402来共同电性连接第一开关130_1的第二端。第二开关442_1~442_6的多个第二端分别经由输出通道C41~C46电性连接多个第三开关。在本实施例中,第二开关442_1可经由输出通道C41电性连接三个第三开关444_1~444_3的第一端,并且第二开关442_2可经由输出通道C42电性连接三个第三开关444_4~444_6的第一端。以此类推,第二开关442_3~442_6可经由输出通道C43~C46分别电性连接三个第三开关(图未示)。子测试电路440_1的第三控制信号输入端443电性连接第三开关444_1~444_6的控制端。第三开关444_1~444_6的第二端电性连接信号线D1~D6。在本实施例中,第二控制信号输入端441_1~441_6可自控制电路接收多个控制信号ACKB[1]~[6],并且分别提供控制信号ACKB[1]~[6]至第二开关442_1~442_6的多个控制端,以控制第二开关442_1~442_6为开启或关闭。并且,第三控制信号输入端443可自控制电路接收控制信号ASB,并且提供控制信号ASB至第三开关444_1~444_6的多个控制端,以控制第三开关444_1~444_6为开启或关闭。
在本实施例中,子测试电路440_1亦可适用于图2的多个控制信号时序,以进行类似于上述图1B及图2实施例所述的测试操作,因此在此不多加赘述其为相同或类似的测试操作的实施内容。不同的是,由于本实施例的一个输出通道可电性连接三个第三开关,因此当第二开关442_1为开启时,第三开关444_1~444_3可同时输出多个测试信号至信号线D1~D3。当第二开关442_2为开启时,第三开关444_4~444_6可同时输出多个测试信号至信号线D4~D6。以此类推,第二开关442_3~442_6以及第二开关442_3~442_6各别对应的三个第三开关亦可进行类似的测试信号输出操作。
在本实施例中,由于子测试电路440_1可经由多个输出通道的其中一个来传输多个测试信号的其中一个至多条信号线的其中三条,并且所述多条信号线的所述其中三条为彼此邻近,所述其中三条于空间上的设置为紧邻,中间无其它信号线,因此测试电路100的整体输出信道的数量可少于整体信号线的数量。对此,测试电路100的整体布局面积可有效地降低,并且本实施例的测试电路100可经由多个输出通道来传输多个测试信号至全部的信号线,以有效地测试像素阵列当中的所述多个像素单元是否有失效或损坏的情况。另外,本揭露的输出信道与信号线的数量关系不限于图4所示。在一实施例中,一个输出通道可经由多个第三开关来电性连接至任意数量的多条信号线。
图5是本揭露的第四实施例的子测试电路的电路图。参考图1B与图5,图1B的子测试电路140_1亦可实现如图5的子测试电路540_1。在本实施例中,子测试电路540_1包括多个第二控制信号输入端541_1~541_6、多个第二开关542_1~542_6、第三控制信号输入端543、多个第三开关544_1~544_6以及多个输出通道C51~C56。值得注意的是,本实施例的输出通道C51~C56各别经由三个第三开关电性连接三条信号线。并且,子测试电路540_2~540_4可具有相同于子测试电路540_1的电路架构。
在本实施例中,子测试电路540_1的第二控制信号输入端541_1~541_6分别一对一地电性连接第二开关542_1~542_6的控制端。第二开关542_1~542_6的多个第一端经由电路节点502来共同电性连接第一开关130_1的第二端。第二开关542_1~542_6的多个第二端分别经由输出通道C51~C56电性连接多个第三开关。在本实施例中,第二开关542_1可经由输出通道C51电性连接三个彼此未邻近第三开关544_1、544_3、544_5的第一端,所述第三开关544_1、544_3、544之间设置有其它第三开关_,并且第二开关542_2可经由输出通道C52电性连接三个第三开关544_2、544_4、544_6的第一端。以此类推,第二开关542_3~542_6可经由输出通道C53~C56分别电性连接三个第三开关(图未示)。子测试电路540_1的第三控制信号输入端543电性连接第三开关544_1~544_6的控制端。第三开关544_1~544_6的第二端电性连接信号线D1~D6。在本实施例中,第二控制信号输入端541_1~541_6可自控制电路接收多个控制信号ACKB[1]~[6],并且分别提供控制信号ACKB[1]~[6]至第二开关542_1~542_6的多个控制端,以控制第二开关542_1~542_6为开启或关闭。并且,第三控制信号输入端543可自控制电路接收控制信号ASB,并且提供控制信号ASB至第三开关544_1~544_6的多个控制端,以控制第三开关544_1~544_6为开启或关闭。
在本实施例中,子测试电路540_1亦可适用于图2的多个控制信号时序,以进行类似于上述图1B及图2实施例所述的测试操作,因此在此不多加赘述其为相同或类似的测试操作的实施内容。不同的是,由于本实施例的一个输出通道可电性连接三个第三开关,因此当第二开关542_1为开启时,第三开关544_1、544_3、544_5可同时输出多个测试信号至彼此未邻近信号线D1、D3、D5。当第二开关542_2为开启时,第三开关544_2、544_4、544_6可同时输出多个测试信号至彼此未邻近信号线D2、D4、D6,所述信号线D2、D4、D6之间设置有其它信号线。以此类推,第二开关542_3~542_6以及第二开关542_3~542_6各别对应的三个第三开关亦可进行类似的测试信号输出操作。
在本实施例中,由于子测试电路540_1可经由多个输出通道的其中一个来传输多个测试信号的其中一个至多条信号线的其中三条,并且所述多条信号线的所述其中三条为彼此未邻近,因此测试电路100的整体输出信道的数量可少于整体信号线的数量。对此,测试电路100的整体布局面积可有效地降低,并且本实施例的测试电路100可经由多个输出通道来传输多个测试信号至全部的信号线,以有效地测试像素阵列当中的所述多个像素单元是否有失效或损坏的情况。另外,本揭露的输出信道与信号线的配对关系与数量关系不限于图5所示。在一实施例中,一个输出通道可经由多个第三开关来电性连接至任意数量的多条信号线,并且所述多条信号线可彼此间隔任意数量的另多条信号线。
图6是本揭露的一实施例的电路截断位置的剖面图。参考图1B、图5以及图6,在本实施例中,当图1B的测试电路100测试完成后,形成测试电路100的基板的一部份亦可被截断以选择性地隔离测试电路100与多条信号线的至少一部分。对此,本实施例是以从所述多条信号线的所述至少一部分切断多个输出通道的方式来选择性地隔离所述测试电路与所述多条信号线的所述至少一部分。从子测试电路的部分来看,如图5所示,测试电路100可沿着子测试电路540_1的截断线CL1或截断线CL2来移除。在本实施例中,当测试电路100沿着子测试电路540_1的截断线CL1来移除时,第三开关544_1~544_6将被保留在电子装置的基板上,并且第三开关544_1~544_6可经由控制信号ASB来操作为关闭。当测试电路100沿着子测试电路540_1的截断线CL2来移除时,第三开关544_1~544_6将一并被移除。
在本实施例中,为了避免信号线的金属层直接在截断面被暴露出来,而导致可能传输其他干扰信号至像素阵列中,因此信号线在截断线CL1或截断线CL2的位置可经由转层的方式来避免信号线的金属层直接在截断面被暴露出来。如图6所示,布局结构600可用于呈现对应于电子装置在截断处的剖面结构。在本实施例中,图6的位置C至位置C’可例如对应于图5的位置A至位置A’或位置B至位置B’,并且图6的截断线CL3可例如于图5的截断线CL1或截断线CL2。
详细而言,布局结构600包括基板610、缓冲层620、金属层631、632、绝缘层640、导电材料650以及平面化层660。缓冲层620形成在基板610上,并且金属层631、632形成在缓冲层620上。导电材料650例如是透明导电电极(ITO)。金属层631、632可分别对应于图5的位置A至位置A’或位置B至位置B’的走线的两个部分,并且金属层631、632未直接电性连接。绝缘层640形成在金属层631、632上,并且具有导通孔601、602朝相反于方向P3来延伸至金属层631、632。导电材料650形成在绝缘层640上,导电材料650,例如是透明导电材料,并且连续覆盖金属层631、632,其中导电材料650沿着导通孔601、602来连接金属层631、632。因此,当布局结构600被从截断线CL3来截断时,对应于图5的位置A至位置A’或位置B至位置B’的信号线的两个部分的金属层631、632将不会直接在截断面被暴露出来,而可有效地避免干扰信号从金属层632来传输至像素阵列中。以此类推,在图5的截断线CL1或截断线CL2上的每个信号线皆有类似的布局结构设计。另外,在一实施例中,在在图5的截断线CL1或截断线CL2上的每一个走线的位置亦可额外设置有静电防护单元(Electrostatic Discharge,ESD),来增加电性隔离效果。此外,上述图1B、图3以及图4亦可有如图5所示的截断线CL1或截断线CL2设计,并且图6的布局结构600设计亦可适用于上述图1B、图3以及图4,而可同样将形成测试电路100的基板的一部份给截断,而选择性地隔离测试电路100与多条信号线的至少一部分。
图7A是本揭露的一实施例的制造方法的流程图。参考图1A以及图7A。本实施例的制造方法可适用于图1A的电子装置10。在步骤S710,基板11被提供。在步骤S720,多条信号线D1~DN以及测试电路12被形成在基板11上,其中测试电路12包括电性连接所述多条信号线D1~DN的至少一部分的多个输出通道。对此,以图1B、图4、图5的实施例描述可推得测试电路12可包括电性连接所述多条信号线D1~DN的全部的多个输出通道。以图3的实施例描述可推得测试电路12可包括电性连接所述多条信号线D1~DN的一部分的多个输出通道。在步骤S730,电子装置10进行测试操作。在步骤S740,在测试操作结束后,测试电路12与多条信号线D1~DN的至少一部分可选择性地被隔离。在本实施例中,测试电路12可被禁能,并且保留在电子装置10的基板11上。举例而言,图1B、图3~图5的各第三开关可通过控制信号ASB来关闭。或者,在另一实施例中,当测试电路12测试完成后,形成测试电路12的基板11的一部份亦可被截断以移除测试电路12。因此,本实施例的制造方法可有效地在电子装置10当中形成测试电路12,以便对像素阵列13进行测试操作。
图7B是本揭露的一实施例的测试方法的流程图。参考图1A以及图7A,本实施例的测试方法可适用于图1A的电子装置10,并且本实施例的测试方法可为上述图7A的步骤S730的进一步说明。在步骤S731,电子装置10的测试电路12提供信号(图1B的信号源110的信号111)。在步骤S732,电子装置10通过测试电路12处理信号以形成多个测试信号。测试电路12可通过控制图1B、图3~图5的多个开关的导通状态,以形成多个测试信号。在步骤S733,测试电路12经由多个输出信道传输多个测试信号至多条信号线的至少一部分。测试电路12可通过图1B、图3~图5的多个输出信道来输出测试信号至对应的信号线。因此,本实施例的测试方法可有效地产生测试信号,以对像素阵列13进行测试操作。
另外,关于图7A与图7B的实施例中所述的方法以及电子装置10的其他延伸实施方式、技术手段与技术内容可参照上述图1A至图6实施例的说明而可获致足够的教示、建议以及实施说明,因此不多加赘述。
综上所述,本揭露的电子装置可形成测试电路,以对电子装置的像素阵列的多个像素单元进行测试,以有效地测试像素阵列当中的所述多个像素单元是否有失效或损坏的情况。并且,在本揭露的一些实施例中,电子装置可还有效地节省测试电路在电子装置的基板所占有的电路布局面积的效果。
最后应说明的是:以上各实施例仅用以说明本揭露的技术方案,而非对其限制;尽管参照前述各实施例对本揭露进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。
Claims (11)
1.一种电子装置的制造方法,其特征在于,包括:
提供基板;
形成多条信号线以及测试电路在所述基板上,其中测试电路包括电性连接所述多条信号线的至少一部分的多个输出通道;
进行测试操作,其中所述测试操作包括:
提供信号;
通过所述测试电路处理所述信号以形成多个测试信号;以及
经由所述多个输出通道传输所述多个测试信号至所述多条信号线的所述至少一部分;以及
选择性地隔离所述测试电路与所述多条信号线的所述至少一部分,
其中所述多个输出通道的数量少于所述多条信号线的数量。
2.根据权利要求1所述的制造方法,其特征在于,传输所述多个测试信信号的步骤包括:
经由所述多个输出通道来传输所述多个测试信号至部分的信号线。
3.根据权利要求1所述的制造方法,其特征在于,传输所述多个测试信信号的步骤包括:
经由所述多个输出通道来传输所述多个测试信号至全部的信号线。
4.根据权利要求3所述的制造方法,其特征在于,传输所述多个测试信信号的步骤包括:
经由所述多个输出通道的其中一个来传输所述多个测试信号的其中一个至所述多条信号线的其中三条。
5.根据权利要求4所述的制造方法,其特征在于,所述多条信号线的所述其中三条为彼此邻近。
6.根据权利要求4所述的制造方法,其特征在于,所述多条信号线的所述其中三条为未彼此邻近。
7.根据权利要求1所述的制造方法,其特征在于,选择性地隔离所述测试电路与所述多条信号线的所述至少一部分的步骤包括:
提供隔离电路在所述基板上;以及
致能所述隔离电路以隔离所述测试电路与所述多条信号线的所述至少一部分。
8.根据权利要求1所述的制造方法,其特征在于,选择性地隔离所述测试电路与所述多条信号线的所述至少一部分的步骤包括:
切断所述多个输出通道。
9.一种电子装置,其特征在于,包括:
多条信号线;以及
测试电路,包括多个输出通道,
其中所述多个输出通道的数量少于所述多条信号线的数量。
10.根据权利要求9所述的电子装置,其特征在于,所述测试电路与所述多条信号线隔离。
11.根据权利要求9所述的电子装置,其特征在于,所述测试电路电性连接所述多条信号线的至少一部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/092,331 US11703539B2 (en) | 2019-12-06 | 2020-11-09 | Manufacturing method of electronic device and electronic device |
US18/326,030 US20240175914A1 (en) | 2019-12-06 | 2023-05-31 | Electronic device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962944375P | 2019-12-06 | 2019-12-06 | |
US62/944,375 | 2019-12-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112927637A true CN112927637A (zh) | 2021-06-08 |
Family
ID=76163359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010811286.7A Pending CN112927637A (zh) | 2019-12-06 | 2020-08-13 | 电子装置的制造方法以及电子装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11703539B2 (zh) |
CN (1) | CN112927637A (zh) |
TW (1) | TWI754348B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1527104A (zh) * | 2003-03-07 | 2004-09-08 | ������������ʽ���� | 设有检验端子的图像显示装置 |
CN1804708A (zh) * | 2006-01-16 | 2006-07-19 | 友达光电股份有限公司 | 显示装置及其像素测试方法 |
CN104217672A (zh) * | 2013-05-31 | 2014-12-17 | 三星显示有限公司 | 有机发光显示面板 |
CN104992651A (zh) * | 2015-07-24 | 2015-10-21 | 上海和辉光电有限公司 | 一种amoled面板测试电路 |
CN105590572A (zh) * | 2015-12-21 | 2016-05-18 | 上海中航光电子有限公司 | 一种显示装置和显示测试方法 |
CN107316596A (zh) * | 2017-07-24 | 2017-11-03 | 武汉华星光电技术有限公司 | 阵列基板测试电路 |
CN209232376U (zh) * | 2018-11-22 | 2019-08-09 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5546013A (en) * | 1993-03-05 | 1996-08-13 | International Business Machines Corporation | Array tester for determining contact quality and line integrity in a TFT/LCD |
JP4017586B2 (ja) * | 2003-10-29 | 2007-12-05 | 三洋電機株式会社 | 電池の充電方法 |
JP2007333823A (ja) * | 2006-06-13 | 2007-12-27 | Sony Corp | 液晶表示装置および液晶表示装置の検査方法 |
JP5428299B2 (ja) * | 2008-03-18 | 2014-02-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
TWI372278B (en) * | 2009-01-07 | 2012-09-11 | Au Optronics Corp | Flat-panel display having test architecture |
KR101305379B1 (ko) * | 2009-07-21 | 2013-09-06 | 엘지디스플레이 주식회사 | 씨오지 타입 액정표시장치 및 이의 검사방법 |
WO2011125109A1 (ja) * | 2010-04-05 | 2011-10-13 | パナソニック株式会社 | 有機el表示装置の表示方法および有機el表示装置 |
KR101969612B1 (ko) * | 2011-10-14 | 2019-04-16 | 제이에스알 가부시끼가이샤 | 광학 필터 및 이 광학 필터를 이용한 고체 촬상 장치 및 카메라 모듈 |
CN102944945B (zh) * | 2012-11-22 | 2015-05-27 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的检测方法 |
KR102270083B1 (ko) * | 2014-10-13 | 2021-06-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 패널 및 테스트 방법 |
KR102316101B1 (ko) * | 2015-06-24 | 2021-10-26 | 엘지디스플레이 주식회사 | 표시장치와 그 검사 방법 |
KR102381850B1 (ko) * | 2015-07-30 | 2022-04-01 | 엘지디스플레이 주식회사 | 표시장치 |
CN113721787A (zh) * | 2017-05-10 | 2021-11-30 | 南京瀚宇彩欣科技有限责任公司 | 内嵌式触控显示装置及其测试方法和制作方法 |
TWM564172U (zh) * | 2018-04-25 | 2018-07-21 | 凌巨科技股份有限公司 | 顯示面板的檢測線路 |
KR20210035964A (ko) * | 2019-09-24 | 2021-04-02 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2020
- 2020-08-13 TW TW109127450A patent/TWI754348B/zh active
- 2020-08-13 CN CN202010811286.7A patent/CN112927637A/zh active Pending
- 2020-11-09 US US17/092,331 patent/US11703539B2/en active Active
-
2023
- 2023-05-31 US US18/326,030 patent/US20240175914A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1527104A (zh) * | 2003-03-07 | 2004-09-08 | ������������ʽ���� | 设有检验端子的图像显示装置 |
CN1804708A (zh) * | 2006-01-16 | 2006-07-19 | 友达光电股份有限公司 | 显示装置及其像素测试方法 |
CN104217672A (zh) * | 2013-05-31 | 2014-12-17 | 三星显示有限公司 | 有机发光显示面板 |
CN104992651A (zh) * | 2015-07-24 | 2015-10-21 | 上海和辉光电有限公司 | 一种amoled面板测试电路 |
CN105590572A (zh) * | 2015-12-21 | 2016-05-18 | 上海中航光电子有限公司 | 一种显示装置和显示测试方法 |
CN107316596A (zh) * | 2017-07-24 | 2017-11-03 | 武汉华星光电技术有限公司 | 阵列基板测试电路 |
CN209232376U (zh) * | 2018-11-22 | 2019-08-09 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240175914A1 (en) | 2024-05-30 |
US11703539B2 (en) | 2023-07-18 |
TW202123193A (zh) | 2021-06-16 |
TWI754348B (zh) | 2022-02-01 |
US20210173000A1 (en) | 2021-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2299431B1 (en) | Organic light emitting display device | |
US11251251B2 (en) | Display device | |
EP1610389B1 (en) | Thin film transistor array substrate, display using the same, and fabrication method thereof | |
CN113056823A (zh) | 显示模块和显示模块的制造方法 | |
CN110634914A (zh) | 显示装置 | |
CN114026489B (zh) | 显示基板和显示装置 | |
CN109637352B (zh) | 一种显示面板和显示装置 | |
CN112150970A (zh) | 显示组件及其制备方法、显示模组和电子设备 | |
US20200051482A1 (en) | Redundant pixel layouts | |
CN109216425B (zh) | 显示面板和显示装置 | |
CN110189672B (zh) | 一种显示面板、其检测方法及显示装置 | |
CN110718567A (zh) | 发光装置及其制造方法 | |
CN110246450B (zh) | 显示装置、显示面板及显示面板像素驱动方法 | |
CN112927637A (zh) | 电子装置的制造方法以及电子装置 | |
CN112885845A (zh) | 裂纹检测方法、显示基板及显示装置 | |
CN114743504B (zh) | 像素电路、显示面板及显示装置 | |
CN111367437B (zh) | 显示面板及其检测维护方法、显示装置 | |
CN113851517A (zh) | 一种显示面板、制作方法以及显示装置 | |
CN112133247B (zh) | 显示面板 | |
EP3557565B1 (en) | Display device and manufacturing method of display substrate | |
CN109904150B (zh) | 微型化发光装置 | |
CN111312730A (zh) | 阵列基板、显示面板 | |
CN113066800B (zh) | 一种驱动背板、显示面板及显示装置 | |
CN110189686B (zh) | 显示装置 | |
US20240054961A1 (en) | Thin Film Transistor Substrate and Display Apparatus Comprising the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |