CN112924949B - 一种基于fpga的实时产生混沌雷达发射信号***及方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的混沌雷达发射信号实时产生***及方法，所述***包括：基带IQ路波形产生模块、DAC模块、IQ调制器、发射上变频模块和频率源；所述基带IQ路波形产生模块，通过FPGA实现，用于分别产生混沌雷达的基带I路和Q路波形数据；所述DAC模块，用于对基带I路和Q路波形数据分别进行数模转换，得到基带I路和Q路模拟波形；所述IQ调制器，用于对基带I路和Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号；所述发射上变频模块，用于对中频混沌信号和射频本振信号进行混频，产生射频混沌信号；所述频率源，用于提供FPGA的工作时钟，中频本振信号和射频本振信号。

Description

一种基于FPGA的实时产生混沌雷达发射信号***及方法

技术领域

本发明涉及混沌雷达信号处理技术领域，特别涉及一种基于FPGA的实时产生混沌雷达发射信号***及方法。

背景技术

噪声雷达采用随机或伪随机信号作为发射波形，目前已经应用于军事和民用等多个领域(参考文献[1]：专利CN104777461A，一种载频随机跳变的宽带混沌雷达信号产生方法及***；参考文献[2]：Krzysztof Kulpa，Signal Processing in Noise WaveformRadar，ISBN：9781608076611)。

在噪声雷达中，随机或伪随机发射信号的产生是一项关键技术。相比于普通的热噪声信号，混沌信号更加容易产生和控制。混沌信号是一种由确定性***产生的伪随机信号。混沌信号对初值非常敏感，初值的细微变化会导致后续信号差异巨大；而且混沌信号具有非周期和不可预测的特点。采用混沌信号作为雷达的发射信号具有低截获概率特性、有效的频谱利用等优势。

现场可编程门阵列(Field Programmable Gate Array，FPGA)具有大容量、高速度、高集成度等一系列优点，在雷达控制、数字信号处理等方面的应用也越来越多。因此，基于FPGA实时产生雷达发射所需的混沌信号将带来新的技术变革。

发明内容

本发明的目的在于克服现有技术缺陷，提出了一种基于FPGA的实时产生混沌雷达发射信号***及方法。

为了实现上述目的，本发明提出了一种基于FPGA的混沌雷达发射信号实时产生***，所述***包括：基带IQ路波形产生模块、DAC模块、IQ调制器、发射上变频模块和频率源；其中，

所述基带IQ路波形产生模块，通过FPGA实现，用于分别产生混沌雷达的基带I路波形数据和基带Q路波形数据，并输入DAC模块；

所述DAC模块，用于对基带I路波形数据和基带Q路波形数据分别进行数模转换，得到基带I路模拟波形和基带Q路模拟波形，并输入IQ调制器；

所述IQ调制器，用于对基带I路模拟波形和基带Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号并输入发射上变频模块；

所述发射上变频模块，用于对中频混沌信号和射频本振信号进行混频，产生所需要的射频混沌信号；

所述频率源，用于提供FPGA的工作时钟，用于提供中频本振信号至IQ调制器，还用于提供射频本振信号至发射上变频模块。

作为上述***的一种改进，所述基带IQ路波形产生模块包括：混沌序列产生器、带通滤波器、两个变频器和两个低通滤波；其中，两个变频器为并联，每个变频器和一个低通滤波器串联；

所述混沌序列产生器，用于产生混沌序列并输入带通滤波器；

所述带通滤波器，用于对混沌序列进行带通滤波处理，得到带限混沌序列并同时输入两个变频器；

所述两个变频器，用于对带限混沌序列进行数字下变频，得到两路正交的基带混沌信号，并分别输入各自串联的低通滤波器；

所述两个低通滤波器，用于对两路正交的基带混沌信号分别进行低通滤波处理，得到混沌雷达的基带I路波形数据和基带Q路波形数据。

作为上述***的一种改进，所述混沌序列为：

x(n+1)＝k·x(n)·(1-x(n))

其中，x(n)表示Logistic混沌信号映射的当前值，x(n+1)表示Logistic混沌信号映射的下一个迭代值，k为Logistic混沌信号映射的参数，n为Logistic混沌信号映射序列的序号，n＝0,1,2,…,N_P-1，N_P为每个发射脉冲对应的Logistic混沌序列长度：

N_P＝T_P·F_sr

其中，T_P为发射脉冲信号时长，F_sr为DAC模块的采样率。

作为上述***的一种改进，所述带限混沌序列x_B(n)为：

其中，h_B(k)为带通滤波器系数，k＝0,1,2,…,K-1，K为带通滤波器阶数，h_B(k)根据带通滤波器的通带范围[0.5-B_r/F_sr,0.5+B_r/F_sr]计算得到，B_r为雷达发射的混沌波形的带宽。

作为上述***的一种改进，所述两路正交的基带混沌信号为：

其中，f₀为进行混频的中频本振信号，f₀＝F_sr/4。

作为上述***的一种改进，所述混沌雷达的基带I路波形数据和基带Q路波形数据为：

其中，滤波器系数h_L(m)，m＝0,1,2，…，M-1，M为低通滤波器阶数，h_L(m)根据低通滤波器通带带宽为[0,B_r/F_sr]计算得到。

一种基于FPGA的混沌雷达发射信号实时产生方法，基于上述***实现，所述方法包括：

所述基带IQ路波形产生模块分别产生混沌雷达的基带I路波形数据和基带Q路波形数据，并输入DAC模块；

所述DAC模块对基带I路波形数据和基带Q路波形数据分别进行数模转换，得到基带I路模拟波形和基带Q路模拟波形，并输入IQ调制器；

所述IQ调制器对基带I路模拟波形和基带Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号并输入发射上变频模块；

所述发射上变频模块对中频混沌信号和射频本振信号进行混频，产生所需要的射频混沌信号；

所述基带IQ路波形产生模块的工作时钟、所述中频本振信号和射频本振信号均由频率源提供。

与现有技术相比，本发明的优势在于：

1、基于FPGA实时计算产生混沌雷达发射信号，每个脉冲的波形均为类似噪声的伪随机信号，且每个脉冲的发射波形均不相同，发射波形对敌方而言即为噪声信号，难以截获和破译，可有效提高雷达的低检测概率特性、低截获概率特性以及电子抗干扰能力；

2、基于FPGA实时计算产生混沌雷达发射信号，发射的波形为一种由确定性***产生的伪随机信号，对于己方为确定性波形，在己方雷达信号处理机可以使用混沌模型重构发射的伪随机混沌信号，非常方便的对雷达回波信号进行脉冲压缩处理，而不需要而不需要像随机噪声模拟产生的方式那样将每个脉冲的发射信号经过延迟线再采集回来做定标，可以减少一路数据采集；

3、该***使用通用的FPGA和DAC，以及IQ调制器，可移植性高，方便移植到其他雷达***中。

附图说明

图1是本发明实施例1的基于FPGA的实时产生混沌雷达发射信号***的组成框图；

图2是本发明实施例1的基带IQ路波形产生模块实时产生混沌雷达发射信号的流程图；

图3是本发明实施例1的基带IQ路波形产生模块生成Logistic混沌序列的状态机框图；

图4(a)是本发明实施例1的基带IQ路波形产生模块生成的混沌雷达基带I路的波形图；

图4(b)是本发明实施例1的基带IQ路波形产生模块生成的混沌雷达基带Q路的波形图；

图5(a)是本发明实施例1的DAC模块采样的混沌雷达基带I路波形图；

图5(b)是本发明实施例1的DAC模块采样的混沌雷达基带Q路波形图；

图6是本发明实施例1的信号处理机重构发射波形对DAC模块采样的基带回波波形脉冲压缩的结果图。

具体实施方式

本发明的目的在于基于FPGA实时产生混沌雷达发射信号，每个发射脉冲的波形均为类似噪声的伪随机混沌信号，且每个脉冲的发射波形均不相同。发射波形对敌方而言即为噪声信号，难以截获和破译，可有效提高雷达的低截获概率特性以及电子抗干扰能力。同时，发射的波形为由确定性的混沌模型产生的伪随机信号，对于己方为确定性波形，在己方信号处理机可以使用混沌模型重构发射的伪随机混沌信号，非常方便的对雷达回波信号进行脉冲压缩处理，而不需要像随机噪声模拟产生的方式那样将每个脉冲的发射信号经过延迟线再采集回来做定标(参考文献[2]：Krzysztof Kulpa，Signal Processing in NoiseWaveform Radar，ISBN：9781608076611)，可以减少雷达***的一路数据采集。

下面结合附图和实施例对本发明的技术方案进行详细的说明。

实施例1

本发明的实施例1提出了一种基于FPGA的混沌雷达发射信号实时产生***，所述***包括：基带IQ路波形产生模块、DAC模块、IQ调制器、发射上变频模块和频率源；其中，

基带IQ路波形产生模块，通过FPGA实现，用于分别产生混沌雷达的基带I路波形数据和基带Q路波形数据，并输入DAC模块；

基带IQ路波形产生模块包括：混沌序列产生器、带通滤波器、两个变频器和两个低通滤波；其中，两个变频器为并联，每个变频器和一个低通滤波器串联；

所述混沌序列产生器，用于产生混沌序列并输入带通滤波器；

所述带通滤波器，用于对混沌序列进行带通滤波处理，得到带限混沌序列并同时输入两个变频器；

所述两个变频器，用于对带限混沌序列进行数字下变频，得到两路正交的基带混沌信号，并分别输入各自串联的低通滤波器；

所述两个低通滤波器，用于对两路正交的基带混沌信号分别进行低通滤波处理，得到混沌雷达的基带I路波形数据和基带Q路波形数据。

DAC模块，用于对基带I路波形数据和基带Q路波形数据分别进行数模转换，得到基带I路模拟波形和基带Q路模拟波形，并输入IQ调制器；

IQ调制器，用于对基带I路模拟波形和基带Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号并输入发射上变频模块；

发射上变频模块，用于对中频混沌信号和射频本振信号进行混频，产生所需要的射频混沌信号；

频率源，用于提供FPGA的工作时钟，用于提供中频本振信号至IQ调制器，还用于提供射频本振信号至发射上变频模块。

需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在本实施例中，雷达***发射信号的时长T_P＝10us，带宽B_r＝100MHz，DAC芯片的采样率为F_sr＝2500Msps。基带IQ路波形产生模块在FPGA内实时产生混沌雷达发射信号的方法流程图如附图2所示。

可选的，上述技术方案中基于FPGA实时产生混沌雷达发射信号的方法进一步包括：

步骤101)在FPGA内利用状态机产生混沌序列。

在本实施例中，以Logistic混沌信号为例，产生的混沌序列表达式为：

x(n+1)＝k·x(n)·(1-x(n))  (1)

其中，x(n)表示Logistic映射的当前值，x(n+1)表示Logistic映射的下一个迭代值，k为Logistic映射的参数，n为Logistic映射序号。

通常，Logistic映射的输入和输出均分布在(0,1)之间，在FPGA内实现首先要把(0,1)上的小数写成二进制，表达式如下：

其中，c_i为二进制的0或1。

取前L位表示，则有：

其中，

是一个由L位二进制表示的整数，和小数x(n)一一对应。把x(n+1)和x(n)写成上面形式，可以得到：

X(n+1)＝k·X(n)·(2^L-1-X(n))·2^-(L-1)  (4)

其中，X(0)＝round(2^L-1·x(0))，round表示对变量取整。X(0)为Logistic混沌序列的初始值，可以由外部通过串口或网口等接口注入到FPGA中。在本实施例中，设定k＝0.875，可以看作：k＝1-0.125。在FPGA中可以通过移位来实现，0.125即为向右移3bit。

上式(4)在FPGA中以状态机进行实现，每产生一个Logistic混沌序列数值需要4个状态，如附图3所示。

根据发射脉冲信号时长T_P和DAC的采样率F_sr进行计算，得到每个发射脉冲信号所需要的Logistic混沌序列的长度为：

N_P＝T_P·F_sr  (5)

即上式n＝0,1,2,…,N_P-1。在本实施例中，N_P＝25000。

步骤102)对产生的混沌序列x(n)进行带限滤波处理，进一步包括：

步骤102-1)设定带通滤波器通带范围为[0.5-B_r/F_sr,0.5+B_r/F_sr]，滤波器阶数为K，计算得到滤波器系数h_B(k)，k＝0,1,2,…,K-1。B_r为雷达发射的混沌波形的带宽。

步骤102-2)对伪随机混沌序列x(n)进行带通滤波处理，得到带限混沌序列x_B(n)如下所示：

在本实施例中，带通滤波器的通带为[0.42,0.58]。设定带通滤波器阶数K＝31，计算得到带限滤波器系数h_B(k)，然后在FPGA中使用IP核实现式(6)对伪随机混沌序列x(n)的带通滤波处理。

步骤103)对x_B(n)进行数字下变频处理，得到I/Q两路对应的序列，如下式所示。

使用工程应用中的参数提出一种简单设计方式。使用中频信号f₀＝F_sr/4，这样选择参数使得c o(sπ2f₀n/F_sr)信号在一个周期内的数值为{0,-1,0,1}，-sin(2πf₀n/F_sr)信号的数值为{1,0,0,-1}。在FPGA内部实现，数值{1,0,-1}分别对应着不变、置零、取反操作。

步骤104)对I(n)和Q(n)进行低通滤波处理，进一步包括：

步骤104-1)设定低通滤波器通带带宽为[0,B_r/F_sr]，滤波器阶数为M，计算得到滤波器系数h_L(m)，m＝0,1,2，…，M-1。

步骤104-2)对I(n)和Q(n)进行低通滤波处理，得到序列I_L(n)和Q_L(n)如下所示：

在本实施例中，低通滤波器的通带为[0,0.08]，阶数M＝31，计算得到低通滤波器系数h_L(m)。在FPGA中使用IP核实现式(8)对I(n)和Q(n)的低通滤波处理。经过上述步骤，得到的基带发射波形I路和Q路及频谱如附图4(a)、(b)所示。

步骤105)FPGA按照雷达***的工作时序将基带发射I路和Q路波形同时输出给DAC芯片。

在实际雷达***中，将DAC输出的I路和Q路波形使用采样率为250Msps的ADC进行采样，得到波形如附图5(a)、(b)所示。在信号处理机使用混沌模型重构发射信号，对ADC采样的波形进行脉冲压缩处理，得到结果如附图6所示，可以看到脉冲压缩效果很好。

需要说明的是，本实施例以Logistic映射为例生成伪随机波形，对于不同算法的混沌波形，均可使用本***，只是对于波形形成的算法有所区别。

实施例2

基于实施例1的***，本申请的实施例2提出了一种基于FPGA的混沌雷达发射信号实时产生方法，具体步骤如下：

FPGA产生混沌雷达基带I路和Q路波形数据，同时输送给2路DAC芯片；

2路DAC芯片将I和Q两路波形数据分别进行数模转换，产生基带I路和Q路模拟波形，输送给IQ调制器；

IQ调制器将输入的I路和Q路模拟波形结合中频本振信号LO2进行IQ调制，产生中频混沌信号，输送给发射上变频模块；

发射上变频模块将中频混沌信号和射频本振LO1进行混频，产生所需要的射频混沌信号。

频率源提供FPGA的工作时钟，IQ调制器使用的中频本振LO2，发射上变频使用的射频本振LO1。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (4)

1.一种基于FPGA的混沌雷达发射信号实时产生***，其特征在于，所述***包括：基带IQ路波形产生模块、DAC模块、IQ调制器、发射上变频模块和频率源；其中，

所述基带IQ路波形产生模块，通过FPGA实现，用于分别产生混沌雷达的基带I路波形数据和基带Q路波形数据，并输入DAC模块；

所述DAC模块，用于对基带I路波形数据和基带Q路波形数据分别进行数模转换，得到基带I路模拟波形和基带Q路模拟波形，并输入IQ调制器；

所述IQ调制器，用于对基带I路模拟波形和基带Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号并输入发射上变频模块；

所述发射上变频模块，用于对中频混沌信号和射频本振信号进行混频，产生所需要的射频混沌信号；

所述频率源，用于提供FPGA的工作时钟，用于提供中频本振信号至IQ调制器，还用于提供射频本振信号至发射上变频模块；所述基带IQ路波形产生模块包括：混沌序列产生器、带通滤波器、两个变频器和两个低通滤波；其中，两个变频器为并联，每个变频器和一个低通滤波器串联；

所述混沌序列产生器，用于产生混沌序列并输入带通滤波器；

所述带通滤波器，用于对混沌序列进行带通滤波处理，得到带限混沌序列并同时输入两个变频器；

所述两个变频器，用于对带限混沌序列进行数字下变频，得到两路正交的基带混沌信号，并分别输入各自串联的低通滤波器；

所述两个低通滤波器，用于对两路正交的基带混沌信号分别进行低通滤波处理，得到混沌雷达的基带I路波形数据和基带Q路波形数据；

所述混沌序列为：

x(n+1)＝k·x(n)·(1-x(n))

其中，x(n)表示Logistic混沌信号映射的当前值，x(n+1)表示Logistic混沌信号映射的下一个迭代值，k为Logistic混沌信号映射的参数，n为Logistic混沌信号映射序列的序号，n＝0,1,2,…,N_P-1，N_P为每个发射脉冲对应的Logistic混沌序列长度：

N_P＝T_P·F_sr

其中，T_P为发射脉冲信号时长，F_sr为DAC模块的采样率；

所述带限混沌序列x_B(n)为：

其中，h_B(k)为带通滤波器系数，k＝0,1,2,…,K-1，K为带通滤波器阶数，h_B(k)根据带通滤波器的通带范围[0.5-B_r/F_sr,0.5+B_r/F_sr]计算得到，B_r为雷达发射的混沌波形的带宽。

2.根据权利要求1所述的基于FPGA的混沌雷达发射信号实时产生***，其特征在于，所述两路正交的基带混沌信号为：

其中，f₀为进行混频的中频本振信号，f₀＝F_sr/4。

3.根据权利要求2所述的基于FPGA的混沌雷达发射信号实时产生***，其特征在于，所述混沌雷达的基带I路波形数据和基带Q路波形数据为：

其中，滤波器系数h_L(m)，m＝0,1,2，…，M-1，M为低通滤波器阶数，h_L(m)根据低通滤波器通带带宽为[0,B_r/F_sr]计算得到。

4.一种基于FPGA的混沌雷达发射信号实时产生方法，基于权利要求1-3之一的所述***实现，所述方法包括：

所述基带IQ路波形产生模块分别产生混沌雷达的基带I路波形数据和基带Q路波形数据，并输入DAC模块；

所述DAC模块对基带I路波形数据和基带Q路波形数据分别进行数模转换，得到基带I路模拟波形和基带Q路模拟波形，并输入IQ调制器；

所述IQ调制器对基带I路模拟波形和基带Q路模拟波形结合中频本振信号进行IQ调制，产生中频混沌信号并输入发射上变频模块；

所述发射上变频模块对中频混沌信号和射频本振信号进行混频，产生所需要的射频混沌信号；

所述基带IQ路波形产生模块的工作时钟、所述中频本振信号和射频本振信号均由频率源提供；

所述基带IQ路波形产生模块包括：混沌序列产生器、带通滤波器、两个变频器和两个低通滤波；其中，两个变频器为并联，每个变频器和一个低通滤波器串联；

所述混沌序列产生器，用于产生混沌序列并输入带通滤波器；

所述带通滤波器，用于对混沌序列进行带通滤波处理，得到带限混沌序列并同时输入两个变频器；

所述两个变频器，用于对带限混沌序列进行数字下变频，得到两路正交的基带混沌信号，并分别输入各自串联的低通滤波器；

所述两个低通滤波器，用于对两路正交的基带混沌信号分别进行低通滤波处理，得到混沌雷达的基带I路波形数据和基带Q路波形数据；

所述混沌序列为：

x(n+1)＝k·x(n)·(1-x(n))

其中，x(n)表示Logistic混沌信号映射的当前值，x(n+1)表示Logistic混沌信号映射的下一个迭代值，k为Logistic混沌信号映射的参数，n为Logistic混沌信号映射序列的序号，n＝0,1,2,…,N_P-1，N_P为每个发射脉冲对应的Logistic混沌序列长度：

N_P＝T_P·F_sr

其中，T_P为发射脉冲信号时长，F_sr为DAC模块的采样率；

所述带限混沌序列x_B(n)为：

其中，h_B(k)为带通滤波器系数，k＝0,1,2,…,K-1，K为带通滤波器阶数，h_B(k)根据带通滤波器的通带范围[0.5-B_r/F_sr,0.5+B_r/F_sr]计算得到，B_r为雷达发射的混沌波形的带宽。

Images