CN112913000A - 用于斜面蚀刻器的下等离子体排除区域环 - Google Patents

用于斜面蚀刻器的下等离子体排除区域环 Download PDF

Info

Publication number
CN112913000A
CN112913000A CN201980068405.XA CN201980068405A CN112913000A CN 112913000 A CN112913000 A CN 112913000A CN 201980068405 A CN201980068405 A CN 201980068405A CN 112913000 A CN112913000 A CN 112913000A
Authority
CN
China
Prior art keywords
substrate
exclusion zone
zone ring
plasma exclusion
annular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980068405.XA
Other languages
English (en)
Inventor
金基灿
杰克·陈
格雷戈里·S·塞克斯顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN112913000A publication Critical patent/CN112913000A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种用于处理衬底的衬底处理***包含上等离子体排除区域环，其在所述衬底的斜面边缘的等离子体处理期间配置在所述衬底上方。上部电极在所述等离子体处理期间配置在所述衬底上方。下等离子体排除区域环在所述等离子体处理期间至少部分配置在所述衬底下方。下部电极在所述等离子体处理期间至少部分配置在所述衬底下方。所述下等离子体排除区域环包含环形体，该环形体具有：下部，其至少部分配置在所述衬底下方；以及向上突出的凸缘，其在与所述衬底的径向外缘隔开的位置从所述环形体的所述下部向上延伸。所述向上突出的凸缘包含最上方表面，其在竖直方向上延伸至所述衬底的中间部和所述衬底的所述中间部上方两者中的一者。

Description

用于斜面蚀刻器的下等离子体排除区域环
相关申请的交叉引用
本申请要求于2018年10月18日提交的美国专利申请No.16/747,226的优先权。上述引用的申请其全部公开内容都通过引用合并于此。
技术领域
本公开涉及衬底处理***，并且更具体地涉及用于斜面蚀刻器的下等离子体排除区域环。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
衬底处理***可用于执行蚀刻、沉积、清洁和/或诸如半导体晶片之类的衬底的其他处理。在处理过程中，将衬底配置在衬底处理***的处理室中的衬底支撑件(诸如底座、静电卡盘(ESC)等等)上。将处理气体混合物引入处理室以处理衬底。处理气体混合物可包含用于沉积的前体或用于蚀刻的蚀刻气体。可点燃等离子体以增强处理室内的化学反应。可将RF偏置供应至衬底支撑件以控制离子能量。
在衬底处理期间，多个膜层沉积到衬底上。在沉积之后，等离子体可用于蚀刻预先沉积在衬底上的膜的某些部分。在一些情况下，在衬底边缘附近的蚀刻等离子体密度可以较低。结果，膜或副产物层的堆积可能会在衬底的斜面边缘的顶部和底部表面上发生。
随着时间的推移，一或多个副产物层与衬底之间的结合可能变弱，并且副产物层可能会脱落或剥落。例如，所产生的颗粒可能会在衬底运输过程中掉落，并且可能污染其他衬底，从而可能导致缺陷。用于蚀刻或清洁斜面边缘的衬底处理***被用于去除副产物层。
发明内容
一种用于处理衬底的衬底处理***包含上等离子体排除区域环，其在所述衬底的斜面边缘的等离子体处理期间配置在所述衬底上方。上部电极在所述等离子体处理期间配置在所述衬底上方。下等离子体排除区域环在所述等离子体处理期间至少部分配置在所述衬底下方。下部电极在所述等离子体处理期间至少部分配置在所述衬底下方。所述下等离子体排除区域环包含环形体，该环形体具有：下部，其至少部分配置在所述衬底下方；以及向上突出的凸缘，其在与所述衬底的径向外缘隔开的位置从所述环形体的所述下部向上延伸。所述向上突出的凸缘包含最上方表面，其在竖直方向上延伸至所述衬底的中间部和所述衬底的所述中间部上方两者中的一者。
在其他特征中，所述下部电极至少部分位于所述下等离子体排除区域环下方。所述下等离子体排除区域环包含配置于其面向衬底的表面上的多个环形台阶。所述向上突出的凸缘的所述最上方表面是平坦的。
在其他特征中，弧形表面是从所述最上方表面的径向内缘向下延伸至与所述衬底的顶点相邻的位置。弧形表面从所述最上方表面的径向内缘向下延伸至所述环形体的所述下部。
在其他特征中，间隙被限定在介于所述衬底的顶点与所述向上突出的凸缘的径向内表面之间的水平面中。所述间隙具有在0.1mm至1mm的范围内的宽度。所述宽度在0.1mm至0.5mm的范围内。
在其他特征中，所述最上方表面位于与包含所述衬底的上表面的平面平行的平面内。所述衬底的厚度在50微米至2mm的范围内。所述下等离子体排除区域(PEZ)环由选自由氧化铝和氧化钇所组成的群组中的材料所制成。
在其他特征中，所述衬底附着于载体衬底上。所述下等离子体排除区域环的所述向上突出的凸缘限定从所述最上方表面径向向内定位的上口袋和从所述上口袋径向向内定位的下口袋。
在其他特征中，位于所述上口袋和所述下口袋之间的环形脊部被配置在所述衬底的径向外缘的顶点处或在所述顶点上方。
一种用于斜面蚀刻器的下等离子体排除区域环包含环形体，其限定：第一环形台阶，其位于衬底的径向外缘的下方及径向向内处；以及第二环形台阶，其从所述第一环形台阶向上且径向向外延伸。所述第一环形台阶和所述第二环形台阶之间的过渡定位于所述衬底的所述径向外缘的径向向内处。向上突出的凸缘在所述衬底的径向外侧处从所述第二环形台阶的上表面向上延伸。所述向上突出的凸缘的最上方表面从所述第二环形台阶的上表面向上延伸至竖直相邻于至少以下一者的位置：所述衬底的中间部；以及所述衬底的所述中间部上方。
在其他特征中，所述向上突出的凸缘的所述最上方表面位于与包含所述衬底的上表面的平面平行的平面内。弧形表面从所述向上突出的凸缘的径向内缘向下且向内延伸至与所述衬底的顶点相邻的位置。
在其他特征中，弧形表面从所述向上突出的凸缘的径向内缘向下且向内延伸至所述第二环形台阶的上表面。
在其他特征中，间隙被限定在介于所述衬底的顶点与所述向上突出的凸缘的径向内表面之间的水平面中。所述间隙具有0.1mm至1mm的范围内的宽度。所述宽度在0.1mm至0.5mm的范围内。所述衬底的厚度在50微米至2mm的范围内。所述环形体由选自由氧化铝和氧化钇所组成的群组中的材料制成。
一种用于斜面蚀刻器的下等离子体排除区域环包含环形体，其限定：第一环形台阶，其被配置成支撑所述斜面蚀刻器的下部电极；第二环形台阶，其从所述第一环形台阶向上且径向向外延伸，并且被配置成支撑衬底；以及第三环形台阶，其从所述第二环形台阶向上并且径向向外延伸。所述第三环形台阶的径向内表面限定：第一口袋；第二口袋，其位于所述第一口袋的径向向内处且位于所述第一口袋下方；以及环形脊部，其位于所述第一口袋和所述第二口袋之间。
在其他特征中，所述第二口袋被配置成支撑所述衬底，且所述环形脊部被定位在所述衬底的径向外缘的顶点处或在所述顶点上方。所述第三环形台阶的最上方表面位于与包含所述衬底的上表面的平面平行的平面内。间隙被限定在介于所述衬底的顶点与所述环形脊部之间的水平面中。所述间隙具有在0.1mm至1mm的范围内的宽度。所述宽度在0.1mm至0.5mm的范围内。所述衬底的厚度在50微米至2mm的范围内。所述环形体由选自由氧化铝和氧化钇所组成的群组的材料制成。
根据详细描述、权利要求和附图，本公开内容的适用性的进一步的范围将变得显而易见。详细描述和具体示例仅用于说明的目的，并非意在限制本公开的范围。
附图说明
根据详细描述和附图将更充分地理解本公开，其中：
图1为衬底处理***的部分的示例的侧视截面图；
图2为具有上下等离子体排除区域环的斜面蚀刻器的示例的放大侧视截面图；
图3为根据本公开内容的衬底、下板和下等离子体排除区域环的示例的侧视截面图；
图4和图5为根据本公开内容的衬底、下板和下等离子体排除区域环的其他示例的侧视截面图；
图6和图7为根据本公开内容的衬底、下板和下等离子体排除区域环的附加示例的侧视截面图；
在附图中，可以重复使用附图标记来标识相似和/或相同的元件。
具体实施方式
如上所述，用于蚀刻衬底斜面边缘的衬底处理***通常设计成蚀刻衬底的径向外缘(且不蚀刻衬底的径向内部)。换言之，衬底处理***蚀刻靠近衬底的径向外缘的衬底上表面、衬底的斜面边缘以及靠近衬底的径向外缘的衬底下表面。斜面蚀刻器通常会将副产物层或其它膜从这些表面移除。衬底的径向内部则未被蚀刻。
在一些应用中，期望在斜面边缘的顶点上方而不在斜面边缘的顶点下方执行衬底的蚀刻。在其他应用中，衬底包含附着于下伏载体衬底的第一衬底。对第一衬底进行蚀刻是为了修整第一衬底，同时限制对载体衬底的蚀刻。
在下面的描述中，显示出了用于蚀刻或清洁衬底的斜面边缘的常规斜面蚀刻器(图1)。在图2中，显示出了用于斜面蚀刻器的电极和下等离子体排除区域环的另一种配置。在图3中，下等离子体排除区域(PEZ)环是经修改并且被配置在非常接近衬底的底表面(接近衬底的径向外缘)处，以降低对衬底的底表面的蚀刻。
在图4和图5中，根据本公开内容，下PEZ环在衬底的径向外缘附近向上延伸至衬底的顶点处或顶点上方的位置(通常在竖直方向上位于衬底的中间部分)或衬底的上表面。图6和图7说明了下PEZ环的附加变化。
现在参考图1，显示了用于清洁衬底118的斜面边缘的衬底处理***100。衬底处理***100包含室壁102，室壁102具有闸142，衬底118通过闸142进行装载/卸除。上电极组件104连接至支撑件108。衬底处理***100包含下电极组件106。致动器(未显示)附接至支撑件108，其用于使上电极组件104上下移动(在双箭头的方向)以调节上电极组件104和衬底118之间的间隙。
金属波纹管148在允许支撑件108相对于室壁102竖直移动的同时，在室壁102和支撑件108之间形成真空密封。支撑件108具有中央气体馈送部(通道)112以及边缘气体馈送部(通道)120。气体馈送部112、120中的一者或两者可输送等离子体气体混合物以清洁斜面边缘和/或在斜面边缘上沉积薄膜。
在操作的过程中，等离子体环绕衬底118的斜面边缘形成，并且这些等离子体一般而言是环状的。为了防止等离子体到达衬底118的中央部分，上电极组件104上的上介电板116与衬底118之间的空间是小的，且将处理气体从中央馈送部(例如，通过台阶状管道114)进行馈送。然后，气体沿衬底的径向方向通过在上电极组件104和衬底118之间的间隙。
在一些示例中，清扫气体通过中央气体馈送部112注入，而处理气体则通过边缘气体馈送部120注入。将等离子体/处理气体从室空间151经由多个孔口(出口)141抽排至底部空间140。在一些示例中，在清洁或沉积操作过程中可使用真空泵143以将底部空间140抽空。
上电极组件104包含上介电板116和上金属部件110，上金属部件110通过合适的紧固机构固定于支撑件108且经由支撑件108接地。上金属部件110具有一或多个边缘气体通路或通孔122a、122b和边缘气体充气部124a。边缘气体通路或通孔122a、122b耦合至边缘气体馈送部120以用于在操作过程中的流体连通。上介电板116附接至上金属部件110上。
下电极组件106包含供电电极126，其具有上部部分126a和下部部分126b。销操作单元132和升降销130使衬底118上下移动。底部介电环138包含上部部分138a和下部部分138b。在一些示例中，卡盘包含静电卡盘或真空卡盘。此后，术语供电电极是指上部和下部部分126a、126b中的一者或两者。同样，术语底部介电环138是指上部和下部部分138a、138b中的一者或两者。供电电极126耦合于一个射频(RF)功率源170或是两个射频(RF)功率源170及171以在操作过程中接收RF功率。
升降销130在圆柱状孔或路径131内竖直移动且通过位于供电电极126中的销操作单元132在上部和下部部分之间移动。销操作单元132包含围绕各升降销以维持围绕销的真空密封环境的壳体。销操作单元132包含任何合适的升降销机构，诸如机械手133(例如具有延伸进入各壳体并附接于各销的节段的水平手臂)以及手臂致动装置(未显示)且具有销引导组件133a。
将衬底118安装在下电极上或在下部可配置等离子体排除区域(PEZ)环160上。术语PEZ是指从衬底中央到区域(在该区域将用于清洁斜边的等离子体排除)的外部边缘的径向距离。在一实施方案中，供电电极126的顶部表面、衬底118的底部表面、以及下部可配置PEZ环160的内部周缘可形成封闭的真空区域凹陷部(真空区域)119，真空区域凹陷部(真空区域)119与诸如真空泵136之类的真空源呈流体连通。用于升降销130的圆柱状孔或路径也作为气体通路而共享，在操作过程中真空泵136通过这些气体通路将真空区域119排空。供电电极126包含充气部134以降低在真空区域119中的瞬时压力波动。在使用多升降销的情况下，充气部134对圆柱状孔提供均匀吸引率。
在操作过程中，衬底翘曲可通过使用在衬底118的顶部和底部表面之间的压力差来降低。在操作过程中真空区域119中的压力通过耦合至充气部134的真空泵136来维持处于真空。通过调节上介电板116和衬底118的顶部表面之间的间隙，可在不改变处理气体的整体流量的情况下，使间隙中的气压变动。因此，通过控制间隙中的气压，可将在衬底118的顶部和底部表面之间的压力差变动，从而可控制施加在衬底118上的弯曲力。
在一些示例中，底部介电环的下部部分138b具有形成在其上表面的内部周缘上的台阶152以配合在供电电极126的下部边缘上的凹陷部。在一些示例中，下部部分138b具有形成在其外部周缘上的台阶150以配合在底部介电环(称为聚焦环)的上部部分138a上的台阶表面。台阶150、152将底部介电环138与供电电极126对准。台阶150还沿其表面形成曲折的间隙以消除供电电极126和室壁102之间的直接视线，从而降低在供电电极126和室壁102之间的二次等离子体点燃的可能性。
控制器190控制衬底处理***100的操作。控制器与气体输送***192通信以在处理过程中在恰当的时间将气体输送至衬底处理***100。控制器190与RF传感器(未显示)通信，RF传感器感测RF电压或RF电压、电流和相位角。将RF传感器安装在RF匹配网络(未在此处显示)和处理室之间。控制器190与真空泵136以及143通信并对其进行控制以控制在衬底处理***中的压力。控制器190与机械手133通信并对其进行控制。控制器190与RF功率源170以及171通信并对其进行控制。
现在参考图2，其显示出了斜面蚀刻器200的部件的另一种配置。斜面蚀刻器200包含相应的上PEZ环202和下PEZ环204。上PEZ环202和下PEZ环204具有环形体，且非常靠近衬底205而分别位于衬底205的径向外缘的上方和下方。衬底205的径向外端超出上PEZ环202和下PEZ环204的径向外表面而伸入等离子体处理区域207中。结果，衬底205在径向外缘处的上表面和下表面在斜面蚀刻期间直接暴露于等离子体。
上部电极206和下部电极208被配置在与上PEZ环202和下PEZ环204相邻的位置并分别位于上PEZ环202和下PEZ环204的径向外侧上。当供应等离子体气体以产生等离子体的同时，跨越上部电极202和下部电极204施加RF功率。下隔离环210位于下PEZ环204和下部电极208的下方。介电板212在上PEZ环202的径向向内的位置处被配置在衬底205上方。冷却板224被配置于上PEZ环202、上部电极206及介电板212上方。下部电极板220则被配置在衬底205下方。
在图3中，下PEZ环260具有环形体。下PEZ环260被配置在衬底270下方，并且沿水平方向延伸超出衬底270的顶点274(或径向外缘)。下PEZ环260被配置于衬底270下方并且位于下部电极板264和下部电极266之间。下PEZ环260为环形，且包含大致显示在272的一或多个台阶。衬底270的底表面被放置于靠近衬底270的顶点274附近的多个台阶272的最上面一个上。换句话说，靠近衬底270的顶点274附近的底表面并非如图1和图2所显示的悬臂状。如能看见的，由等离子体产生的离子228入射在衬底270的顶点274上。虽然衬底270的底表面发生较少蚀刻，但顶点274以及靠近衬底270的径向外表面的其它部分仍会被蚀刻。
现在参照图4和图5，其显示出了下等离子体排除区域(PEZ)环310。下PEZ环310被配置在下部电极板264和另一电极266之间。下PEZ环310为环形的，并且限定出口袋312以用于接收衬底270。口袋312具有大于或等于衬底270的一半厚度的竖直袋深和比衬底270的直径大的直径。下PEZ环310包含具有一或多个台阶322的下部314。衬底270的底表面部分位于靠近衬底270的径向外缘的多个台阶322的最上面一个上。
下PEZ环310还包含一个向上突出的环形凸缘320，该环形凸缘320从下部314向上延伸。在一些示例中，向上突出的环形凸缘320竖直延伸至位于衬底270在竖直方向上的中间部的平面或在该中间部上方的平面。在一些示例中，向上突出的环形凸缘320延伸至位于衬底在竖直方向上的上表面的平面或在该上表面上方的平面。
在一些示例中，介于衬底270的顶点274与向上突出的环形凸缘320的相邻表面321之间的间隙(限定在水平方向上)在0.1至1mm的范围内。在一些示例中，介于衬底270的顶点274与向上突出的环形凸缘320的相邻表面321之间的间隙在0.1至0.5mm的范围内。
凹形弯曲部316可位于邻近衬底270的下径向外缘处，在顶点274下方。向上突出的环形凸缘320的上表面318可位于由衬底270的下表面所限定的平面上方的距离d1处，其中d1>＝d2/2，其中d2等于衬底的厚度。在其他示例中，d1>＝d2。在一些示例中，衬底厚度d2在50微米至2mm的范围内。在其他示例中，衬底厚度d2在50微米至1.25mm的范围内。在一些示例中，下PEZ环310由氧化铝(Al2O3)或氧化钇(Y2O3)制成。
衬底270可以具有不同的构造。在一些示例中，衬底270包含如图2-4所示的单一衬底。替代地，衬底270包含接合至或以其他方式附接到载体衬底352的第一衬底350，如图5所示。
如图4中可看见的，由等离子体产生的离子228部分被向上突出的环形凸缘阻挡，使得离子在顶点274上方的区域中入射到衬底270的斜面边缘274上。结果，从顶点274到靠近衬底270的径向外表面的上表面处的选定区域便被蚀刻，而下部区域则没有被蚀刻。
如图5中可看见的，由等离子体产生的离子228部分地被向上突出的环形凸缘阻挡，使得离子入射在第一衬底350上而不是在载体衬底352上。结果，靠近第一衬底350的径向外端的选定区域便被蚀刻或修整，而载体衬底352没有。如可以理解的，可以改变向上突出的凸缘320的高度以提供不同的蚀刻效果。
现在参照图6，其在610处显示出了下PEZ环的另一种构造。下PEZ环610包含第一台阶614、第二台阶616和第三台阶618，且其高度分别增加。第一台阶614、第二台阶616和第三台阶618被配置在下PEZ环610的面向衬底侧。在一些示例中，台阶618的最上方表面620大致是平坦的，且位于与衬底630的上表面的平面平行的平面中。在一些示例中，包含最上方表面620的平面位于包含衬底630的上表面的平面处或该平面处上方。
最上方表面620的径向内侧部分过渡到弧形表面634，弧形表面634朝第二台阶616向下倾斜。在一些示例中，弧形表面634有助于在放置期间使衬底630居中。
现在参照图7，其在710处显示出了下PEZ环的另一种构造。下PEZ环710包含高度增加的第一环形台阶714、第二环形台阶716和第三环形台阶718。第一环形台阶714、第二环形台阶716和第三环形台阶718被配置在下PEZ环710的面向衬底侧。在一些示例中，第三环形台阶718的最上方表面720大致是平坦的，且位于与衬底630的上表面的平面平行的平面中。在一些示例中，在放置期间，包含最上方表面620的平面位于包含衬底630的上表面的平面处或该平面处上方。
第三环形台阶718的最上方表面720的径向内侧部分沿着弧形表面734向下朝向第二环形台阶716过渡。弧形表面734是凹形的，并且在位于斜面边缘的顶点274附近的悬崖或脊部736处过渡。在一些示例中，弧形表面734有助于使衬底630居中。下PEZ环710的表面738直接向下、向下且向外或向下且向内过渡到第一台阶714。
下PEZ环710限定出上口袋760和下口袋762。下口袋762具有大于或等于衬底630的一半厚度的深度。下口袋762的直径大于衬底630的直径。上口袋760的内径大于下口袋762的直径，且其外径大于其内径。弧形表面734从上口袋760的外径延伸至上口袋760的内径。
前面的描述本质上仅仅是说明性的，并且绝不旨在限制本公开、其应用或用途。本公开的广泛教导可以以各种形式实现。因此，虽然本公开包括特定示例，但是本公开的真实范围不应当被如此限制，因为在研究附图、说明书和所附权利要求时，其他修改将变得显而易见。应当理解，在不改变本公开的原理的情况下，方法中的一个或多个步骤可以以不同的顺序(或同时地)执行。此外，虽然每个实施方案在上面被描述为具有某些特征，但是相对于本公开的任何实施方案描述的那些特征中的任何一个或多个，可以在任何其它实施方案的特征中实现和/或与任何其它实施方案的特征组合，即使该组合没有明确描述。换句话说，所描述的实施方案不是相互排斥的，并且一个或多个实施方案彼此的置换保持在本公开的范围内。
使用各种术语来描述元件之间(例如，模块之间、电路元件之间、半导体层之间等)的空间和功能关系，各种术语包括“连接”、“接合”、“耦合”、“相邻”、“紧挨”、“在...顶部”、“在...上面”、“在...下面”和“设置”。除非将第一和第二元件之间的关系明确地描述为“直接”，否则在上述公开中描述这种关系时，该关系可以是直接关系，其中在第一和第二元件之间不存在其它中间元件，但是也可以是间接关系，其中在第一和第二元件之间(在空间上或功能上)存在一个或多个中间元件。如本文所使用的，短语“A、B和C中的至少一个”应当被解释为意味着使用非排他性逻辑或(OR)的逻辑(A或B或C)，并且不应被解释为表示“A中的至少一个、B中的至少一个和C中的至少一个”。
在一些实现方式中，控制器是***的一部分，该***可以是上述示例的一部分。这样的***可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流***等)。这些***可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以被称为“控制器”，其可以控制一个或多个***的各种部件或子部件。根据处理要求和/或***类型，控制器可以被编程以控制本文公开的任何工艺，包括处理气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(RF)产生器设置、RF匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、晶片转移进出工具和其他转移工具和/或与具体***连接或通过接口连接的装载锁。
概括地说，控制器可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用端点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程序指令可以是以各种单独设置(或程序文件)的形式发送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片或***上或针对半导体晶片或***执行特定工艺的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造期间完成一个或多个处理步骤。
在一些实现方式中，控制器可以是与***集成、耦合到***、以其它方式联网到***或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或是晶片厂(fab)主机***的全部或一部分，其可以允许对晶片处理的远程访问。计算机可以实现对***的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、检查多个制造操作的趋势或性能标准，改变当前处理的参数、设置处理步骤以跟随当前的处理、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向***提供工艺配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户界面，然后将该参数和/或设置从远程计算机发送到***。在一些示例中，控制器接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的工艺的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，控制器可以例如通过包括联网在一起并朝着共同目的(例如本文所述的工艺和控制)工作的一个或多个分立的控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的工艺。
示例***可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理***。
如上所述，取决于将由工具执行的一个或多个处理步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。

Claims (29)

1.一种用于处理衬底的衬底处理***，其包含：
上等离子体排除区域环，其在所述衬底的斜面边缘的等离子体处理期间配置在所述衬底上方；
上部电极，其在所述等离子体处理期间配置在所述衬底上方；
下等离子体排除区域环，其在所述等离子体处理期间至少部分配置在所述衬底下方；
下部电极，其在所述等离子体处理期间至少部分配置在所述衬底下方，
其中所述下等离子体排除区域环包含环形体，其具有：
下部，其至少部分配置在所述衬底下方；以及
向上突出的凸缘，其在与所述衬底的径向外缘隔开的位置从所述环形体的所述下部向上延伸，其中所述向上突出的凸缘包含最上方表面，其在竖直方向上延伸至所述衬底的中间部和所述衬底的所述中间部上方两者中的一者。
2.根据权利要求1所述的衬底处理***，其中所述下部电极至少部分位于所述下等离子体排除区域环下方。
3.根据权利要求1所述的衬底处理***，其中所述下等离子体排除区域环包含配置于其面向衬底的表面上的多个环形台阶。
4.根据权利要求1所述的衬底处理***，其中所述向上突出的凸缘的所述最上方表面是平坦的。
5.根据权利要求4所述的衬底处理***，其中弧形表面从所述最上方表面的径向内缘向下延伸至与所述衬底的顶点相邻的位置。
6.根据权利要求4所述的衬底处理***，其中弧形表面从所述最上方表面的径向内缘向下延伸至所述环形体的所述下部。
7.根据权利要求1所述的衬底处理***，其中间隙被限定在介于所述衬底的顶点与所述向上突出的凸缘的径向内表面之间的水平面中，并且其中所述间隙具有在0.1mm至1mm的范围内的宽度。
8.根据权利要求7所述的衬底处理***，其中所述宽度在0.1mm至0.5mm的范围内。
9.根据权利要求1所述的衬底处理***，其中所述最上方表面位于与包含所述衬底的上表面的平面平行的平面内。
10.根据权利要求1所述的衬底处理***，其中所述衬底的厚度在50微米至2mm的范围内。
11.根据权利要求1所述的衬底处理***，其中所述下等离子体排除区域(PEZ)环由选自由氧化铝和氧化钇所组成的群组中的材料所制成。
12.根据权利要求1所述的衬底处理***，其中所述衬底附着于载体衬底上。
13.根据权利要求1所述的衬底处理***，其中所述下等离子体排除区域环的所述向上突出的凸缘限定从所述最上方表面径向向内定位的上口袋和从所述上口袋径向向内定位的下口袋。
14.根据权利要求13所述的衬底处理***，其中位于所述上口袋和所述下口袋之间的环形脊部被配置在所述衬底的径向外缘的顶点处或在所述顶点上方。
15.一种用于斜面蚀刻器的下等离子体排除区域环，其包含：
环形体，其限定：
第一环形台阶，其位于衬底的径向外缘的下方及径向向内处；以及
第二环形台阶，其从所述第一环形台阶向上且径向向外延伸，
其中所述第一环形台阶和所述第二环形台阶之间的过渡定位于所述衬底的所述径向外缘的径向向内处；以及
向上突出的凸缘，其在所述衬底的径向外侧处从所述第二环形台阶的上表面向上延伸，
其中所述向上突出的凸缘的最上方表面从所述第二环形台阶的上表面向上延伸至竖直相邻于至少以下一者的位置：
所述衬底的中间部；以及
所述衬底的所述中间部上方。
16.根据权利要求15所述的下等离子体排除区域环，其中所述向上突出的凸缘的所述最上方表面位于与包含所述衬底的上表面的平面平行的平面内。
17.根据权利要求15所述的下等离子体排除区域环，其中弧形表面从所述向上突出的凸缘的径向内缘向下且向内延伸至与所述衬底的顶点相邻的位置。
18.根据权利要求15所述的下等离子体排除区域环，其中弧形表面是从所述向上突出的凸缘的径向内缘向下且向内延伸至所述第二环形台阶的上表面。
19.根据权利要求15所述的下等离子体排除区域环，其中间隙被限定在介于所述衬底的顶点与所述向上突出的凸缘的径向内表面之间的水平面中，并且其中所述间隙具有在0.1mm至1mm的范围内的宽度。
20.根据权利要求19所述的下等离子体排除区域环，其中所述宽度在0.1mm至0.5mm的范围内。
21.根据权利要求15所述的下等离子体排除区域环，其中所述衬底的厚度在50微米至2mm的范围内。
22.根据权利要求15所述的下等离子体排除区域环，其中所述环形体由选自由氧化铝和氧化钇所组成的群组中的材料制成。
23.一种用于斜面蚀刻器的下等离子体排除区域环，其包含：
环形体，其限定：
第一环形台阶，其被配置成支撑所述斜面蚀刻器的下部电极；
第二环形台阶，其从所述第一环形台阶向上且径向向外延伸，并且被配置成支撑衬底；以及
第三环形台阶，其从所述第二环形台阶向上并且径向向外延伸；
其中所述第三环形台阶的径向内表面限定：
第一口袋；
第二口袋，其位于所述第一口袋的径向向内处且位于所述第一口袋下方；以及
环形脊部，其位于所述第一口袋和所述第二口袋之间。
24.根据权利要求23所述的下等离子体排除区域环，其中所述第二口袋被配置成支撑所述衬底，且所述环形脊部被定位在所述衬底的径向外缘的顶点处或在所述顶点上方。
25.根据权利要求23所述的下等离子体排除区域环，其中所述第三环形台阶的最上方表面位于与包含所述衬底的上表面的平面平行的平面内。
26.根据权利要求23所述的下等离子体排除区域环，其中间隙被限定在介于所述衬底的顶点与所述环形脊部之间的水平面中，且其中所述间隙具有在0.1mm至1mm的范围内的宽度。
27.根据权利要求26所述的下等离子体排除区域环，其中所述宽度在0.1mm至0.5mm的范围内。
28.根据权利要求23所述的下等离子体排除区域环，其中所述衬底的厚度在50微米至2mm的范围内。
29.根据权利要求23所述的下等离子体排除区域环，其中所述环形体由选自由氧化铝和氧化钇所组成的群组的材料制成。
CN201980068405.XA 2018-10-18 2019-10-16 用于斜面蚀刻器的下等离子体排除区域环 Pending CN112913000A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862747226P 2018-10-18 2018-10-18
US62/747,226 2018-10-18
PCT/US2019/056472 WO2020081644A1 (en) 2018-10-18 2019-10-16 Lower plasma exclusion zone ring for bevel etcher

Publications (1)

Publication Number Publication Date
CN112913000A true CN112913000A (zh) 2021-06-04

Family

ID=70283276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980068405.XA Pending CN112913000A (zh) 2018-10-18 2019-10-16 用于斜面蚀刻器的下等离子体排除区域环

Country Status (6)

Country Link
US (1) US20210351018A1 (zh)
JP (1) JP2022502867A (zh)
KR (1) KR20210062094A (zh)
CN (1) CN112913000A (zh)
SG (1) SG11202103648WA (zh)
WO (1) WO2020081644A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025744A (ko) * 2019-08-27 2021-03-10 삼성전자주식회사 기판 가장자리의 베벨 식각 장치 및 그를 이용한 반도체 소자의 제조 방법
WO2024137297A1 (en) * 2022-12-20 2024-06-27 Lam Research Corporation Lower plasma exclusion zone ring for controlling plasma deposition or etching near a substrate notch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005859A1 (en) * 2001-12-13 2005-01-13 Akira Koshiishi Ring mechanism, and plasma processing device using the ring mechanism
CN101589457A (zh) * 2007-01-26 2009-11-25 朗姆研究公司 可配置的斜面刻蚀机
CN202221752U (zh) * 2010-02-22 2012-05-16 朗姆研究公司 延伸电极及含有其的等离子体斜面蚀刻设备
CN104517829A (zh) * 2013-10-04 2015-04-15 朗姆研究公司 用于倒角蚀刻器的可调的上等离子体禁区环
US20160099162A1 (en) * 2013-06-26 2016-04-07 Applied Materials, Inc. Single ring design for high yield, substrate extreme edge defect reduction in icp plasma processing chamber

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344105B1 (en) * 1999-06-30 2002-02-05 Lam Research Corporation Techniques for improving etch rate uniformity
KR20090044571A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자의 제조 장치 및 이를 이용한 반도체 소자의제조 방법
US20090221150A1 (en) * 2008-02-29 2009-09-03 Applied Materials, Inc. Etch rate and critical dimension uniformity by selection of focus ring material
US9136105B2 (en) * 2008-06-30 2015-09-15 United Microelectronics Corp. Bevel etcher
US20130000848A1 (en) * 2011-07-01 2013-01-03 Novellus Systems Inc. Pedestal with edge gas deflector for edge profile control
US10099245B2 (en) * 2013-03-14 2018-10-16 Applied Materials, Inc. Process kit for deposition and etching
US9564285B2 (en) * 2013-07-15 2017-02-07 Lam Research Corporation Hybrid feature etching and bevel etching systems
US10276364B2 (en) * 2017-05-08 2019-04-30 Applied Materials, Inc. Bevel etch profile control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050005859A1 (en) * 2001-12-13 2005-01-13 Akira Koshiishi Ring mechanism, and plasma processing device using the ring mechanism
CN101589457A (zh) * 2007-01-26 2009-11-25 朗姆研究公司 可配置的斜面刻蚀机
CN202221752U (zh) * 2010-02-22 2012-05-16 朗姆研究公司 延伸电极及含有其的等离子体斜面蚀刻设备
US20160099162A1 (en) * 2013-06-26 2016-04-07 Applied Materials, Inc. Single ring design for high yield, substrate extreme edge defect reduction in icp plasma processing chamber
CN104517829A (zh) * 2013-10-04 2015-04-15 朗姆研究公司 用于倒角蚀刻器的可调的上等离子体禁区环

Also Published As

Publication number Publication date
SG11202103648WA (en) 2021-05-28
TW202029844A (zh) 2020-08-01
JP2022502867A (ja) 2022-01-11
US20210351018A1 (en) 2021-11-11
KR20210062094A (ko) 2021-05-28
WO2020081644A1 (en) 2020-04-23

Similar Documents

Publication Publication Date Title
US12027410B2 (en) Edge ring arrangement with moveable edge rings
US20190362940A1 (en) Control of on-wafer cd uniformity with movable edge ring and gas injection adjustment
KR102182298B1 (ko) 하단 링 및 중간 에지 링
CN110506326B (zh) 可移动的边缘环设计
US20190244793A1 (en) Tapered upper electrode for uniformity control in plasma processing
US10262887B2 (en) Pin lifter assembly with small gap
US11443975B2 (en) Planar substrate edge contact with open volume equalization pathways and side containment
US20230369026A1 (en) Moveable edge rings for plasma processing systems
CN116288281A (zh) 用于控制晶片晶边/边缘上的沉积的承载环设计
CN112913000A (zh) 用于斜面蚀刻器的下等离子体排除区域环
US11133211B2 (en) Ceramic baseplate with channels having non-square corners
US20230352278A1 (en) Plasma-exclusion-zone rings for processing notched wafers
US20220235459A1 (en) Reduced diameter carrier ring hardware for substrate processing systems
US20230369025A1 (en) High precision edge ring centering for substrate processing systems
CN113707530B (zh) 可移动的边缘环设计

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination