CN112908253A - 显示面板及其驱动控制方法、显示装置 - Google Patents

Abstract

本申请公开一种显示面板及其驱动控制方法、显示装置，涉及显示技术领域，显示区包括主显示区和第一子显示区、子像素和与子像素电连接的信号线；位于非显示区的第一启动触发信号线、第二启动触发信号线、时钟信号线和移位寄存器；与主显示区的信号线电连接的移位寄存器形成第一驱动电路组，与第一子显示区的信号线电连接的移位寄存器形成第二驱动电路组；第一驱动电路组的移位寄存器的信号输入端电连接第一启动触发信号线，第二驱动电路组的移位寄存器的信号输入端电连接第二启动触发信号线；第一子显示区包括第一侧边和第二侧边，第一侧边和第二侧边均与主显示区相邻。本申请通过子显示区可获得相应的信息，有利于降低显示面板的功耗。

Description

显示面板及其驱动控制方法、显示装置

技术领域

本申请涉及显示技术领域，具体地说，涉及一种显示面板及其驱动控制方法、显示装置。

背景技术

从CRT(Cathode Ray Tube，阴极射线管)时代到液晶时代，再到现在到来的有机发光二极管(Organic Light-Emitting Diode)时代，显示行业经历了几十年的发展变得日新月异。显示产业已经与我们的生活息息相关，从传统的手机、平板、电视和PC，再到现在的智能穿戴设备和VR等等都离不开显示技术。

AMOLED(Active Matrix Driving OLED，有源矩阵驱动有机发光二极管)显示装置因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。

随着应用技术的发展，人们对显示装置的低功耗性能要求越来越高。因此，提供一种低功耗、可以避免面板电量浪费的显示面板，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本申请提供一种显示面板及其驱动控制方法、显示装置，通过设计显示面板的结构，以及优化显示面板的时序，在实现闲置模式(idle模式)的同时，有利于降低闲置模式(idle模式)的功耗，延长显示面板及显示装置的待机时间。

为了解决上述技术问题，本申请有如下技术方案：

第一方面，本申请提供一种显示面板，设置有显示区和非显示区，显示区包括主显示区和至少一个第一子显示区，显示面板包括：

位于显示区的多个子像素和与子像素电连接的信号线；

位于非显示区的第一启动触发信号线、第二启动触发信号线、时钟信号线和多个级联的移位寄存器；移位寄存器包括信号输入端和信号输出端，各移位寄存器的信号输出端分别与信号线电连接；与主显示区中的信号线电连接的所述移位寄存器形成第一驱动电路组，与第一子显示区中的信号线电连接的所述移位寄存器形成第二驱动电路组；第一驱动电路组中的第一级移位寄存器的信号输入端电连接第一启动触发信号线，第二驱动电路组中的第一级移位寄存器的信号输入端电连接第二启动触发信号线；

第一子显示区包括相对设置的第一侧边和第二侧边，第一侧边和第二侧边均与主显示区相邻，主显示区中的移位寄存器级联，第一子显示区中的移位寄存器级联。

第二方面，本申请还提供一种显示装置，包括显示面板，该显示面板为本申请所提供的显示面板。

第三方面，本申请还提供一种显示面板的驱动控制方法，驱动控制方法包括第一显示状态和第二显示状态；

在第一显示状态，向时钟信号线提供第一周期时钟信号，向第一启动触发信号线发送有效脉冲信号，驱动主显示区中的信号线依次输出控制信号；向第二启动出发信号线发送有效脉冲信号，驱动第一子显示区中的信号线依次输出控制信号；显示区进行画面显示；

在第二显示状态，向时钟信号线提供第二周期时钟信号，向第一启动触发信号线发送直流截止电信号，驱动主显示区中的信号线依次输出控制信号；向第二启动触发信号线发送有效脉冲信号，驱动第一子显示区中的信号线依次输出控制信号；第一子显示区进行画面显示，主显示区呈现黑态。

与现有技术相比，本发明提供的显示面板及其驱动控制方法、显示装置，至少实现了如下的有益效果：

本申请所提供的显示面板及其驱动控制方法、显示装置中，在显示区中设置有主显示区和第一子显示区，在非显示区中设置有第一启动触发信号线、第二启动触发信号线、时钟信号线和多个级联的移位寄存器，其中，与主显示区中的信号线电连接的移位寄存器形成第一驱动电路组，与第一子显示区中的信号线电连接的移位寄存器形成第二驱动电路组；第一驱动电路组中的第一级移位寄存器的移位信号输入端电连接第一启动触发信号线，第二驱动电路组中的第一级移位寄存器的移位信号输入端电连接第二启动触发信号线，当显示面板实现全面屏显示时，触发第一驱动电路组和第二驱动电路组中对应的信号线输出控制信号，控制显示区和第一子显示区进行显示，当实现闲置模式(idle模式)时，触发第一驱动电路组中对应的信号线输出控制信号，控制主显示区不显示，触发第二驱动电路组中对应的信号线输出控制信号，控制第一子显示区显示，如此，无需点亮整个显示面板，通过子显示区即可获得相应的信息，因而有利于降低显示面板的功耗。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1所示为本申请实施例所提供的显示面板的一种结构示意图；

图2所示为本申请实施例所提供的显示面板的另一种结构示意图；

图3所示为本申请实施例所提供的显示面板中发光驱动电路中移位寄存器的一种连接示意图；

图4所示为本申请实施例所提供的像素驱动电路的一种连接示意图；

图5所示为本申请实施例所提供的像素驱动电路的时序图；

图6所示为本申请实施例所提供的显示面板中扫描驱动电路中移位寄存器的一种连接示意图；

图7所示为本申请实施例所提供的显示装置的一种结构示意图；

图8所示为本申请实施例所提供的显示面板的驱动控制方法的一种流程图；

图9所示为本申请实施例所提供的显示面板在第一状态下的工作时序图；

图10所示为本申请实施例所提供的显示面板在第二状态下的工作时序图；

图11所示为本申请实施例所提供的第一状态下和第二状态下第一子显示区像素行的工作时序图。

具体实施方式

如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。其中，各实施例之间的相同之处不再一一赘述。以下结合附图和具体实施例进行详细说明。

图1所示为本申请实施例所提供的显示面板100的一种结构示意图，图2所示为本申请实施例所提供的显示面板100的另一种结构示意图，请参考图1～图2所示，本申请提供一种显示面板100，设置有显示区10和非显示区20，显示区10包括主显示区11和至少一个第一子显示区12，显示面板100包括：

位于显示区10的多个子像素60和与子像素60电连接的信号线13；

位于非显示区20的第一启动触发信号线STV1、第二启动触发信号线STV2、时钟信号线CK和多个级联的移位寄存器ASG；移位寄存器ASG包括信号输入端和信号输出端，各移位寄存器ASG的信号输出端分别与信号线13电连接；与主显示区11中的信号线13电连接的移位寄存器ASG形成第一驱动电路组30，与第一子显示区12中的信号线13电连接的移位寄存器ASG形成第二驱动电路组40；第一驱动电路组30中的第一级移位寄存器ASG的信号输入端电连接第一启动触发信号线STV1，第二驱动电路组40中的第一级移位寄存器ASG的信号输入端电连接第二启动触发信号线STV2；

第一子显示区12包括相对设置的第一侧边14和第二侧边15，第一侧边14和第二侧边15均与主显示区11相邻，主显示区11中的移位寄存器ASG级联，第一子显示区12中的移位寄存器ASG级联。

需要说明的是，图1仅示出了移位寄存器ASG的一种框架结构，并不代表移位寄存器ASG的实际构成，而且图1和图2仅对移位寄存器ASG和信号线13进行示意，并不代表主显示区11和第一子显示区12所包含的移位寄存器ASG的实际数量，其中，图1中所示的第一启动触发信号线STV1和第二启动触发信号线STV2均与驱动芯片IC电连接。另外，图1仅示出了显示面板100的显示区10中包括两个主显示区11和一个第一子显示区12的情形，在本申请的一些其他实施例中，显示区10中还可以包括两个或多个第一子显示区12，在显示面板100上引入第一子显示区12，用于在闲置模式进行显示，例如可在闲置模式下利用第一子显示区12显示一些辅助信息，例如时间、气温等等。

可选的，请继续参考图1～图2所示，本申请所提供的显示面板100中，设置有显示区10和非显示区20，显示区10包括主显示区11和至少一个第一子显示区12，可选地，主显示区11的面积大于第一子显示区12的面积，第一子显示区12包括相对设置的第一侧边14和第二侧边15，第一侧边14和第二侧边15均与主显示区11相邻，可选地，主显示区11的宽度与第一子显示区12的宽度相等，第一子显示区12用于在显示面板100处于闲置模式时单独显示。

进一步，本申请的显示面板100还包括位于显示区10的多个子像素60和与子像素60电连接的信号线13，可选地，信号线13可以为扫描线或发光控制信号线，其中，扫描线和发光控制信号线均沿第一方向D1延伸。本申请的显示面板100还包括位于非显示区20的第一启动触发信号线STV1、第二启动触发信号线STV2、时钟信号线CK(图1和图2中未显示)和多个级联的移位寄存器ASG，移位寄存器ASG包括信号输入端和信号输出端，其中，各移位寄存器ASG的信号输出端分别与信号线13电连接，下一级移位寄存器ASG的信号输入端与上一级移位寄存器ASG的信号输出端电连接，以实现移位寄存器ASG电连接的信号线13逐行驱动。

在本实施例中，请继续参考图1～图2所示，与主显示区11中的信号线13电连接的移位寄存器ASG划分为第一驱动电路组30，第一驱动电路组30中的第一级移位寄存器ASG的信号输入端电连接第一启动触发信号线STV1；与第一子显示区12中的信号线13电连接的移位寄存器ASG划分为第二驱动电路组40，第二驱动电路组40中的第一级移位寄存器ASG的信号输入端电连接第二启动触发信号线STV2。其中，主显示区11中的移位寄存器ASG级联，第一子显示区12中的移位寄存器ASG级联，当显示面板100的显示区正常显示时，时钟信号线CK(图1和图2中未示出)用于向显示面板100中的移位寄存器ASG发送时钟信号，在时钟信号的配合下，向第一启动触发信号线STV1输入触发信号，控制第一驱动电路组30对应的信号线13输入控制信号，向第二启动触发信号线STV2输入触发信号，控制第二驱动电路组40对应的信号线13输入控制信号，控制显示区10中的子像素60发光；当显示面板100的第一子显示区12正常显示、主显示区11不显示时，在时钟信号的配合下，向第二启动触发信号线STV2输入触发信号，控制第二驱动电路组40对应的信号线13输入控制信号，控制第一子显示区12中的子像素60发光，实现了显示面板100的第一显示区10单独显示的功能，也即显示面板100的闲置模式功能。

通常情况下，控制像素发光过程中，扫描电路一般都是从第一行依次扫描至最后一行(或者从最后一行依次扫描至第一行)，这样每次显示图像时，无论显示局部图像还是全局图像，都需要对每行子像素进行扫描，扫描电路的功耗较高。而本申请通过设置第一启动触发信号线STV1和第二启动触发信号线STV2，第一启动触发信号线STV1控制主显示区11输入有效脉冲信号，第二启动触发信号线STV2控制第一子显示区12输入有效脉冲信号，对显示面板进行分区域显示，当仅需局部显示时，仅需对局部的子像素进行扫描，即无需扫描所有的子像素，单独点亮第一子显示区12，通过第一子显示区12即可获得相应的信息，有利于降低显示面板100的功耗。

可选地，图3所示为本申请实施例所提供的显示面板100中发光驱动电路中移位寄存器ASG的一种连接示意图，请参考图3所示，并结合图2所示，与子像素60电连接的信号线13为发光控制信号线Emit；

移位寄存器ASG对应的电路为发光驱动电路，各发光控制信号线Emit分别与移位寄存器ASG的信号输出端电连接；

第一驱动电路组30为第一发光驱动电路组31，第二驱动电路组40为第二发光驱动电路组32。

需要说明的是，图3所示实施例仅示意性示出了发光驱动电路中移位寄存器ASG的级联关系，其中，移位寄存器ASG的输出端电连接发光控制信号线Emit，且每个移位寄存器ASG电连接一条发光控制信号线Emit，可选地，每个移位寄存器ASG还可以电连接多条条发光控制信号线Emit，本申请对此不做限定。

具体地，请继续参考图3所示，并结合图2所示，本实施例中，与子像素60电连接的信号线13为发光控制信号线Emit，移位寄存器ASG对应的电路为发光驱动电路，发光驱动电路用于控制显示面板100中各子像素60的发光，即各发光控制信号线Emit分别与移位寄存器ASG的信号输出端电连接。

在具体实施时，图4所示为本申请实施例所提供的像素驱动电路的一种连接示意图，图5所示为本申请实施例所提供的像素驱动电路的时序图，请参考图4和图5所示，并结合图2所示，在本申请实施的显示面板100中还包括像素驱动电路，每个子像素60对应一个像素驱动电路，像素驱动电路以7t1c电路为例，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和电容C，以及发光二极管D，像素驱动电路还包括第一节点N1、第二节点N2和第三节点N3，每个晶体管分别具有一控制端，一第一端和一第二端，例如，控制端可为薄膜晶体管的栅极，第一端和第二端可为薄膜晶体管的源极或漏极中的一个，还需要说明的是，上述各晶体管可以为P型晶体管，并且P型晶体管在低电位的信号控制下导通，在高电位的信号控制下截止；上述各晶体管也可以为N型晶体管，并且N型晶体管在高电位的信号控制下导通，在低电位的信号控制下截止。

其中，请继续参考图4所示，第一晶体管T1和第六晶体管T6的控制端与发光控制信号线Emit电连接，第六晶体管T6的第一端电连接发光二极管D，第六晶体管T6的第二端电连接第三节点N3；第二晶体管T2的控制端与本级(第n级)扫描线Scan和第四晶体管T4的控制端均电连接，第二晶体管T2的第一端与数据线电连接，第二晶体管T2的第二端与第二节点N2电连接；第三晶体管T3为驱动晶体管，第三晶体管T3的第一端和第二端分别与第二节点N2和第三节点N3电连接，此外，本实施例中的第五晶体管T5的控制端电连接一上一级(第n-1级)扫描线Scan(请参考图2中扫描线)，第五晶体管T5的第一端电连接一复位电位信号端Vref，第五晶体管T5第二端电连接第一节点N1。

请继续参考图4和图5所示，具体实施时，像素驱动电路包括三个阶段，初始化阶段(P1)、数据写入阶段(P2)和发光阶段(P3)；

在初始化阶段P1，扫描信号端Sn-1向第五晶体管T5发送低电平信号，第五晶体管T5导通；初始化信号端Vref将初始化信号传输至第一节点N1，使第三晶体管T3复位；同时初始化信号端Vref将初始化信号传输至第七晶体管T7，对发光二极管D进行复位。

在数据写入阶段P2，第五晶体管T5和第七晶体管T7截止，扫描信号端Sn向第二晶体管T2发送低电平信号，第二晶体管T2和第四晶体管T4导通，数据信号端Vdata将数据信号传输至第二节点N2，第二节点N2的信号通过第三晶体管T3传输至第三节点N3，第三节点N3的信号通过第四晶体管T4传输至第一节点N1，此时，第一节点N1的电位持续提高，第一节点N1的电位和第二节点N2的电位差为第三晶体管T3的阈值电压Vth，第一节点N1的电位为Vdata-|Vth|。

在发光阶段P3，第二晶体管T2和第四晶体管T4均截止，发光控制端Emit向第一晶体管T1和第六晶体管T6发送低电平信号，控制第一晶体管T1和第六晶体管T6导通，从而使得第三晶体管T3和发光二极管D形成电连接，第三晶体管T3的驱动电流传输至发光二极管D，使得发光二极管D发光。

结合上述的具体像素驱动电路，请继续参考图2～图5所示，本申请中，发光驱动电路中包括第一发光驱动电路31和第二发光驱动电路32，第一发光驱动电路31中的各移位寄存器ASG与主显示区11中的发光控制信号线Emit电连接，而主显示区11中的发光控制信号线Emit与像素行中各子像素电连接，各子像素均对应一个像素驱动电路，各像素驱动电路中包括发光控制信号输入端，其中，发光控制信号线Emit与发光控制信号输入端电连接，并用于在发光阶段向像素驱动电路输入发光控制信号；第二发光驱动电路32中各移位寄存器ASG与第一子显示区12中的发光控制信号线Emit电连接，而第一子显示区12中的发光控制信号线Emit与像素行中各子像素电连接，各子像素均对应一个像素驱动电路，各像素驱动电路中包括发光控制信号输入端，其中，发光控制信号线Emit与发光控制信号输入端电连接，并用于在发光阶段向像素驱动电路输入发光控制信号；以上对显示面板中的发光驱动电路进行改进，通过单独控制第一子显示区12中各子像素发光，控制主显示区11中各子像素呈黑态，使第一子显示区12单独显示，即可获取相应的信息，能够有效降低显示面板功耗。

可选地，图6所示为本申请实施例所提供的显示面板100中扫描驱动电路中移位寄存器ASG的一种连接示意图，请参考图6所示，并结合图2所示，与子像素60电连接的信号线13为扫描线Scan；

移位寄存器ASG对应的电路为扫描驱动电路，各扫描线Scan分别与移位寄存器ASG的信号输出端电连接；

第一驱动电路组30为第一扫描驱动电路组33，第二驱动电路组40为第二扫描驱动电路组34。

需要说明的是，图6所示实施例仅示意性示出了扫描驱动电路中移位寄存器ASG的级联关系，其中，移位寄存器ASG的输出端电连接扫描线Scan，可选地，每个移位寄存器ASG电连接一条扫描线Scan。

具体地，请继续参考图6所示，并结合图2所示，本实施例中，与子像素60连接的信号线13为扫描线Scan，移位寄存器ASG对应的电路为扫描驱动电路，扫描驱动电路用于控制显示面板100中各子像素60输入扫描信号，即各扫描线Scan分别与移位寄存器ASG的信号输出端电连接。

结合上述具体的像素驱动电路，请继续参考图1、图4～图6所示，本实施例中，扫描驱动电路中包括第一扫描驱动电路33和第二扫描驱动电路34，第一扫描驱动电路33中的各移位寄存器ASG与主显示区11中的扫描线Scan电连接，而主显示区11中的扫描线Scan与像素行中各子像素电连接，各子像素均对应一个像素驱动电路，像素驱动电路中包括本级扫描信号输入端Sn和上一级扫描信号输入端Sn-1，其中，像素驱动电路中的扫描信号输入端Sn输入本级移位寄存器输出的扫描信号，上一级扫描信号输入端Sn-1输入上一级移位寄存器输出的扫描信号；第二扫描驱动电路34中的各移位寄存器ASG与第一子显示区12中的扫描线Scan电连接，具体连接方式参考主显示区11中的扫描线Scan。本申请中的显示面板在实现闲置模式(idle模式)时，通过上述改进发光驱动电路的方式，即可实现主显示区11呈黑态，第一显示区12点亮，如此能有效节省功耗，而本申请在此基础上，进一步改进显示面板中的扫描驱动电路，在主显示区11呈黑态，第一子显示区12点亮时，为进一步节省功耗，通过控制像素驱动电路的数据写入阶段P2，使主显示区11中各子像素不写入数据，单独使第一子显示区12中各子像素写入数据，如此，当主显示区11中各子像素呈黑态时，避免主显示区11中各子像素仍写入数据而浪费的能耗，进一步降低显示面板功耗。

可选地，请继续参考图1所示，沿信号线13排列的方向，主显示区11包括第一主显示区16和第二主显示区17，第一主显示区16和第二主显示区17间隔第一子显示区12设置。

具体地，请继续参考图1所示，沿信号线13排列的方向，主显示区11包括第一主显示区16和第二主显示区17，第一主显示区16和第二主显示区17间隔第一子显示区12设置，可以理解的是，当全面屏显示时，依次点亮第一主显示区16、第二主显示区17和第一子显示区12；当显示面板100处于闲置模式时，整个显示面板100位于中间部分的第一子显示区12点亮，能够更方便用户观看闲置模式时的显示内容，提高用户体验感和满意度。

可选地，请继续参考图2所示，并结合图1所示，还包括：像素行，每行像素行内包括多个子像素60，且与第一级移位寄存器ASG对应的像素行为第一行像素行18；

请继续参考图2、图3和图6所示，第一主显示区16中最后一级移位寄存器ASG的信号输出端与第二主显示区17中第一级移位寄存器ASG的信号输入端电连接，且第一主显示区16中最后一级移位寄存器ASG的信号输出端与第二主显示区17中与第一行像素行18对应的信号线13电连接。

具体地，请继续参考图1、图2、图3和图6所示，主显示区11中对应的移位寄存器ASG级联，第一子显示区12中对应的移位寄存器ASG级联，通过设置信号线13，将第一主显示区16中最后一级移位寄存器ASG的信号输出端与第二主显示区17中的第一级移位寄存器ASG的信号输入端电连接，以实现第一主显示区16到第二主显示区17移位信号的传递，此外，请参考图6所示，第一主显示区16中最后一级移位寄存器ASG的信号输出端与第二主显示区17中的第一行像素行18对应的信号线13电连接，第二主显示区17中的第一行像素行18对应的驱动电路中需要输入本级(第n级)扫描信号和上一级(第n-1级)扫描信号，其中，上一级(第n-1级)扫描信号为第一主显示区16最后一行像素行输出的扫描信号，以实现第一主显示区16到第二主显示区17扫描信号的传递，在实现全面屏显示时，依次点亮第一主显示区16、第二主显示区17和第一子显示区12，如此，通过设计显示面板100中移位寄存器ASG的级联关系，实现主显示区11的单独控制，现有技术中，当显示面板设置有三个子显示区时，通常情况下，采用三条启动触发信号线对三个子显示区分别进行控制，而本申请，采用两条启动触发信号线对三个子显示区进行控制，分别为，第一启动触发信号线STV1控制第一主显示区16和第二主显示区17，且第一主显示区16和第二主显示区中的移位寄存器级联，并且能够实现上下级借用；第二启动触发信号线STV2单独控制第一子显示区12；如此，能够使第一子显示区12单独控制，以及灵活的控制主显示区11和/或第一子显示区12点亮，当然，本申请是为实现单独控制第一子显示区12的点亮，以实现显示面板100的闲置模式功能。

基于同一发明构思，本申请还提供一种显示装置200，图7所示为本申请实施例所提供的显示装置200的一种结构示意图，请参见图7所示，本申请所提供的显示装置200包括显示面板100，其中，显示面板100为本申请上述任一实施例所提供的显示面板100。

需要说明的是，图7以本申请中的显示装置200为OLED显示装置200为例进行说明，本申请实施例所提供的显示装置200的实施例可参见上述显示面板100的实施例，重复之处不再赘述。本申请所提供的显示装置200可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。

基于同一发明构思，本申请还提供一种显示面板100的驱动控制方法，图8所示为本申请实施例所提供的显示面板100的驱动控制方法的一种流程图，该驱动控制方法应用于上述实施例中的任一显示面板100，请结合图1和图2所示，驱动控制方法包括第一显示状态和第二显示状态；

S01、在第一显示状态(对应全屏模式)，向时钟信号线CK提供第一周期时钟信号，向第一启动触发信号线STV1发送有效脉冲信号，驱动主显示区11中的信号线13依次输出控制信号；向第二启动触发信号线STV2发送有效脉冲信号，驱动第一子显示区12中的信号线13依次输出控制信号；显示区10进行画面显示，其中，向第二启动触发信号线STV2输入的有效脉冲信号与第一驱动电路组30中最后一级移位寄存器ASG信号输出端输出的有效脉冲信号相同；

S02、在第二显示状态(对应闲置模式)，向时钟信号线CK提供第二周期时钟信号，向第一启动触发信号线STV1发送直流截止电信号，驱动主显示区11中的信号线13依次输出控制信号；向第二启动触发信号线STV2发送有效脉冲信号，驱动第一子显示区12中的信号线13依次输出控制信号；第一子显示区12进行画面显示，主显示区11呈现黑态。

需要说明的是，本申请所提及的第一显示状态和第二显示状态仅代表显示面板100的两种工作状态，这两种工作状态分别所持续的时长也可根据实际情况进行灵活设定。

具体地，请参见图8、图1～图2所示，在全屏显示状态，即对应显示面板100的整个显示区10进行显示，此时，向时钟信号线CK提供第一周期时钟信号，第一启动触发信号线STV1向第一驱动电路组30中位于第一级的移位寄存器ASG发送有效脉冲信号，驱动主显示区11对应的信号线13输出控制信号，对应像素驱动电路中，发光控制信号为有效脉冲信号，扫描信号为有效脉冲信号，点亮主显示区11中各子像素60，实现了主显示区11显示；第二启动触发信号线STV2向第二驱动电路组40中位于第一级的移位寄存器ASG发送有效脉冲信号，驱动第一子显示区12中的信号线13依次输出控制信号，对应像素驱动电路中，发光控制信号为有效脉冲信号，扫描信号为有效脉冲信号，点亮第一子显示区12中各子像素60，实现了第一子显示区12显示；点亮第一子显示区12中各子像素60，从而实现显示面板100的全屏显示功能。

请参见8、图1～图2所示，在闲置模式，显示面板100中显示区10的大部分区域不显示，只有第一子显示区12进行显示，此时，向时钟信号线CK提供第二周期时钟信号，第一启动触发信号线STV1向第一驱动电路组30中位于第一级的移位寄存器ASG发送直流截止电信号，驱动主显示区11对应的信号线13输出控制信号，对应像素驱动电路中，只要发光控制信号为直流截止电信号，就能控制主显示区11中各子像素60呈黑态；第二启动触发信号线STV2向第二驱动电路组40中位于第一级的移位寄存器ASG发送有效脉冲信号，驱动第一子显示区12中的信号线13依次输出控制信号，对应像素驱动电路中，发光控制信号为有效脉冲信号，扫描信号为有效脉冲信号，点亮第一子显示区12中各子像素60，从而实现显示面板100的闲置模式下的显示功能。通常情况下，控制像素发光的过程中，无论是显示局部图像还是全局图像，显示面板上的第一行像素行到最后一行像素行均输入发光控制信号和扫描线号，导致驱动电路的功耗较高，造成功耗浪费，而本申请无需点亮整个显示面板100，单独显示局部图像，通过第一子显示区12即可获得相应的信息，有利于降低显示面板100的功耗。

可选地，请结合图1和图2所示，并结合图6所示，在第一显示状态，将第一主显示区16中对应的最后一级移位寄存器ASG的信号输出端的输出信号作为第二主显示区17中对应的第一级移位寄存器ASG的信号输入端的输入信号，且将第一主显示区16中对应的最后一级移位寄存器ASG的信号输出端的输出信号作为第二主显示区17中对应的与第一行像素行18对应的信号线13的输入信号。具体地，请结合图1和图2所示，并结合图3和图6所示，在第一显示状态，将第一主显示区16中对应的最后一级移位寄存器ASG的信号输出端的输出信号作为第二主显示区17中对应的第一级移位寄存器ASG的信号输入端的输入信号，以实现第一主显示区16中最后一级移位寄存器ASG的移位信号传输至第二主显示区17中第一级移位寄存器ASG，实现第一主显示区16与第二主显示区17级联。请继续参考图6所示，本实施例还包括将第一主显示区16中对应的第一扫描驱动电路33中最后一级移位寄存器ASG的信号输出端的输出信号作为第二主显示区17中对应的第一扫描驱动电路33中与第一行像素行对应的信号线13的输入信号，以实现第一主显示区16中最后一级移位寄存器ASG的控制信号传输至第二主显示区17中第一级移位寄存器ASG，实现将第一主显示区16中最后一级移位寄存器ASG输出的扫描信号Sn作为第二主显示区17中第一行像素行中各像素驱动电路中的上一级扫描线号Sn-1，实现像素驱动电路的初始化阶段。现有技术中，当显示面板设置有三个子显示区时，通常情况下，采用三条启动触发信号线对三个子显示区分别进行控制，而本申请，采用两条触发启动信号线对三个子显示区进行控制，分别为，第一启动触发启动信号线STV1控制第一主显示区16和第二主显示区17，而第一主显示区16和第二主显示区中的移位寄存器级联，并且能够实现上下级借用；第二启动触发启动信号线STV2单独控制第一子显示区12；如此，能够使第一子显示区12的单独控制，以及灵活的控制主显示区11和/或第一子显示区12点亮，当然，本申请是为实现单独控制第一子显示区12的点亮，以实现显示面板100的闲置模式功能。

可选地，请结合图1～3所示，在第一显示状态，第一驱动电路组30中最后一级移位寄存器ASG的信号输出端的输出信号作为第二驱动电路组40中第一级移位寄存器ASG的信号输入端的输入信号。

具体地，请结合图1～图3所示，在第一显示状态，第一发光驱动电路组31中最后一级移位寄存器ASG的信号输出端的输出信号作为第二发光驱动电路组32中第一级移位寄存器ASG的信号输入端的输入信号，将第一子显示区12的显示可以衔接第二主显示区17的显示，使得显示面板中可以实现依次点亮第一主显示区16、第二主显示区17、第一子显示区12，进一步实现显示面板100的全屏显示。

可选地，图9所示为本申请实施例所提供的显示面板100在第一状态下的工作时序图，请参考图9所示，并结合图3和图6所示，在第一显示状态，向第一启动触发信号线STV1发送有效脉冲信号包括：向第一发光驱动电路组31对应的第一启动触发信号线STV1发送有效脉冲信号；向第一扫描驱动电路组33对应的第一启动触发信号线STV1发送有效脉冲信号；向第二启动触发信号线STV2发送有效脉冲信号包括：向第二发光驱动电路组32对应的第二启动触发信号线STV2发送有效脉冲信号；向第二扫描驱动电路组34对应第二启动触发信号线STV2发送有效脉冲信号；

图10所示为本申请实施例所提供的显示面板100在第二状态下的工作时序图，请参考图10所示，并结合图3和图6所示，在第二显示状态，向第一启动触发信号线STV1发送直流截止电信号包括：向第一发光驱动电路组31对应的第一启动触发信号线STV1发送直流截止电信号；向第一扫描驱动电路组33对应的第一启动触发信号线STV1发送直流截止电信号；向第二启动触发信号线STV2发送有效脉冲信号包括：向第二发光驱动电路组32对应的第二启动触发信号线STV2发送有效脉冲信号；向第二扫描驱动电路组34对应第二启动触发信号线STV2发送有效脉冲信号。

具体地，请参考图9和图10所示，本实施例仅以显示面板中的9行像素行为例进行说明，其中，第一主显示区16中包括3行像素行，分别为第一行、第二行和第三行像素行，第一子显示区12包括3行像素行，分别为第四行、第五行和第六行像素行，第二主显示区17中包括3行像素行，分别为第七行、第八行和第九行像素行，而Scan(n)为显示面板中各像素行的扫描顺序，同样，Emit(n)也为显示面板中各像素行的扫描顺序，由图9和图10中的Scan(n)和Emit(n)可见，本申请中各像素行的扫描顺序为：先扫描第一主显示区16中的三行像素行，再扫描第二主显示区17中的三行像素行，最后再扫描第一子显示区12中的三行像素行，其中，第一启动触发信号用于启动第一驱动电路组30，分别包括扫描驱动电路的启动触发信号STV1(Scan)和发光驱动电路的启动触发信号STV1(Emit)，第二启动触发信号用于启动第二驱动电路组40，分别包括扫描驱动电路的启动触发信号STV2(Scan)和发光驱动电路的启动触发信号STV2(Emit)。

结合图2所示，Scan为用于控制像素驱动电路中的开关晶体管的扫描信号，Emit用于为像素驱动电路中的发光二极管发光提供发光控制信号，Ckh1、Ckh2、Ckh3为demux电路的时钟信号，其中，demux电路包括一个输入端和多个输出端，输入端与IC电连接，输出端与数据线电连接，demux电路中包括多个晶体管，依次向demux电路提供有效脉冲信号，控制对应的晶体管打开，从而实现向与同一个demux电路对应的数据线依次传输数据信号。

以下结合具体实施例，请继续参考图9和图10，并结合图4和图5，对于第一主显示区16中的第一行像素行而言，其中，图5中的上一级扫描信号Sn-1对应图9中第一行像素行的Scan1(1)，图5中的本级扫描信号Sn对应图9中第一行像素行的Scan2(1)，图5中的发光控制信号Emit对应第一行像素行的Emit(1)；对应第一行像素行中任一个子像素，该子像素对应的像素驱动电路中，扫描信号Scan1(1)在低电平时，第五晶体管T5导通，第三晶体管T3复位，第七晶体管T7导通，发光二极管D进行复位；扫描信号Scan2(1)在低电平时，第二晶体管T2和第四晶体管T4导通；与此同时，demux电路中输入有效脉冲信号，demux电路中各晶体管打开，向数据线输入数据信号，数据信号对应传输至各像素驱动电路中的第二节点N2，第二节点N2的信号通过第三晶体管T3传输至第三节点N3，第三节点N3的信号通过第四晶体管T4传输至第一节点N1，第一节点N1的电位持续提高；发光控制Emit(1)在低电平时，第一晶体管T1和第六晶体管T6导通，从而使得第三晶体管T3和发光二极管D形成电连接，第三晶体管T3的驱动电流传输至发光二极管D，使得发光二极管D发光，进一步实现第一行像素行点亮；扫描信号和发光驱动信号由级联的移位寄存器逐级传递，信号传输到第二行像素行时，第二行像素行中上一级扫描信号为scan1(2)，本级扫描信号为scan2(2)，发光控制信号为Emit(2)，其中，扫描信号Scan1(2)与扫描信号Scan2(1)相同；对应第二行像素行中任一个子像素，该子像素对应的像素驱动电路中，扫描信号Scan1(2)在低电平时，第五晶体管T5导通，第三晶体管T3复位，第七晶体管T7导通，发光二极管D进行复位；扫描信号Scan2(2)在低电平时，第二晶体管T2和第四晶体管T4导通；与此同时，demux电路中输入有效脉冲信号，demux电路中各晶体管打开，向数据线输入数据信号，数据信号对应传输至各像素驱动电路中的第二节点N2，第二节点N2的信号通过第三晶体管T3传输至第三节点N3，第三节点N3的信号通过第四晶体管T4传输至第一节点N1，第一节点N1的电位持续提高；发光控制Emit(2)在低电平时，第一晶体管T1和第六晶体管T6导通，从而使得第三晶体管T3和发光二极管D形成电连接，第三晶体管T3的驱动电流传输至发光二极管D，进一步实现第二行像素行的点亮；以上为第一主显示区16中第一行像素行和第二行像素行实现点亮的过程，剩余像素行的点亮过程与此相似，在此不一一详述。

进一步地，图9所示为第一显示状态下的时序图，结合图3和图6，在第一显示状态下，向时钟信号线CK提供第一周期时钟信号，第一扫描驱动电路组33的第一启动触发信号STV1(Scan)传输到第一主显示区16，第一发光驱动电路组31的第一启动触发信号STV1(Emit)传输到第一主显示区16，第一启动触发信号STV1(Scan)和STV1(Emit)均为有效脉冲信号；扫描信号和发光驱动信号通过第一主显示区16对应的移位寄存器逐级传递，驱动第一主显示区16中的像素行依次扫描，例如，向第一主显示区16中的第一行像素行输出扫描信号Scan2(1)和发光驱动信号Emit(1)，对第一行像素行进行扫描，向第一主显示区16中的第二行像素行输出扫描信号Scan2(2)和发光控制信号Emit(2)，对第二行像素行进行扫描；其中，第一主显示区16中的第二行像素行的Scan1(2)与第一主显示区16中的第一行像素行的Scan2(1)相同；当扫描信号和发光驱动信号传递到第一主显示区16中的最后一行像素行时，向第一主显示区16中最后一行像素行输出扫描信号Scan2(3)和发光驱动Emit(3)，进行扫描，由于第一主显示区16中的最后一行像素行与第二主显示区17中的的第一行像素行级联，因此，扫描信号和发光驱动信号直接传到第二主显示区17中对应的第一级移位寄存器，向第二主显示区17中的第一行像素行输出扫描信号Scan2(4)和发光控制信号Emit(4)，对第二主显示区17中的第一行像素行进行扫描；其中，向第二主显示区17中的第一行像素行输出的有效脉冲信号Scan1(4)与第一主显示区16中的最后一行像素行输出的有效脉冲信号Scan2(3)相同；经过第二主显示区17中对应的移位寄存器继续逐级传递，例如：向第二主显示区17中的第二行像素行输出扫描信号Scan2(5)和发光控制信号Emit(5)，直至向第二主显示区17中的最后一行像素行输出扫描信号Scan2(6)和发光控制信号Emit(6)，对第二主显示区17中各像素行依次扫描；与此同时，驱动芯片IC分别向第二扫描驱动电路组34和第二发光发光驱动电路组32输出第二启动触发信号STV2(Scan)和STV2(Emit)，第二启动触发信号STV2(Scan)和STV2(Emit)均为有效脉冲信号；扫描信号和发光驱动信号通过第一子显示区12对应的移位寄存器进行逐级传递，例如：向第一子显示区12中的第一行像素行输出扫描信号Scan2(7)和发光驱动信号Emit(7)，直至向第一子显示区12中的最后一行像素行输出扫描信号Scan2(9)和发光驱动Emit(9)，对第一子显示区12中各像素行进行扫描。如此，在第一显示状态下，通过上述第一主显示区16、第二主显示区17和第一子显示区12中均输入有效的发光控制信号和扫描信号，实现全屏显示，达到了采用两条启动触发信号线对三个子显示区进行控制的技术效果。

进一步地，图10所示为第二显示状态下的时序图，结合图3和图6，在第二显示状态下，向时钟信号线CK提供第二周期时钟信号，第一扫描驱动电路组33的第一启动触发信号STV1(Scan)传输到第一主显示区16，第一发光驱动电路组31的第一启动触发信号STV1(Emit)传输到第一主显示区16，第一启动触发信号STV1(Scan)和STV1(Emit)均为有直流截止电信号；扫描信号和发光驱动信号通过第一主显示区16对应的移位寄存器逐级传递，使得第一主显示区16中各像素行无有效脉冲信号输入，由于第一主显示区16中的最后一行像素行与第二主显示区17中的的第一行像素行级联，因此，第二主显示区17中各像素行也无有效脉冲信号输入；当逐级扫描至第二主显示区17中最后一行像素行时，与此同时，驱动芯片IC分别向第二扫描驱动电路组34和第二发光发光驱动电路组32输出第二启动触发信号STV2(Scan)和STV2(Emit)，第二启动触发信号STV2(Scan)和STV2(Emit)均为有效脉冲信号；扫描信号和发光驱动信号通过第一子显示区12对应的移位寄存器进行逐级传递，例如：向第一子显示区12中的第一行像素行输出扫描信号Scan2(7)和发光控制信号Emit(7)，直至向第一子显示区12中最后一行像素行输出扫描信号Scan2(9)和发光驱动信号Emit(9)，对第一子显示区12中各像素行进行扫描。如此，在第二显示状态下，通过上述第一子显示区12中各像素行均输入有效的发光控制信号和扫描信号，第一主显示区16和第二主显示区17中各像素行均输入无效的发光驱动信号，使第一主显示区16和第二主显示区17呈黑态，实现第一子显示区12单独显示，达到降低功耗的效果；此时，再配合第一主显示区16和第二主显示区17中各像素行中输入无效的扫描信号，使数据信号无法写入各像素对应的像素驱动电路中，能够更进一步降低显示面板100的功耗。

可选地，请继续参考图2所示，并结合图1所示，显示面板100还包括数据线Data，以及与数据线Data电连接的开关单元50；

在第二状态(即闲置模式)，向第一启动触发信号线STV1发送直流截止电信号的同时，向数据线输入固定数据电压，或者，向开关单元50的控制端输入直流截止电信号。

具体地，请继续参考图2所示，并结合图1、图4、图10所示，显示面板100上还设置有数据线Data，以及与数据线Data电连接的开关单元50，在闲置模式下，向第一启动触发信号线STV1发送直流截止电信号的同时，此时，虽然通过控制发光驱动电路实现了主显示区11中各子像素60不发光，但此时，数据信号仍然会向数据线上的寄生电容进行充放电，此时，仍然会浪费显示面板100的功耗，因此，向数据线Data输入固定的数据电压，比如，向数据线输入0V电压，此时，各数据线不会发生数据信号的变化，不向数据线上的寄生电容充放电，能够降低显示面板100的功耗，此外，还可以通过控制demux电路中的Ckh信号输入直流截止信号，请参考图10所示，此时，demux电路中的晶体管接收高电平直流截止电信号，晶体管全部关闭，IC不会向数据线上提供数据信号，避免IC输出数据信号跳变时，向数据线频繁的充电和放电造成功耗的浪费，能够进一步降低显示面板100的功耗。

可选地，图11所示为本申请实施例所提供的第一状态下和第二状态下第一子显示区12像素行的工作时序图，请参考图11所示，并结合图1和图2所示，显示面板100包括像素行；

在第一显示状态，向时钟信号线CK提供第一周期时钟信号，使主显示区11和第一子显示区12的每行像素行的刷新时间为T1；

在第二显示状态，向时钟信号线CK提供第二周期时钟信号，使多数第一子显示区12的每行像素行的刷新时间为T2，T2＞T1，且T2≤n/(F*H)，n为显示区10中的所有所述像素行与第一子显示区12中的像素行像素行的比值，显示面板100包括H个像素行，H为大于1的正整数，第二显示状态下所述显示面板100的刷新频率为F；且第二周期时钟信号的周期大于第一周期时钟信号的周期。

具体地，请继续参考图11所示，并结合图1、图2和图4所示，显示面板100中的子像素60沿第一方向排列形成像素行，显示面板100包括H个像素行，每行像素行的刷新时间为T1。现有技术中，在一帧时间内，即使只需要在显示面板中的部分区域进行显示，仍需要对显示面板中的H个像素行全部扫描，使得一帧时间内，分配给每一行像素行的扫描时间为T1，由于需要进行扫描像素行较多，相对应T1较小；而数据信号写入N1节点的过程是向存储电容充电的过程，这个充电的过程是先快后慢的过程，当N1节点越近目标电位的时候充电速度就越慢。较短的充电时间中，N1节点无法达到目标电位，N1节点会被充电到一个比目标电位更低的电位，因此，在通常情况下，需要采用更高的数据电压使其快速充电，这就造成了功耗的上升。而本申请中在实现idle模式时，由于第一子显示12区可以单独驱动，因此，只需对第一子显示区12中的像素行进行扫描，在相同的一帧时间内，分配给第一子显示区12中每一行像素行的扫描时间为T2，由于需要扫描像素行较少，相对应T2较大，在较大的时间内，像素驱动电路中第一节点N1的充电时间充足，因此本申请可以采用较小的Vdata，能够有效降低显示面板的功耗。由此可见，平均分配的时间延长，即T2＞T1，其中，T2≤n/(F*H)，F为第二显示状态下显示面板100的刷新频率，n为显示面板100所有像素行与第一子显示区12中像素行的比值，此外，第二周期时钟信号的周期大于第一周期时钟信号的周期，使得在闲置模式下，每行像素行数据信号写入的时间拉长，使得像素驱动电路中电压补偿的更加充分，能够有效降低Vdata，有利于进一步降低显示面板100的功耗。

可选地，请结合图11和图4所示，在第一显示状态，向时钟信号线CK提供第一周期时钟信号，使主显示区11和第一子显示区12中数据线对应的数据电压为Vdata1；

在第二显示状态，向时钟信号线CK提供第二周期时钟信号，使多数第一子显示区12中数据线对应的数据电压为Vdata2，Vdata2＜Vdata1。

具体地，请结合图11和图4所示，并结合图4所示，向时钟信号线CK提供第一周期时钟信号，驱动显示面板100全屏显示，此时，数据线对应的数据电压为Vdata1；向时钟信号线CK提供第二周期信号，驱动显示面板100的第一子显示区12显示，此时，数据线对应的数据电压为Vdata2，第二周期时钟信号的周期大于第一周期时钟信号的周期，再加上在闲置模式时，每行像素行的数据写入时间拉长，相应的像素驱动电路的电压补偿的更加充分，相比于全屏显示时，闲置模式时的数据信号的电压降低，即Vdata2＜Vdata1，能够更进一步降低显示面板100的功耗。

通过以上各实施例可知，本申请存在的有益效果是：

本申请所提供的显示面板100及其驱动控制方法、显示装置200中，在显示区10中设置有主显示区11和第一子显示区12，在非显示区20中设置有第一启动触发信号线STV1、第二启动触发信号线STV2、时钟信号线CK和多个级联的移位寄存器ASG，其中，与主显示区11中的信号线13电连接的移位寄存器ASG形成第一驱动电路组30，与第一子显示区12中的信号线13电连接的移位寄存器ASG形成第二驱动电路组40；第一驱动电路组30中的第一级移位寄存器ASG的移位信号输入端电连接第一启动触发信号线STV1，第二驱动电路组40中的第一级移位寄存器ASG的移位信号输入端电连接第二启动触发信号线STV2，当显示面板100实现全面屏显示时，触发第一驱动电路组30和第二驱动电路组40中对应的信号线13输出控制信号，控制显示区10和第一子显示区12进行显示，当实现闲置模式时，触发第一驱动电路组30中对应的信号线13输出控制信号，控制主显示区11不显示，触发第二驱动电路组40中对应的信号线13输出控制信号，控制第一子显示区12显示，如此，无需点亮整个显示面板100，通过子显示区10即可获得相应的信息，因而有利于降低显示面板100的功耗。

上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (13)

1.一种显示面板，其特征在于，设置有显示区和非显示区，所述显示区包括主显示区和至少一个第一子显示区，所述显示面板包括：

位于所述显示区的多个子像素和与所述子像素电连接的信号线；

位于所述非显示区的第一启动触发信号线、第二启动触发信号线、时钟信号线和多个级联的移位寄存器；所述移位寄存器包括信号输入端和信号输出端，各所述移位寄存器的信号输出端分别与所述信号线电连接；与所述主显示区中的信号线电连接的所述移位寄存器形成第一驱动电路组，与所述第一子显示区中的信号线电连接的所述移位寄存器形成第二驱动电路组；所述第一驱动电路组中的第一级移位寄存器的信号输入端电连接所述第一启动触发信号线，所述第二驱动电路组中的第一级移位寄存器的信号输入端电连接所述第二启动触发信号线；

所述第一子显示区包括相对设置的第一侧边和第二侧边，所述第一侧边和所述第二侧边均与所述主显示区相邻，所述主显示区中的移位寄存器级联，所述第一子显示区中的移位寄存器级联。

2.根据权利要求1所述的显示面板，其特征在于，与所述子像素电连接的信号线为发光控制信号线；

所述移位寄存器对应的电路为发光驱动电路，各所述发光控制信号线分别与所述移位寄存器的信号输出端电连接；

所述第一驱动电路组为第一发光驱动电路组，所述第二驱动电路组为第二发光驱动电路组。

3.根据权利要求1所述的显示面板，其特征在于，与所述子像素电连接的信号线为扫描线；

所述移位寄存器对应的电路为扫描驱动电路，各所述扫描线分别与所述移位寄存器的信号输出端电连接；

所述第一驱动电路组为第一扫描驱动电路组，所述第二驱动电路组为第二扫描驱动电路组。

4.根据权利要求1所述的显示面板，其特征在于，沿所述信号线排列的方向，所述主显示区包括第一主显示区和第二主显示区，所述第一主显示区和所述第二主显示区间隔所述第一子显示区设置。

5.根据权利要求4所述的显示面板，其特征在于，所述第一主显示区中最后一级移位寄存器的信号输出端与所述第二主显示区中第一级移位寄存器的信号输入端电连接，且所述第一主显示区中最后一级移位寄存器的信号输出端与所述第二主显示区中与第一行像素行对应的所述信号线电连接。

6.一种显示装置，其特征在于，包括显示面板，其中，所述显示面板为权利要求1至5中任一所提供的显示面板。

7.一种显示面板的驱动控制方法，其特征在于，所述驱动控制方法包括第一显示状态和第二显示状态；

在所述第一显示状态，向所述时钟信号线提供第一周期时钟信号，向第一启动触发信号线发送有效脉冲信号，驱动所述主显示区中的信号线依次输出控制信号；向第二启动出发信号线发送有效脉冲信号，驱动所述第一子显示区中的信号线依次输出控制信号；所述显示区进行画面显示；

在所述第二显示状态，向所述时钟信号线提供第二周期时钟信号，向第一启动触发信号线发送直流截止电信号，驱动所述主显示区中的信号线依次输出控制信号；向第二启动触发信号线发送有效脉冲信号，驱动所述第一子显示区中的信号线依次输出控制信号；所述第一子显示区进行画面显示，所述主显示区呈现黑态。

8.根据权利要求7所述的驱动控制方法，其特征在于，在所述第一显示状态，将第一主显示区中对应的最后一级移位寄存器的信号输出端的输出信号作为第二主显示区中对应的第一级移位寄存器的信号输入端的输入信号，且将第一主显示区中对应的最后一级移位寄存器的信号输出端的输出信号作为第二主显示区中对应的与第一行像素行对应的信号线的输入信号。

9.根据权利要求7所述的驱动控制方法，其特征在于，在所述第一显示状态，第一驱动电路组中最后一级移位寄存器的信号输出端的输出信号作为第二驱动电路组中第一级移位寄存器的信号输入端的输入信号。

10.根据权利要求7所述的驱动控制方法，其特征在于，

在所述第一显示状态，向所述第一启动触发信号线发送有效脉冲信号包括：向第一发光驱动电路组对应的第一启动触发信号线发送有效脉冲信号；向第一扫描驱动电路组对应的第一启动触发信号线发送有效脉冲信号；向所述第二启动触发信号线发送有效脉冲信号包括：向第二发光驱动电路组对应的第二启动触发信号线发送有效脉冲信号；向第二扫描驱动电路组对应第二启动触发信号线发送有效脉冲信号；

在所述第二显示状态，向所述第一启动触发信号线发送直流截止电信号包括：向第一发光驱动电路组对应的第一启动触发信号线发送直流截止电信号；向第一扫描驱动电路组对应的第一启动触发信号线发送直流截止电信号；向所述第二启动触发信号线发送有效脉冲信号包括：向第二发光驱动电路组对应的第二启动触发信号线发送有效脉冲信号；向第二扫描驱动电路组对应第二启动触发信号线发送有效脉冲信号。

11.根据权利要求7所述的驱动控制方法，其特征在于，所述显示面板还包括数据线，以及与所述数据线电连接的开关单元；

在所述第二状态，向所述第一启动触发信号线发送直流截止电信号的同时，向所述数据线输入固定数据电压，或者，向所述开关单元的控制端输入直流截止电信号。

12.根据权利要求7所述的驱动控制方法，其特征在于，所述显示面板包括像素行；

在所述第一显示状态，向所述时钟信号线提供第一周期时钟信号，使所述主显示区和所述第一子显示区的每行像素行的刷新时间为T1；

在所述第二显示状态，向所述时钟信号线提供第二周期时钟信号，使多数第一子显示区的每行像素行的刷新时间为T2，T2＞T1，且T2≤n/(F*H)，n为所述显示区中的所有所述像素行与所述第一子显示区中的像素行像素行的比值，所述显示面板包括H个像素行，H为大于1的正整数，第二显示状态下所述显示面板的刷新频率为F；且所述第二周期时钟信号的周期大于所述第一周期时钟信号的周期。

13.根据权利要求12所述的驱动控制方法，其特征在于，在第一显示状态，向所述时钟信号线提供第一周期时钟信号，使所述主显示区和所述第一子显示区中数据线对应的数据电压为Vdata1；

在所述第二显示状态，向所述时钟信号线提供第二周期时钟信号，使多数第一子显示区中数据线对应的数据电压为Vdata2，Vdata2＜Vdata1。

Images